TWI436434B - 帶有改良型源極傳導佈局之遮罩閘極溝槽mos - Google Patents

帶有改良型源極傳導佈局之遮罩閘極溝槽mos Download PDF

Info

Publication number
TWI436434B
TWI436434B TW100104356A TW100104356A TWI436434B TW I436434 B TWI436434 B TW I436434B TW 100104356 A TW100104356 A TW 100104356A TW 100104356 A TW100104356 A TW 100104356A TW I436434 B TWI436434 B TW I436434B
Authority
TW
Taiwan
Prior art keywords
trench
gate
region
conductive
termination
Prior art date
Application number
TW100104356A
Other languages
English (en)
Other versions
TW201140703A (en
Inventor
Hong Chang
Yi Su
Wenjun Li
Limin Weng
Gary Chen
Jongoh Kim
John Chen
Original Assignee
Alpha & Omega Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha & Omega Semiconductor filed Critical Alpha & Omega Semiconductor
Publication of TW201140703A publication Critical patent/TW201140703A/zh
Application granted granted Critical
Publication of TWI436434B publication Critical patent/TWI436434B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

帶有改良型源極傳導佈局之遮罩閘極溝槽MOS
本發明主要關於遮罩閘極溝槽MOS元件，更確切地說，是關於在終止區內製備帶主動極多晶矽傳導的遮罩閘極溝槽MOS的方法。
當今許多電子電路設計都對轉換性能和導通狀態電阻等元件性能參數有著嚴格的要求。功率MOS元件就常常用於這種電路。遮罩閘極溝槽金屬氧化物半導體場效電晶體(MOSFET)是一類具有優良的高頻轉換性能以及低導通狀態電阻的功率MOS元件。現有的製備遮罩閘極MOSFET的製程不僅技術複雜，而且價格昂貴，製備時通常需要使用6個或更多個遮罩。
美國專利申請號為12/583,191和12/583,192，於2009年8月14日存檔的名為《遮罩閘極溝槽MOSFET元件及製備》的專利，提出了一種利用四個遮罩製備半導體元件的方法，特此引用其全文，以作參考。該方法包括製備多個溝槽、包含利用第一遮罩，在多個溝槽的至少部分溝槽中製備第一多晶矽區，製備多晶矽之間的介質區以及終止保護區、包含利用第二遮罩，在多個溝槽的至少部分溝槽中製備第二多晶矽區，形成到第一多晶矽區的第一電接觸以及形成到第二多晶矽區的第二電接觸，包含利用第三遮罩，沉 積一個金屬層，並形成一個源極金屬區以及一個閘極金屬區，包含利用第四遮罩。美國專利申請號為12/583,191中的第1A圖，即本申請書中的第1A圖，表示本發明所述之遮罩閘極MOSFET之俯視圖。如第1A圖所示，結構100位於半導體基體102上。結構100的主動區含有104等主動閘極溝槽，閘極就形成在這些主動閘極溝槽中。主動區更含有106等源極/本體接觸開口，接頭就形成在這些接觸開口中，以便將源極區和本體區電連接到源極金屬116上。主動區更含有108等源極傳導接頭，以便連接到閘極溝槽下部的源極(或遮罩)電極上。典型的源極電極是由多晶矽製成的，因此也稱為源極多晶矽。在一個源極多晶矽傳導接頭中，接觸金屬沉積在源極傳導溝槽118中，並藉由源極多晶矽傳導接頭開口108，電連接到源極金屬116上，源極金屬116依次電連接到元件的源極和本體區。110等溝槽包圍著主動區，其作用包括作為終止溝槽，將高電位區(例如汲極)與低電位區(例如源極)分開，以及作為閘極澆道，在主動閘極溝槽中用閘極電極形成電接觸。如第1A圖所示，終止/閘極澆道溝槽110的絕大部分都被源極金屬116覆蓋，正如下文的剖面圖中所示，源極金屬116藉由介質層，與溝槽104和110中的閘極電極絕緣。終止/閘極澆道溝槽110更包括構成閘極澆道延伸溝槽120的那部分。閘極澆道延伸溝槽延伸到閘極金屬區114中，作為閘極傳導溝槽，閘極傳導接觸開口112就沉積在閘極傳導溝槽中，用於將閘極澆道電連接到閘極金屬114上。
然而，如同美國專利申請號為12/583,192中的第19BB’圖所示的那樣，為了在主動區內建立源極多晶矽傳導108，光致抗蝕劑突 出物必須足夠大，以避免對下方的氧化層過度刻蝕--如果刻蝕掉的氧化物過多，那麼閘極多晶矽將形成在源極多晶矽傳導溝槽中，這是我們所不希望發生的。另外，要避免過多地刻蝕掉位於刻蝕的氧化層下方的氮化物。第二個潛在的問題是，閘極溝槽104附近的主動晶胞區周圍的本體植入物，可能會被多晶矽傳導區中的突出物部分閉鎖。也就是說，如同美國專利申請號為12/583,192中的第23BB’圖所示的那樣，本體植入物將從源極多晶矽傳導溝槽中被向後拉出。在第1B圖所示的最終結構中，本體區122被拉出了源極多晶矽傳導溝槽118。源極金屬116藉由源極/本體接頭106，連接到源極區(圖中沒有表示出)和本體區122上。源極金屬116也在源極多晶矽傳導溝槽118處，與源極多晶矽132相接觸。該應用發現，本體植入物被突出物部分閉鎖可能會造成性能下降產生。與主動晶胞區附近的本體劑量電荷相比，本體植入物的部分閉鎖，會減少源極多晶矽傳導附近的本體劑量電荷。如第1B圖所示，在傳導區中所減少的電荷劑量，可以產生一個低汲極-基體擊穿電壓(BVDSS)路徑199，到達源極/本體接觸接頭106。
一種可以解決該問題的方法是，成一定角度地進行本體植入。然而，即便是利用帶角度的植入，仍存在以前未預見的問題，由於在遮罩組中缺少光學鄰近校正(OPC)，因此在主動晶胞溝槽與源極傳導溝槽橫向連接處，源極傳導溝槽臨界尺寸(CD)被增大。OPC是指一種照相平板印刷增強技術，通常用於補償由於衍射或連帶效應引起的像差。OPC用於補償可能帶有不規則的預期圖像(例如受光線的限制，線寬比原設計較窄或較寬)，以保持原 有設計的邊緣佈局的完整性。可以藉由改變用於成像的光遮罩上的圖案，來改正這些不規則。但是，這會增加製造成本，而且仍然不能完全使橫向連接區域的臨界尺寸均勻一致。
換句話說，上文提到的以前未預見的問題，就是在主動閘極溝槽104與源極多晶矽傳導溝槽118的橫向連接處，源極多晶矽傳導溝槽118的寬度不均勻。如第1C圖之俯視圖所示，源極多晶矽傳導溝槽118的寬度「快速擺動」--也就是說，在與主動閘極溝槽104的交叉點135附近，源極多晶矽傳導溝槽118較寬。閘極澆道/終止溝槽110包圍著主動區。閘極多晶矽可能會形成在源極多晶矽傳導溝槽的那些較寬的部分中，這是我們不能接受的。
美國專利申請號為12/583,192的專利中所述之製備技術中，提出了當對間距比較小(例如大約800納米甚至更小)，並且縱橫比比較大(額定的溝槽深度與額定的溝槽寬度之比)的主動晶胞使用該技術時，會遇到的另一個問題。該問題就是，利用現有的多晶矽沉積方法，會像如第35圖所示之剖面圖那樣形成空洞355。在高縱橫比(例如大約10：1或更大)的多晶矽填充時，會形成空洞，這種現象在現有的沉積技術中也很常見。
本發明的目的是提供一種帶有改良型源極傳導佈局的遮罩閘極溝槽MOS元件，製備時只需要四個遮罩，解決了由於突出物閉鎖本體植入物導致的低擊穿電壓路徑問題以及在填充高縱橫比和小間距溝槽時，解決了形成空洞問題，技術簡單，成本低。
為了達到上述目的，本發明提供了一種用於製備半導體元件的方 法，包括：a)利用第一遮罩，製備多個溝槽，溝槽包括位於主動區中的主動閘極溝槽，位於含有主動閘極溝槽的主動區外面的終止區中的閘極澆道/終止溝槽以及源極傳導溝槽；b)在多個溝槽中製備第一傳導區；c)利用第二遮罩，製備一個中間介質區以及一個終止保護區；d)在至少某些溝槽中，製備第二傳導區；e)利用第三遮罩，形成到第二傳導區的第一電接觸以及在位於終止區中的源極傳導溝槽中，形成到第一傳導區的第二電接觸；f)沉積一個金屬層；及g)利用第四遮罩，從金屬層中，形成一個源極金屬區以及一個閘極金屬區。
上述的方法，其中主動傳導溝槽位於相鄰的主動區之間。
上述的方法，其中源極傳導溝槽被閘極澆道/終止溝槽包圍著。
上述的方法，其中，更包括在閘極澆道/終止溝槽中，形成非對稱的側壁。
上述的方法，其中形成非對稱的側壁包括由於使用了第二遮罩，對至少在某種程度上被覆蓋的那部分氧化物，進行下方切口刻蝕。
上述的方法，其中非對稱側壁包括第一側壁和第二側壁，並且第一側壁具有一個比第二側壁更厚的氧化層，第一側壁更靠近終止區。
上述的方法，其中在形成中間介質區和終止保護區時，第二遮罩 覆蓋了閘極澆道/終止溝槽和源極傳導溝槽。
上述的方法，其中閘極澆道/終止溝槽比主動閘極溝槽和源極傳導溝槽更寬。
上述的方法，其中步驟a)更包括：在多個溝槽的開口附近，製備多個溝槽隔片。
上述的方法，其中溝槽隔片保護半導體臺面結構區，以形成自對準的晶胞接頭。
上述的方法，其中溝槽隔片有助於保護半導體表面，同時在第二傳導區上形成一個多矽結構。
上述的方法，其中製備一個中間介質區完全填充主動閘極溝槽，但不完全填充閘極澆道/終止溝槽或閘極傳導溝槽。
上述的方法，其中步驟b)包括：藉由第一沉積過程，用導電材料部分填充溝槽，部分刻蝕導電材料，並藉由第二沉積過程，填充溝槽的未填充部分。
上述的方法，其中多個溝槽包括一個或多個高縱橫比的溝槽，其特點是縱橫比約為10：1或更大。
本發明更提供了一種半導體元件，該本導體部件包括：一個半導體層；多個形成在半導體層中的溝槽，多個溝槽包括位於主動區中的主動閘極溝槽，位於主動區外面的終止區中的閘極澆道/終止溝槽和源極傳導溝槽，其中第一傳導區位於溝槽底部，第二傳導區位 於主動閘極和閘極澆道/終止溝槽的頂部，並且其中第一和第二傳導區被中間介質區分隔開；連接到第二傳導區的第一導電接頭；連接到位於終止區中的源極傳導溝槽的第一傳導區的第二導電接頭；以及一個連接到第二導電接頭的源極金屬區，以及一個連接到第一導電接頭的閘極金屬區。
上述的半導體元件，其中，源極傳導溝槽位於兩個相鄰的主動區之間。
上述的半導體元件，其中，源極傳導溝槽被閘極澆道/終止溝槽包圍著。
上述的半導體元件，其中，閘極澆道/終止溝槽是非對稱的，其中在閘極澆道/終止溝槽第一側壁上的氧化物，比在閘極澆道/終止溝槽的第二側壁上的氧化物更厚，第一側壁更靠近終止區。
上述的半導體元件，其中，閘極澆道/終止溝槽比主動區溝槽和源極傳導溝槽更寬。
上述的半導體元件，其中，對第一傳導區的頂部進行背部刻蝕，深及整個元件，第二導電接頭是一個到第一傳導區的深接頭。
上述的半導體元件，其中，更包括一個從閘極澆道/終止溝槽開始延伸的閘極傳導溝槽，其中閘極傳導溝槽中第二傳導區附近的氧化物，比閘極傳導溝槽底部的氧化物更厚。
在本發明的實施例中，解決由於突出物閉鎖本體植入物導致的低擊穿電壓路徑問題的手段是，將源極多晶矽傳導接頭移至終止溝槽110外面，遠離主動晶胞區的地方。如果源極多晶矽傳導位於主動晶胞區外面，那麼它們就遠離了主動晶胞，由於缺少鄰近的源極/本體接頭，從而不會形成低擊穿電壓通路。鑒於遮罩完全覆蓋了該區域，因此根本不會存在突出物的問題。由於該佈局沒有各種與主動閘極溝槽的交叉，因此源極多晶矽傳導溝槽的寬度也不會快速擺動。此外，如果源極多晶矽傳導位於主動晶胞區外面，由於現在的源極多晶矽傳導溝槽附近帶有遮罩，那麼第二遮罩與源極多晶矽傳導溝槽重疊的部分就不再是臨界尺寸了。
在本發明的一個可選實施例中，在填充高縱橫比和小間距溝槽時，解決形成空洞問題的方案是，利用局部沉積填充溝槽，然後藉由背部刻蝕，從溝槽的頂部附近除去部分沉積的材料，隨後用另一個沉積過程，無空洞地完全填充溝槽。
1、2、3216、3212、3214、3218、3220、3222‧‧‧多晶矽
100、101‧‧‧結構
102、602‧‧‧半導體基體
104、3206、3601‧‧‧溝槽
106‧‧‧源極/本體接頭
108、109‧‧‧源極傳導接頭
110、306、308、2010‧‧‧終止溝槽
112‧‧‧閘極傳導接觸開口
114‧‧‧閘極金屬區
116、3234、3256‧‧‧源極金屬
118‧‧‧源極多晶矽傳導溝槽
119、208、1106、1508、3252‧‧‧源極傳導溝槽
120‧‧‧閘極澆道延伸溝槽
122、2304、3248‧‧‧本體區
132‧‧‧源極多晶矽
135‧‧‧交叉點
150、152、154、156、158、160‧‧‧技術
162、164‧‧‧步驟
199‧‧‧低汲極-基體擊穿電壓(BVDSS)路徑
200‧‧‧溝槽遮罩
204、1104、3202、3204‧‧‧主動閘極溝槽
210‧‧‧閘極澆道/終止溝槽
300‧‧‧第二遮罩
302‧‧‧區域
304‧‧‧開口
355‧‧‧空洞
402‧‧‧閘極傳導接頭
404‧‧‧源極多晶矽傳導接頭
502、504‧‧‧陰影區
602‧‧‧N型基體
604‧‧‧氧化矽層
606、3242、3255、3284‧‧‧氮化層
700‧‧‧光致抗蝕劑(PR)層
702‧‧‧終止溝槽開口
704‧‧‧主動閘極溝槽開口
706‧‧‧源極多晶矽接觸溝槽開口
708‧‧‧閘極傳導接觸溝槽開口
1102、1502、1902‧‧‧閘極澆道溝槽
1108、1504、2902、3270‧‧‧閘極傳導溝槽
1202、1702、1906、1908、1910、2212、3209、3226、3228、 3238、3244、3273、3286‧‧‧氧化層
1302‧‧‧沉積多晶矽
1500、2500‧‧‧氧化物
1506‧‧‧主動溝槽
1800‧‧‧光致抗蝕劑層
1802、1804、1806‧‧‧處
1808‧‧‧源極多晶矽傳導溝槽
1904‧‧‧邊緣
2002、2004、2006、2008‧‧‧閘極氧化物
2110、2112、2114、2116‧‧‧多矽結構形成在閘極多晶矽電極上方處
2102、2104、2106、2108、3274‧‧‧閘極多晶矽
2111、3236、3253、3282‧‧‧氮化物隔片
2115‧‧‧半導體臺面結構
2215‧‧‧主動晶胞半導體臺面結構
2402、3232‧‧‧源極區
2404‧‧‧終止區
2600‧‧‧主動晶胞半導體表面
2702‧‧‧源極/本體區接觸溝槽
2800‧‧‧PR層
2802‧‧‧閘極傳導開口
2804‧‧‧源極傳導開口
2904‧‧‧槽
2905‧‧‧本體接觸植入物
3002、3004、3006‧‧‧鎢插頭
3100‧‧‧沉積金屬層
3102、3104‧‧‧金屬下方開口
3200、3300、3400‧‧‧元件
3208、3210‧‧‧側壁
3212、3214、3216‧‧‧閘極電極
3216‧‧‧頂部閘極多晶矽
3224‧‧‧主動閘極氧化物
3230‧‧‧導體
3235‧‧‧閘極金屬
3240、3275‧‧‧多矽結構層
3246‧‧‧植入區
3250‧‧‧厚氧化物
3254‧‧‧源極多晶矽電極
3258、3276‧‧‧接觸孔
3266‧‧‧外延層基體
3272‧‧‧源極/遮罩多晶矽
3278‧‧‧閘極金屬層
3306‧‧‧終止/閘極澆道溝槽
3610、3620‧‧‧導電材料
AA’、BB’、LL’‧‧‧線
t1‧‧‧厚度
閱讀以下詳細說明並參照以下附圖之後，本發明的其他特徵和優勢將顯而易見：第1A圖 表示一種傳統的遮罩閘極MOSFET結構之俯視圖；第1B圖 表示傳統的遮罩閘極沿第1A圖所示的MOSFET結構的D-D’線，所存在的低擊穿電壓問題之剖面圖；第1C圖 表示第1A圖所示的傳統的遮罩閘極MOSFET結構所存在的溝槽寬度不均勻問題之俯視圖；第1D圖 表示依據本發明的一個實施例，一種遮罩閘極MOSFET結構之俯視圖； 第1E圖 表示用於製備第1D圖所示類型的遮罩閘極MOSFET的技術流程圖；第2圖 表示用於製備第1D圖所示類型的遮罩閘極MOSFET的第一遮罩之示例；第3圖 表示用於製備第1D圖所示類型的遮罩閘極MOSFET的第二遮罩之示例；第4圖 表示用於製備第1D圖所示類型的遮罩閘極MOSFET的第三遮罩之示例；第5圖 表示用於製備第1D圖所示類型的遮罩閘極MOSFET的第四遮罩之示例；第6AA’-32AA’圖 表示用於製備第1D圖所示類型的遮罩閘極MOSFET的過程，沿AA’線之剖面圖；第6BB’-32BB’圖 表示用於製備第1D圖所示類型的遮罩閘極MOSFET的過程，沿BB’線之剖面圖；第6LL’-32LL’圖 表示用於製備第1D圖所示類型的遮罩閘極MOSFET的過程，沿LL’線之剖面圖；第33圖 表示一種可選的遮罩閘極MOSFET沿AA’線之剖面圖；第34圖 表示另一種可選的遮罩閘極MOSFET沿AA’線之剖面圖；第35圖 表示一種部分製備的MOSFET結構之剖面圖，用於說明在多晶矽填充高縱橫比溝槽時所存在的空洞形成問題；以及第36A至36C圖 表示結合本發明的一個實施例，利用導電材料填充高縱橫比溝槽的沉積-刻蝕-沉積技術之剖面圖。
儘管為了解釋說明，以下詳細說明包含了許多具體細節，但是本 領域的任何技術人員都應理解基於以下細節的多種變化和修正都屬本發明的範圍。因此，本發明的典型實施例的提出，對於請求保護的發明沒有任何一般性的損失，而且不附加任何限制。
本發明的實施例包括一種製備遮罩閘極溝槽MOS元件的方法，該方法也是僅利用四個遮罩，但是要在終止溝槽外面創建源極多晶矽傳導。第1D圖表示依據本發明的一個實施例，遮罩閘極MOSFET結構101之俯視圖。與結構100類似，結構101位於半導體基體102上。該結構的主動區含有104等主動閘極溝槽，閘極就形成在主動閘極溝槽中。主動區更含有106等源極/本體接觸開口，接頭就形成在這些接觸開口中，以便將源極區和本體區電連接到源極金屬116上。每個主動區都被閘極澆道/終止溝槽110以及不對稱的氧化物側壁包圍著，閘極澆道/終止溝槽110由多晶矽等導電材料構成，不對稱的氧化物側壁形成在溝槽中，溝槽包圍著主動區，並且相互電連接。在本實施例中，源極金屬116藉由位於主動區外面的(例如包圍著主動區並位於相鄰的主動區之間的終止區的外面)109等源極傳導接頭，電連接到形成在傳導溝槽119中的導電材料上。如圖所示，源極傳導溝槽119被閘極澆道/終止溝槽110包圍著。
參閱第1E圖所示之流程圖表示用於製備101等遮罩閘極MOSFET之技術150的一個實施例。技術150使用了四個遮罩。在步驟152處，利用第一遮罩，形成多個溝槽(如第2圖所示)。在步驟154處，在多個溝槽中，形成第一套傳導(例如多晶矽)區。目前，對於這種類型的溝槽MOS元件，最常使用多晶矽作為導電材料。然而，從原理上來說，矽化鎢(WSi2)(以及其他高溫金屬)等任 一種導電材料將來都能加以利用，只要製備元件的熱技術可以支援使用這種材料。第一傳導區有時也稱為源極多晶矽、遮罩多晶矽或多晶矽1。在步驟156處，利用第二遮罩，形成一個或多個中間介質區以及一個或多個終止保護區(如第3圖所示)。中間介質區形成在第一套傳導區上。中間介質有時也稱為中間-多晶矽或中間多晶矽介質(IPD)。
在步驟158處，多晶矽形成在某些溝槽中，以構成第二套傳導(例如多晶矽)區。第二套傳導區有時也稱為閘極多晶矽或多晶矽2。在步驟160處，利用第三遮罩(如第4圖所示)，形成到閘極導體的第一電接觸開口，以及到源極導體的第二電接觸開口。在用多晶矽製成的源極和閘極導體的地方，源極導體和閘極導體分別稱為閘極多晶矽和源極多晶矽。在步驟162處，形成一個金屬層。在步驟164處，利用第四遮罩，製成一個源極金屬區和一個閘極金屬區(如第5圖所示)。
參閱第2-5圖表示製備過程所用的四個遮罩的俯視圖，第6AA’-32AA’圖、第6BB’-32BB’圖以及第6LL’-32LL’圖分別表示第1D圖沿AA’、BB’和LL’線的剖面圖，結合第2-5圖和第6AA’-32AA’圖、第6BB’-32BB’圖以及第6LL’-32LL’圖，接下來將詳細介紹製備技術150。AA’線延伸，穿過主動區中的主動閘極溝槽和源極/本體接頭，以及終止並包圍著主動區的終止/閘極澆道溝槽。BB’線沿源極傳導接觸溝槽延伸，源極傳導接觸溝槽位於兩個主動區之間的終止區中。LL’線穿過終止區延伸，並橫穿閘極傳導溝槽(在這種情況下，閘極傳導溝槽是終止/閘極澆道溝槽的一個延伸物)以及閘極傳導接頭。
在以下討論中，N型元件僅用於解釋說明。換成相反的導電類型，P型元件也可以利用類似的技術製成。在圖6AA’、6BB’和6LL’中，N型基體602(例如N-外延層生長在N+矽晶片上)可用作元件的汲極。在一些實施例中，外延層摻雜濃度約為3X1016-1X1017摻雜物/cm3，厚度為2-4μm，基體的電阻率為0.5-3mohm*cm。
氧化矽層604可以藉由沉積或熱氧化，形成在基體上。然後在氧化矽層上方，沉積一個氮化層606。在一些實施例中，氧化矽層的厚度約為100~1500Å，氮化層的厚度約為1500Å。
然後，利用第一遮罩，在氮化層上方使用一個光致抗蝕劑(PR)層700，並形成圖案。第2圖表示第一遮罩的一個示例之俯視圖，第一遮罩也稱為溝槽遮罩。溝槽遮罩200用於形成PR層的圖案。當使用抗蝕劑後，對應遮罩陰影區的PR區域被除去，對應遮罩非陰影區的PR區域被保留下來。溝槽遮罩界定了主動閘極溝槽204、源極傳導溝槽(例如208)以及閘極澆道/終止溝槽(例如210)。源極傳導溝槽208形成在含有主動閘極溝槽204的主動區之間。在本例中，不同類型的溝槽具有不同的寬度：主動閘極溝槽是最窄的，源極多晶矽傳導溝槽具有中等寬度，閘極澆道/終止溝槽是最寬的。在一些實施例中，主動閘極溝槽、源極傳導溝槽以及閘極澆道/終止溝槽的寬度分別約為0.6μm、1.0μm以及2.0μm。也可以使用低品質的遮罩來製備元件，例如臨界尺寸為0.35μm的遮罩，從而降低遮罩的成本。源極/本體主動晶胞接頭無需遮罩，就能自對準。閘極和源極多晶矽接頭在溝槽中，尺寸規格相對較大。下文將詳細說明，隨著本發明實施例的改進， 第二遮罩的校準不再是至關重要的。
參閱第7AA’圖中，在AA’的橫截面上，剩餘的PR層700構成一個終止溝槽開口702和主動閘極溝槽開口704。在第7BB’圖中，在BB’的橫截面上，剩餘的PR層700構成源極多晶矽接觸溝槽開口706。在第7LL’圖中，在LL’的橫截面上，剩餘的PR層構成閘極傳導接觸溝槽開口708。
接下來，利用硬遮罩(HM)刻蝕，刻蝕掉氮化層606和氧化矽層604的裸露部分。刻蝕過程在矽表面停止。然後，如第8AA’圖、第8BB’圖和第8LL’圖所示，除去剩餘的PR700。剩餘部分的氧化物604和氮化物606，可作為後續技術的硬遮罩。
參閱第9AA’圖、第9BB’圖和第9LL’圖中，溝槽開口刻蝕到半導體基體602中。在一些實施例中，溝槽的目標深度約為0.3μm~0.5μm。可以選擇將一個氧化物薄層，沉積或熱生長在溝槽開口中，內襯溝槽底部和溝槽側壁。在一些實施例中，氧化層厚度約為200Å。一旦形成氧化物之後，就沿水平面沉積並各向異性地背部刻蝕附加的氮化層。在一些實施例中，氮化層的厚度約為2200Å。如第10AA’圖、第10BB’圖和第10LL’圖所示，表層的各向異性背部刻蝕之後，沿溝槽側壁會形成氮化物隔片(aka溝槽隔片)1000、1002、1004。
然後，除去溝槽開口底部中任何裸露的襯裏氧化層，並利用表層矽刻蝕技術進一步加深第11AA’圖、第11BB’圖和第11LL’圖中的溝槽。根據元件的應用情況，加深後的溝槽深度約為1.5μm~2.5μm的數量級，溝槽側壁的傾斜角度大約為87°~88°。氮 化物隔片可用於不需要額外遮罩的自對準刻蝕技術。正如下文所述的那樣，氮化物隔片會在自對準的主動晶胞接頭形成之前，一直保護半導體臺面結構區域。氮化物隔片還有其他作用，例如允許多矽結構形成在閘極多晶矽上。溝槽開口越寬產生的溝槽就越深，這是由矽刻蝕負荷係數的性質所決定的。例如，由於閘極澆道/終止溝槽開口702比主動閘極溝槽開口704寬，如第11AA’圖所示，所產生的閘極澆道溝槽1102就比主動閘極溝槽1104深。所形成的源極傳導溝槽1106可能比主動閘極溝槽1104還深，但卻不如終止/閘極澆道溝槽1102深(或寬)。與閘極澆道溝槽1102類似，閘極傳導溝槽1108相對來說，也又寬又深。溝槽的深度可能在幾百埃至幾微米之間。可以利用250Å~500Å的圓孔(R/H)刻蝕，使溝槽的拐角更加圓滑，以避免由於銳角拐角而產生高電場。
參閱第12AA’圖、第12BB’圖和第12LL’圖中，沉積或熱生長一個或多個氧化層1202。在一些實施例中，可以選擇生長並除去大約500Å的犧牲氧化層，以改善矽表面。生長250Å的氧化層，然後形成一個大約900Å的高溫氧化層(HTO)。對於電壓更高時的元件應用，氧化層1202可以更厚，例如1000至5000Å。
參閱第13AA’圖、第13BB’圖和第13LL’圖所示，可以沉積多晶矽1302等導電材料。在一些實施例中，導電材料的厚度大約為12000Å，這比最寬的溝槽寬度的一半還大。因此，導電材料層在側壁上合併，並完全填充所有的溝槽。這層導電材料有時也稱為源極多晶矽、遮罩多晶矽或多晶矽1。
如上所述，如果溝槽的縱橫比很大(例如約為10：1或更大)， 在用導電材料填充時，就會出現形成空洞的問題。在本發明的可選實施例中，該問題可以藉由使用在本文中稱為沉積-刻蝕-沉積的溝槽填充技術來解決。在該技術中，如第36A圖所示，首先用導電材料(例如多晶矽)3610部分填充溝槽3601，例如藉由化學氣相沉積(CVD)技術。部分填充可以將導電材料3610覆蓋在溝槽的底部和側壁上。要注意的是，此時溝槽3601中剩餘縫隙的縱橫比會比之前更大，使溝槽的其他部分更加難以填充。由於這種填充技術的特點，在溝槽的上方附近可能開始形成一個瓶頸，如果填充技術照這樣進行下去，將會導致空洞的形成。部分填充後，進行部分背部刻蝕，除去溝槽上方的某些導電材料，使溝槽3601中剩餘的縫隙不那麼陡峭，如第36B圖所示。部分背部刻蝕最好選用幹刻蝕(典型選用各向異性)。這種刻蝕可以形成一種類似隔片的結構，使得接下來進行的第二次薄層沉積不會形成縫隙或空洞。氧化物和多晶矽之間的選擇性非常高，通常都高達15~30：1。部分背部刻蝕之後，利用第二次沉積導電材料(例如多晶矽的CVD)，用與第一次沉積相同或不同的材料填充溝槽的剩餘部分。如第36C圖所示，沉積-刻蝕-沉積技術可以用導電材料(例如多晶矽)3620完全填充高縱橫比的溝槽3601，同時不留一個空洞。
要注意的是，依據美國專利申請號12/583,192的專利所提出的方法，用於高縱橫比溝槽的沉積-刻蝕-沉積填充技術，也可用於MOS元件或其他元件的製備。
參閱第14AA’圖、第14BB’圖和第14LL’圖所示，利用幹刻蝕，對導電材料1302進行背部刻蝕。在本例中，主動閘極溝槽中剩餘 的導電材料1302的厚度約為6000Å。
然後，沉積高密度等離子(HDP)氧化物1500，並硬化。在一些實施例中，硬化是在溫度約為1150℃下進行，持續大約30秒鐘。溝槽側壁上的氧化物厚度在整個元件上，完全均勻一致(如第圖15AA’圖、第15BB’圖和第15LL’圖所示的t1)。在一些實施例中，t1大約在2000Å~4000Å範圍內，僅能完全填充較窄的溝槽(例如主動閘極溝槽和源極多晶矽傳導溝槽)，部分填充較寬的溝槽，例如閘極澆道溝槽1502和閘極傳導溝槽1504。因此，較寬的溝槽不能完全填充，使得在後續技術中，閘極多晶矽可以沉積在這種較寬的溝槽中沒有被HDP氧化物完全填充的空間中。在較窄的溝槽中，例如主動溝槽1506和源極傳導溝槽1508，氧化層的厚度t1大於溝槽寬度的一半，因此氧化物襯裏合併，並完全填充溝槽。然後，利用遮罩，在主動閘極溝槽1506中為閘極多晶矽刻蝕出空間，同時繼續用氧化物1500填充源極傳導溝槽1508，接下來還將詳細介紹。
進行氧化物化學機械拋光(CMP)。如第16AA’圖、第16BB’圖和第16LL’圖所示，利用CMP技術拋光氧化物，直到氧化物的表面與氮化物的表面齊平為止，這也作為刻蝕的終點。
參閱第17AA’圖、第17BB’圖和第17LL’圖表示附加的另一個氧化層1702。在一些實施例這，氧化層的厚度約為1000Å~2000Å。該氧化層的厚度控制了第二遮罩下方(下一個步驟)，濕刻蝕底部切口的角度。該氧化物薄膜還能保護該元件所有的非主動區中的氮化物。被保護的氮化物可以接下來進行無遮罩的矽表層刻蝕。
然後，利用第二遮罩，將光致抗蝕劑層1800旋塗在該結構的表面上。第3圖表示第二遮罩300的一個示例之俯視圖。前一個遮罩、溝槽遮罩的輪廓在圖中用虛線表示。第二遮罩，也稱為多晶矽覆蓋遮罩，它的輪廓在圖中用實線表示。利用第二遮罩，有助於中間介質層和終止保護區的形成。保留第二遮罩的區域302(陰影區)中的PR，從而保護它下面覆蓋的區域，不受氧化物濕刻蝕的影響。遮罩的304等區域(非陰影區)中的PR被除去。沒有被PR覆蓋的其餘，在後續的過程中被刻蝕掉。主動MOSFET晶胞形成在304等開口內。正如下文將要詳細介紹的那樣，開口的邊緣位於306和308等終止溝槽附近，有利於這些溝槽的非對稱刻蝕。
參閱第18AA’圖、第18BB’圖和第18LL’圖表示除去裸露部分之後，PR覆蓋物的圖案。在第18AA’圖中，AA’橫截面區域中的PR覆蓋物在1802處延伸到終止區中，在1804處填充終止溝槽，並在1806處繼續延伸到主動區中。結合第19AA’圖可知，PR下方的一部分氧化物將藉由刻蝕被除去。遮罩重疊部分和濕刻蝕下方切口部分，共同作用於最終的結構圖案。因此，PR覆蓋物1800延伸到主動區內那部分的距離，在某種程度上決定了將有多少氧化物被刻蝕除去。其他的決定因素包括刻蝕時間以及氧化層的厚度。氧化物下方切口的深度在0.6μm~1.5μm之間。在第18BB’圖中，PR覆蓋物1800遮罩源極多晶矽傳導溝槽1808不被刻蝕。在第18LL’圖中，閘極傳導接觸溝槽及其附近的區域也被PR1800覆蓋。
然後，進行氧化物濕刻蝕。結果如第19AA’圖、第19BB’圖和第19LL’圖所示。沒有被PR覆蓋的區域中的氧化物被除去，剩餘的 氧化物保留在所需的高度上。某些靠近PR邊緣的氧化物也被除去。在第19AA’圖中，閘極澆道溝槽1902中位於PR邊緣附近的那部分氧化物被除去。被刻蝕的氧化物的量，可以藉由調整PR層的邊緣1904的位置以及刻蝕時間來控制。邊緣1904進一步延伸到主動區內，將使更少的氧化物被刻蝕，若把邊緣拉出遠離主動區，則會有相反的作用效果。在不同的實施例中，刻蝕掉氧化物的量也有所不同。在本例中，刻蝕掉足量的氧化物，使內襯在溝槽側壁上的垂直方向上的剩餘氧化物的厚度大致均勻。溝槽中導電材料上方的氧化層，例如氧化層1906和1908，也稱為中間電介質或中間多晶矽介質(IPD)。覆蓋著終止區的氧化物有時也稱為終止保護區。尤其是覆蓋著終止/閘極澆道溝槽1102的氧化層1910，也是終止保護區的一部分。中間電介質的厚度可以從幾百埃至幾千埃之間變化。
然後，除去PR，沉積或熱生長一個閘極氧化層。在一些實施例中，附加的氧化層厚度約為450Å。因此，在第20AA’圖中，閘極氧化物2002、2004、2006和2008形成在裸露的溝槽側壁上。終止溝槽2010具有非對稱的側壁，厚氧化物2008位於終止區的那側，薄氧化物2002位於主動區的那側。
沉積另一種導電材料(例如多晶矽)並背部刻蝕。如第21AA’圖和第21LL’圖所示，在各個溝槽中，可以沉積大約8000Å~12000Å的多晶矽，這僅作為示例，不作為侷限。對沉積的多晶矽進行背部刻蝕，形成閘極多晶矽，例如2102、2104、2106和2108。在本例中，多晶矽表面比氮化物隔片底部的參考面低大約500-1000Å。沉積一個金屬層(例如鈦或鈷)並退火。在金屬與 多晶矽接觸的地方，形成一個多矽結構層。氧化物或氮化物上方的金屬鈦或鈷不會形成矽化物，而是被除去。如圖所示，多矽結構形成在閘極多晶矽電極上方的2110、2112、2114和2116處。氮化物隔片2111有助於阻止矽化物形成在半導體臺面結構2115上。
參閱第22AA’圖中，澆道閘極溝槽和主動閘極溝槽中裸露的氮化物隔片，藉由濕刻蝕過程，被除去。氮化物隔片對主動晶胞半導體臺面結構2215的保護到此為止。在第22BB’圖和第22LL’圖中，氧化層2212保護所示的氮化層和氮化物隔片。
參閱第圖23AA’至23LL’圖中，進行本體植入。用摻雜物離子轟擊元件。呈一定角度地植入離子。在沒有被氮化物保護的主動區中，植入物形成本體區，例如2304。在一些實施例中，在60KEV~180KeV時，利用摻雜劑量約為1.8X1013的硼離子，製備N通道元件。也可以使用其他類型的離子。例如，用磷離子製備P通道元件。
參閱第24AA’至24LL’圖中，在零傾斜角(即正入射)時，進行源極植入。再次用摻雜物離子轟擊元件。在一些實施例中，在40KeV~80KeV時，使用摻雜能級為4X1015個離子/cm2的砷離子。在2304等本體區內形成2402等源極區。此外，由於源極多晶矽傳導接頭位於主動區外面，因此，氧化突出物造成植入物閉鎖，所產生的低擊穿電壓通路問題，就能輕鬆避免了。
對元件的本體和源極進行植入時，無需使用額外的遮罩。本體和源極植入可用自對準的表層植入。在2404等終止區中，氧化物-氮化物-氧化物勢壘閉鎖了植入離子，並阻止源極和本體區的形 成，從而改善了元件在斷開或閉鎖狀態下的性能。
參閱第25AA’至25LL’圖中，沉積5000Å~8000Å的氧化物2500，填充溝槽開口，並閉鎖源極和閘極多晶矽區。在一些實施例中，利用化學氣相沉積(CVD)技術，沉積厚度約為5000Å的低溫氧化物(LTO)以及含有硼酸的矽玻璃(BPSG)。
參閱第26AA’至26LL’圖中，藉由幹刻蝕技術，對氧化物進行背部刻蝕，在該處向下刻蝕氧化物，在對應半導體臺面結構的主動晶胞半導體表面2600上的刻蝕終點停止。主動晶胞半導體表面2600附近的氧化物將作為自對準的硬遮罩，用於下面的技術。
進行矽表層刻蝕，刻蝕結果如第27AA’至27LL’圖所示。源極/本體區接觸溝槽2702，也就是主動晶胞接觸溝槽，形成在主動晶胞區中，以便與源極和本體區相接觸。根據元件的應用情況，矽刻蝕深度應在0.6μm~0.9μm的範圍內。刻蝕裸露的矽區域，被氧化物和/或氮化物保護的區域則不被刻蝕。由於刻蝕技術不需要額外的遮罩，因此這也稱為自對準的接觸技術。由於在技術開始階段形成的氮化物隔片會一直保護著半導體臺面結構，因此主動晶胞接觸溝槽就可以具有自對準的特性。
利用另一個PR層2800以及第三遮罩。第4圖表示第三遮罩的一個示例。第三遮罩也稱為傳導遮罩或接觸遮罩。第4圖的交叉影線部分表示由第三遮罩形成的位於PR2800中的開口。在本例中，由該遮罩形成的部件包括閘極傳導接頭(例如402)以及源極多晶矽傳導接頭(例如404)。
參閱第28AA’至28LL’圖中，藉由除去裸露的PR，形成接頭的圖 案。源極傳導開口2804的接觸開口如第28BB’圖所示，閘極傳導開口2802的接觸開口如第28LL’圖所示。
參閱第29AA’圖、第29BB’圖和第29LL’圖中，利用氧化刻蝕進行接觸刻蝕。在第29BB’圖中，刻蝕源極多晶矽傳導溝槽2904，在第29LL’圖中，刻蝕閘極傳導溝槽2902。源極多晶矽向下刻蝕得很深，一直穿過整個元件，因此需要一個很深的源極多晶矽傳導溝槽2904，以便形成到達源極多晶矽的傳導接頭。然後除去PR。進行本體接觸植入。在本例中，利用P-型材料(例如在40KeV時，摻雜能級為1.0X1015的BF2離子)，形成2905等本體接觸植入物。植入技術後，接下來進行接觸植入啟動。在一些實施例中，接觸植入啟動技術是在大約1000℃下，持續進行30秒鐘的快速熱過程(RTP)。還可選擇，利用啟動熱驅動來啟動接觸植入物。要注意的是，閘極多晶矽和源極多晶矽為重摻雜的N型(對於n通道元件而言)，不受本體接觸植入物的影響。
參閱第30AA’圖、第30BB’圖和第30LL’圖中，沉積勢壘金屬，例如Ti和TiN，隨後藉由RTP，在接觸區附近形成矽化鈦。在一些實施例中，Ti和TiN的厚度分別為300Å和1000Å。然後沉積鎢(W)。在一些實施例中，沉積4000Å~6000Å的鎢。將所沉積的鎢背部刻蝕到氧化物表面，以形成獨立的鎢插頭，例如3002、3004和3006。
利用第四遮罩，形成源極金屬區和閘極金屬區。第5圖表示第四遮罩的一個示例，第四遮罩也稱為金屬遮罩。陰影區502和504分別對應源極金屬和閘極金屬。非陰影部分對應刻蝕掉的金屬部分，以分隔源極金屬區和閘極金屬區。
參閱第31AA’至31LL’圖中，沉積金屬層3100。在一些實施例中，利用鋁-銅(AlCu)，形成一個大約3μm~6μm厚的金屬層。然後沉積PR3101，並利用金屬遮罩，形成圖案。刻蝕掉金屬下方開口，例如3102和3104。
除去剩餘的PR層，並對金屬退火。在一些實施例中，在450℃下，對金屬退火30分鐘。第32AA’圖表示依據本發明的一個實施例，一個完整的元件示例的AA’剖面圖。在本例中，元件的源極、本體和金屬區如圖所示。元件3200含有一個非對稱溝槽3206，以及主動閘極溝槽3202和3204。非對稱溝槽3206作為終止溝槽，將高電位區(即汲極)和低電位區(即源極)分開。在溝槽3206中，側壁3208位於終止區附近，側壁3210位於主動區附近。內襯在側壁3208和頂部閘極多晶矽3216之間的氧化層3238，比內襯在側壁3210和頂部閘極多晶矽3216之間的氧化層3228更厚。氧化層越厚，越能夠較好地從高電位區(例如汲極)遮罩低電位區(例如閘極)，並提高元件的擊穿電壓(BV)。結合第32LL’圖可知，溝槽3206也能起到閘極澆道溝槽的作用，閘極澆道溝槽包圍著主動區，並與主動閘極溝槽和閘極傳導相互連接。
每個非對稱的溝槽和主動閘極溝槽都含有一個頂部多晶矽電極(例如多晶矽3216、3212或3214)，由於它也起閘極的作用，因此也稱為閘極多晶矽，或者由於它在製備過程中，由第二多晶矽沉積技術製成，因此也稱為多晶矽2。每個頂部多晶矽電極可能更含有一個多矽結構層3240，形成在閘極電極的頂面上，以改善沿閘極方向的傳導性。每個溝槽更包括一個底部多晶矽電極(例如多晶矽3218、3220和3222)，由於它連接到源極上，因此也稱為 源極多晶矽，或者由於它在製備過程中，由第一多晶矽沉積技術製成，因此也稱為多晶矽1，或者由於它從高壓中遮罩閘極多晶矽，因此也稱為遮罩多晶矽。由氧化物形成的中間多晶矽介質區3221，將閘極多晶矽與源極多晶矽分開。在本例中所示的主動閘極溝槽中，包圍著閘極多晶矽並內襯在溝槽頂部側壁中的氧化層(例如主動閘極氧化物3224)，比包圍著源極/遮罩多晶矽並內襯在溝槽底部側壁中的氧化層(例如氧化層3226)更薄。此外，由於氧化層3228與主動閘極氧化物3224形成在同一過程中，它們的厚度基本相同。在主動區中，藉由介質層，例如氧化物3209，源極金屬3234與閘極電極3212、3214和3216絕緣。源極金屬層3234藉由導體3230(例如鎢插頭)，電連接到源極區3232和本體區3248上，導體3230填充源極本體接觸開口，並從源極金屬開始穿過源極區，延伸到本體區中。本體接觸植入區3246改善了本體區和導體3230之間的歐姆接觸。在終止區中，氧化物3238沿氮化物隔片3236，延伸到基本與氮化層3242齊平的同一頂面上。氮化層3242和氮化物隔片3236，密封了沉積在終止區中外延層頂面上的氧化層3244。氧化層3244的底部或終止區中外延層的頂面，與主動區中氧化層3209的頂面充分校準。此外，氮化物隔片3236的底部作為校準源極區3232頂面的基準。頂部閘極電極3212、3214和3216的頂面可能凹向該基準標記，並位於源極區3232的頂面下方。沉積在氮化層3242上方的閘極金屬3235，與源極金屬3234分開，並在另一個位置上電連接到閘極多晶矽電極上，如第32LL’圖所示。
參閱第32BB’圖表示完整元件之BB’剖面圖。在本例中，源極傳 導溝槽3252具有一個源極多晶矽電極3254，藉由金屬導體(例如鎢插頭)，源極多晶矽電極3254電連接到源極金屬3256上，金屬導體填充在溝槽3252內的接觸孔3258中。源極傳導溝槽3252位於第32AA’圖所示的主動區外面。接觸孔的寬度小於多晶矽電極的寬度，並從源極多晶矽電極3254開始，垂直延伸到沉積在頂面上的源極金屬層3256。源極多晶矽電極3254的頂面。厚氧化物3250覆蓋著源極多晶矽傳導溝槽3252周圍的區域。在一些實施例中，源極多晶矽傳導溝槽3252可能比主動閘極溝槽3202和3204更寬更深，如第32AA’圖所示--這有助於形成深接觸孔3258，以便與源極多晶矽3254形成接觸。在一些其他實施例中，源極多晶矽傳導溝槽3252可能比主動閘極溝槽更窄更淺。氮化物隔片3253，沉積在源極傳導溝槽側壁的頂部和氮化層3255周圍，閉鎖了來自整個區域的本體植入。由於源極/本體接頭根本不在這些區域中，因此原有技術中存在的低壓BV通路問題不再令人困擾。
參閱第32LL’圖表示完整元件之LL’剖面圖。與第32AA’圖所示的非對稱終止/閘極澆道溝槽3206不同，第32LL’圖所示之閘極傳導溝槽3270(是閘極澆道溝槽3206的一個延伸溝槽)具有關於溝槽的中心線完全對稱的結構。閘極多晶矽3274周圍的氧化物，比閘極傳導溝槽3270底部的氧化物更厚。在本例中，源極/遮罩多晶矽3272和閘極多晶矽3274嵌入在閘極傳導溝槽3270中。沉積或以其他方式形成在閘極多晶矽3274和溝槽上部的側壁之間的氧化層3273的厚度，基本均勻一致，並比包圍著源極/遮罩多晶矽3272且內襯在溝槽底部兩個側壁上的氧化層(例如氧化層3278)厚得多。閘極多晶矽3274的頂面凹向外延層基體3266的頂面，並 且閘極多晶矽3274的頂面上有一個多矽結構層3275，以便提高沿閘極溝槽的閘極傳導性。在閘極傳導溝槽內開口，填充接觸孔3276的鎢插頭，從閘極多晶矽頂部，延伸到沉積在氮化層3284的頂面上的閘極金屬層3278，並且將閘極多晶矽電極3274與閘極金屬3278電連接起來。位於閘極傳導溝槽側壁周圍的氮化物隔片3282，延伸到氮化層3284的頂面。氧化層3286沉積或以其他方式形成在終止區中的外延層基體的頂面上，氮化層3284和氮化物隔片3282密封了氧化層3286。閘極電極3274的頂面位於氮化物隔片3282底部下方。閘極傳導溝槽3270比主動閘極溝槽更寬。
上述實施例提出了一種帶有閘極澆道溝槽的MOSFET元件，該元件在某些截面(例如AA’)中具有非對稱結構，在其他截面(例如LL’)中具有基本對稱結構。根據遮罩的設計方式，可以按照相同的技術製備可選實施例。在一個可選實施例中，第33圖所示的元件3300具有一個終止/閘極澆道溝槽3306，終止/閘極澆道溝槽3306的基本對稱的氧化物側壁厚度與第32LL’圖所示的類似，而並不與第32AA’圖所示的非對稱結構類似。閘極澆道/終止溝槽3306的氧化物側壁3238和3328都比主動閘極氧化物3224厚得多。
在一些其他實施例中，閘極接觸孔可以沉積在非對稱終止/閘極澆道溝槽上方，以便將閘極接頭直接傳導到閘極金屬。因此，終止/閘極澆道溝槽也作為閘極傳導溝槽。如第34圖所示，除了閘極接觸孔3276沉積在非對稱終止/閘極澆道溝槽3406上方，閘極金屬3235和源極金屬3234分隔開之外，元件3400的結構都與第32AA’圖所示的元件3200類似。上述示例大部分都是關於N型元件。只要將各種摻雜物的極性反轉，所述之技術就可應用於P型 元件。
儘管本發明關於某些較佳的版本已經做了詳細的敍述，但是仍可能存在其他版本。因此，本發明的範圍不應由上述說明決定，與之相反，本發明的範圍應參照所附的申請專利範圍及其全部等效內容。任何可選件(無論首選與否)，都可與其他任何可選件(無論首選與否)組合。在以下申請專利範圍中，除非特別聲明，否則不定冠詞「一個」或「一種」都指下文內容中的一個或多個專案的數量。除非用「意思是」明確指出限定功能，否則所附的申請專利範圍並不應認為是意義和功能的侷限。
101‧‧‧結構
102‧‧‧半導體基體
104‧‧‧溝槽
106‧‧‧源極/本體接頭
109‧‧‧源極傳導接頭
110‧‧‧終止溝槽
112‧‧‧閘極傳導接觸開口
114‧‧‧閘極金屬區
116‧‧‧源極金屬
119‧‧‧源極傳導溝槽
120‧‧‧閘極澆道延伸溝槽
AA’、BB’、LL’‧‧‧線

Claims (21)

  1. 一種用於製備半導體元件之方法，包括：a)利用一第一遮罩，製備多個溝槽，各該溝槽包括位於一主動區中的一主動閘極溝槽，位於含有該主動閘極溝槽的該主動區外面的一終止區中的一閘極澆道/終止溝槽以及一源極傳導溝槽；b)在多個溝槽中製備一第一傳導區；c)利用一第二遮罩，製備一個中間介質區以及一個終止保護區；d)在至少某些溝槽中，製備一第二傳導區；e)利用一第三遮罩，形成到該第二傳導區的一第一電接觸以及在位於該終止區中的該源極傳導溝槽中，形成到一第一傳導區的一第二電接觸；f)沉積一個金屬層；及g)利用一第四遮罩，從該金屬層中，形成一個源極金屬區以及一個閘極金屬區。
  2. 如申請專利範圍第1項所述之方法，其中該主動閘極溝槽位於相鄰的該主動區之間。
  3. 如申請專利範圍第2項所述之方法，其中該源極傳導溝槽被該閘極澆道/終止溝槽包圍著。
  4. 如申請專利範圍第1項所述之方法，其更包括在該閘極澆道/終止溝槽中，形成一非對稱的側壁。
  5. 如申請專利範圍第4項所述之方法，其中形成該非對稱的側壁包 括由於使用了該第二遮罩，對至少在某種程度上被覆蓋的那部分一氧化物，進行下方切口刻蝕。
  6. 如申請專利範圍第5項所述之方法，其中該非對稱側壁包括一第一側壁和一第二側壁，並且該第一側壁具有一個比該第二側壁更厚的氧化層，該第一側壁更靠近該終止區。
  7. 如申請專利範圍第4項所述之方法，其中在形成該中間介質區和該終止保護區時，該第二遮罩覆蓋了該閘極澆道/終止溝槽和該源極傳導溝槽。
  8. 如申請專利範圍第7項所述之方法，其中該閘極澆道/終止溝槽比該主動閘極溝槽和該源極傳導溝槽更寬。
  9. 如申請專利範圍第1項所述之方法，其中步驟a)更包括：在多個溝槽的一開口附近，製備多個溝槽隔片。
  10. 如申請專利範圍第9項所述之方法，其中各該溝槽隔片保護一半導體臺面結構區，以形成自對準的一晶胞接頭。
  11. 如申請專利範圍第9項所述之方法，其中各該溝槽隔片有助於保護半導體表面，同時在該第二傳導區上形成一個多矽結構。
  12. 如申請專利範圍第1項所述之方法，其中製備一個中間介質區完全填充該主動閘極溝槽，但不完全填充該閘極澆道/終止溝槽或一閘極傳導溝槽。
  13. 如申請專利範圍第1項所述之方法，其中步驟b)包括藉由一第一沉積過程，用一導電材料部分填充該些溝槽，部分刻蝕該導電材料，並藉由一第二沉積過程，填充該些溝槽的未填充部分。
  14. 如申請專利範圍第13項所述之方法，其中多個溝槽包括一個或多個高縱橫比的溝槽，其特點是縱橫比約為10：1或更大。
  15. 一種半導體元件，包括： 一個半導體層；多個形成在該半導體層中的溝槽，多個溝槽包括位於一主動區中的一主動閘極溝槽，位於該主動區外面的一終止區中的一閘極澆道/終止溝槽和一源極傳導溝槽，其中一第一傳導區位於該些溝槽底部，一第二傳導區位於該主動閘極和該閘極澆道/終止溝槽的頂部，並且其中該第一和該第二傳導區被一中間介質區分隔開；連接到該第二傳導區的一第一導電接頭；連接到位於該終止區中的該源極傳導溝槽的該第一傳導區的一第二導電接頭；以及一個連接到該第二導電接頭的源極金屬區，以及一個連接到該第一導電接頭的閘極金屬區。
  16. 如申請專利範圍第15項所述之半導體元件，其中該源極傳導溝槽位於兩個相鄰的該主動區之間。
  17. 如申請專利範圍第15項所述之半導體元件，其中該源極傳導溝槽被該閘極澆道/終止溝槽包圍著。
  18. 如申請專利範圍第15項所述之半導體元件，其中該閘極澆道/終止溝槽是非對稱的，其中在該閘極澆道/終止溝槽一第一側壁上的氧化物，比在該閘極澆道/終止溝槽的一第二側壁上的氧化物更厚，該第一側壁更靠近該終止區。
  19. 如申請專利範圍第15項所述之半導體元件，其中該閘極澆道/終止溝槽比該主動閘極溝槽和該源極傳導溝槽更寬。
  20. 如申請專利範圍第15項所述之半導體元件，其中對該第一傳導區的頂部進行背部刻蝕，深及整個元件，該第二導電接頭是一個到該第一傳導區的深接頭。
  21. 如申請專利範圍第15項所述之半導體元件，其更包括一個從該閘極澆道/終止溝槽開始延伸的閘極傳導溝槽，其中該閘極傳導溝槽中該第二傳導區附近的氧化物，比該閘極傳導溝槽底部的氧化物更厚。
TW100104356A 2010-03-11 2011-02-10 帶有改良型源極傳導佈局之遮罩閘極溝槽mos TWI436434B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/722,384 US8431457B2 (en) 2010-03-11 2010-03-11 Method for fabricating a shielded gate trench MOS with improved source pickup layout

Publications (2)

Publication Number Publication Date
TW201140703A TW201140703A (en) 2011-11-16
TWI436434B true TWI436434B (zh) 2014-05-01

Family

ID=44559138

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100104356A TWI436434B (zh) 2010-03-11 2011-02-10 帶有改良型源極傳導佈局之遮罩閘極溝槽mos

Country Status (3)

Country Link
US (3) US8431457B2 (zh)
CN (1) CN102194699B (zh)
TW (1) TWI436434B (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8431457B2 (en) * 2010-03-11 2013-04-30 Alpha And Omega Semiconductor Incorporated Method for fabricating a shielded gate trench MOS with improved source pickup layout
DE102010046213B3 (de) 2010-09-21 2012-02-09 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Strukturelements und Halbleiterbauelement mit einem Strukturelement
US8728891B2 (en) * 2010-09-21 2014-05-20 Infineon Technologies Austria Ag Method for producing contact openings in a semiconductor body and self-aligned contact structures on a semiconductor body
JP5654818B2 (ja) * 2010-09-27 2015-01-14 ルネサスエレクトロニクス株式会社 パワー系半導体装置の製造方法
TWI455287B (zh) * 2010-11-04 2014-10-01 Sinopower Semiconductor Inc 功率半導體元件之終端結構及其製作方法
US8580667B2 (en) * 2010-12-14 2013-11-12 Alpha And Omega Semiconductor Incorporated Self aligned trench MOSFET with integrated diode
US8502302B2 (en) * 2011-05-02 2013-08-06 Alpha And Omega Semiconductor Incorporated Integrating Schottky diode into power MOSFET
EP2555241A1 (en) 2011-08-02 2013-02-06 Nxp B.V. IC die, semiconductor package, printed circuit board and IC die manufacturing method
US8829603B2 (en) 2011-08-18 2014-09-09 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET package
US9048334B2 (en) * 2011-08-22 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate structure
DE102011054372B4 (de) * 2011-10-11 2013-11-21 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Halbleitertransistorstruktur
US8697520B2 (en) 2012-03-02 2014-04-15 Alpha & Omega Semiconductor Incorporationed Method of forming an asymmetric poly gate for optimum termination design in trench power MOSFETS
CN102938417B (zh) * 2012-09-14 2015-12-02 哈尔滨工程大学 一种分裂栅型沟槽功率mos器件
US9437440B2 (en) 2012-11-21 2016-09-06 Infineon Technologies Dresden Gmbh Method for manufacturing a semiconductor device
US9054123B2 (en) * 2012-11-21 2015-06-09 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device
KR101422953B1 (ko) * 2012-12-14 2014-08-13 삼성전기주식회사 전력 반도체 소자 및 그 제조 방법
US9105494B2 (en) * 2013-02-25 2015-08-11 Alpha and Omega Semiconductors, Incorporated Termination trench for power MOSFET applications
TWI614898B (zh) * 2013-12-06 2018-02-11 達爾國際股份有限公司 終止區結構及其製造方法
US9595587B2 (en) 2014-04-23 2017-03-14 Alpha And Omega Semiconductor Incorporated Split poly connection via through-poly-contact (TPC) in split-gate based power MOSFETs
US9368621B1 (en) * 2014-11-26 2016-06-14 Sinopower Semiconductor, Inc. Power semiconductor device having low on-state resistance
CN106057674B (zh) * 2016-05-31 2019-04-09 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽mosfet的制造方法
US9935101B2 (en) 2016-07-27 2018-04-03 International Business Machines Corporation Vertical field effect transistor with uniform gate length
TWI593117B (zh) * 2016-08-16 2017-07-21 台灣半導體股份有限公司 具有多重寬度電極結構之場效電晶體之 製造方法
US10056461B2 (en) 2016-09-30 2018-08-21 Alpha And Omega Semiconductor Incorporated Composite masking self-aligned trench MOSFET
JP6589845B2 (ja) * 2016-12-21 2019-10-16 株式会社デンソー 半導体装置
US10658486B2 (en) 2017-05-18 2020-05-19 Taiwan Semiconductor Manufacutring Co., Ltd. Mitigation of time dependent dielectric breakdown
CN109427868A (zh) * 2017-08-25 2019-03-05 英属开曼群岛商虹扬发展科技股份有限公司台湾分公司 二极管结构及其制法
US10103257B1 (en) * 2017-11-10 2018-10-16 Nxp Usa, Inc. Termination design for trench superjunction power MOSFET
US10312363B1 (en) * 2018-02-02 2019-06-04 Sanken Electric Co., Ltd. Semiconductor device having improved edge trench, source electrode and gate electrode structures
CN110767550B (zh) * 2018-07-27 2021-04-09 无锡华润上华科技有限公司 Mosfet制作方法
CN109148569B (zh) * 2018-08-29 2020-11-24 上海华虹宏力半导体制造有限公司 沟槽型双层栅mosfet及其制造方法
US10600905B1 (en) * 2018-09-11 2020-03-24 Semiconductor Components Industries, Llc Trench MOSFET contacts
US11217689B2 (en) * 2019-06-17 2022-01-04 Semiconductor Components Industries, Llc Method of forming a semiconductor device and structure therefor
CN112397390B (zh) * 2019-08-19 2024-01-12 华羿微电子股份有限公司 一种保护屏蔽栅沟槽型场效应晶体管的屏蔽多晶硅侧壁的形成方法
JP7446119B2 (ja) * 2020-02-07 2024-03-08 ローム株式会社 半導体装置
CN112310069A (zh) * 2020-09-18 2021-02-02 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽型器件的版图结构及制造方法
WO2022204691A1 (en) * 2021-03-26 2022-09-29 Semiconductor Components Industries, Llc Shield contact layout for power mosfets
US11728423B2 (en) 2021-04-22 2023-08-15 Alpha And Omega Semiconductor International Lp Integrated planar-trench gate power MOSFET
CN113314589A (zh) * 2021-05-17 2021-08-27 无锡新洁能股份有限公司 沟槽型功率半导体器件及其制造方法
CN113540215B (zh) * 2021-07-15 2022-09-23 无锡新洁能股份有限公司 一种高可靠性功率mosfet及其制造方法
CN113644028B (zh) * 2021-08-11 2023-10-03 重庆万国半导体科技有限公司 一种分离栅功率器件及其制造方法
CN117080078A (zh) * 2023-10-17 2023-11-17 深圳基本半导体有限公司 基于复合膜层自对准工艺制备mos器件的方法及器件

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434435A (en) * 1994-05-04 1995-07-18 North Carolina State University Trench gate lateral MOSFET
US5950104A (en) * 1997-04-09 1999-09-07 Vanguard International Semiconductor Corporation Contact process using Y-contact etching
US5930671A (en) * 1997-10-20 1999-07-27 Industrial Technology Research Institute CVD titanium silicide for contract hole plugs
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6413822B2 (en) * 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
DE10212149B4 (de) * 2002-03-19 2007-10-04 Infineon Technologies Ag Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
US7033891B2 (en) * 2002-10-03 2006-04-25 Fairchild Semiconductor Corporation Trench gate laterally diffused MOSFET devices and methods for making such devices
US7576388B1 (en) * 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6750116B1 (en) * 2003-07-14 2004-06-15 Nanya Technology Corp. Method for fabricating asymmetric inner structure in contacts or trenches
KR100618861B1 (ko) * 2004-09-09 2006-08-31 삼성전자주식회사 로컬 리세스 채널 트랜지스터를 구비하는 반도체 소자 및그 제조 방법
US7453119B2 (en) * 2005-02-11 2008-11-18 Alphs & Omega Semiconductor, Ltd. Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact
US20060273382A1 (en) * 2005-06-06 2006-12-07 M-Mos Sdn. Bhd. High density trench MOSFET with low gate resistance and reduced source contact space
CN103094348B (zh) * 2005-06-10 2016-08-10 飞兆半导体公司 场效应晶体管
TWI400757B (zh) * 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
KR100642650B1 (ko) * 2005-09-22 2006-11-10 삼성전자주식회사 측방확장 활성영역을 갖는 반도체소자 및 그 제조방법
US7449354B2 (en) * 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
US8236651B2 (en) * 2009-08-14 2012-08-07 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET device and fabrication
US7633119B2 (en) * 2006-02-17 2009-12-15 Alpha & Omega Semiconductor, Ltd Shielded gate trench (SGT) MOSFET devices and manufacturing processes
US8193580B2 (en) * 2009-08-14 2012-06-05 Alpha And Omega Semiconductor, Inc. Shielded gate trench MOSFET device and fabrication
US8618601B2 (en) * 2009-08-14 2013-12-31 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET with increased source-metal contact
US7319256B1 (en) * 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
KR100724575B1 (ko) * 2006-06-28 2007-06-04 삼성전자주식회사 매립 게이트전극을 갖는 반도체소자 및 그 형성방법
US7612407B2 (en) * 2006-08-07 2009-11-03 Force-Mos Technology Corp. Ltd Trenched MOSFET device configuration with reduced mask processes
US8008716B2 (en) * 2006-09-17 2011-08-30 Alpha & Omega Semiconductor, Ltd Inverted-trench grounded-source FET structure with trenched source body short electrode
US20080150013A1 (en) * 2006-12-22 2008-06-26 Alpha & Omega Semiconductor, Ltd Split gate formation with high density plasma (HDP) oxide layer as inter-polysilicon insulation layer
US7651916B2 (en) * 2007-01-24 2010-01-26 Freescale Semiconductor, Inc Electronic device including trenches and discontinuous storage elements and processes of forming and using the same
US8035159B2 (en) * 2007-04-30 2011-10-11 Alpha & Omega Semiconductor, Ltd. Device structure and manufacturing method using HDP deposited source-body implant block
TWI340434B (en) * 2007-07-11 2011-04-11 Nanya Technology Corp Deep trench device with single side connecting structure and fabrication method thereof
CN101868856B (zh) * 2007-09-21 2014-03-12 飞兆半导体公司 用于功率器件的超结结构及制造方法
US7687352B2 (en) * 2007-10-02 2010-03-30 Inpower Semiconductor Co., Ltd. Trench MOSFET and method of manufacture utilizing four masks
TWI368324B (en) * 2007-11-06 2012-07-11 Nanya Technology Corp Recessed-gate transistor device and mehtod of making the same
US7956411B2 (en) * 2008-01-15 2011-06-07 Fairchild Semiconductor Corporation High aspect ratio trench structures with void-free fill material
US7936009B2 (en) * 2008-07-09 2011-05-03 Fairchild Semiconductor Corporation Shielded gate trench FET with an inter-electrode dielectric having a low-k dielectric therein
US8022470B2 (en) * 2008-09-04 2011-09-20 Infineon Technologies Austria Ag Semiconductor device with a trench gate structure and method for the production thereof
US8278702B2 (en) * 2008-09-16 2012-10-02 Fairchild Semiconductor Corporation High density trench field effect transistor
US7897462B2 (en) * 2008-11-14 2011-03-01 Semiconductor Components Industries, L.L.C. Method of manufacturing semiconductor component with gate and shield electrodes in trenches
US8304829B2 (en) * 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8174067B2 (en) * 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8252647B2 (en) * 2009-08-31 2012-08-28 Alpha & Omega Semiconductor Incorporated Fabrication of trench DMOS device having thick bottom shielding oxide
US8187939B2 (en) * 2009-09-23 2012-05-29 Alpha & Omega Semiconductor Incorporated Direct contact in trench with three-mask shield gate process
US8138605B2 (en) * 2009-10-26 2012-03-20 Alpha & Omega Semiconductor, Inc. Multiple layer barrier metal for device component formed in contact trench
US8643092B2 (en) * 2009-11-20 2014-02-04 Force Mos Technology Co., Ltd. Shielded trench MOSFET with multiple trenched floating gates as termination
US8174070B2 (en) * 2009-12-02 2012-05-08 Alpha And Omega Semiconductor Incorporated Dual channel trench LDMOS transistors and BCD process with deep trench isolation
US8247296B2 (en) * 2009-12-09 2012-08-21 Semiconductor Components Industries, Llc Method of forming an insulated gate field effect transistor device having a shield electrode structure
US8431457B2 (en) 2010-03-11 2013-04-30 Alpha And Omega Semiconductor Incorporated Method for fabricating a shielded gate trench MOS with improved source pickup layout
US8394702B2 (en) * 2010-03-24 2013-03-12 Alpha And Omega Semiconductor Incorporated Method for making dual gate oxide trench MOSFET with channel stop using three or four masks process
US8779510B2 (en) * 2010-06-01 2014-07-15 Alpha And Omega Semiconductor Incorporated Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts
US8580667B2 (en) * 2010-12-14 2013-11-12 Alpha And Omega Semiconductor Incorporated Self aligned trench MOSFET with integrated diode
US8476676B2 (en) * 2011-01-20 2013-07-02 Alpha And Omega Semiconductor Incorporated Trench poly ESD formation for trench MOS and SGT
US8362550B2 (en) * 2011-01-20 2013-01-29 Fairchild Semiconductor Corporation Trench power MOSFET with reduced on-resistance
US8502302B2 (en) * 2011-05-02 2013-08-06 Alpha And Omega Semiconductor Incorporated Integrating Schottky diode into power MOSFET
US8564047B2 (en) * 2011-09-27 2013-10-22 Force Mos Technology Co., Ltd. Semiconductor power devices integrated with a trenched clamp diode

Also Published As

Publication number Publication date
US20150194522A1 (en) 2015-07-09
US20130228860A1 (en) 2013-09-05
US8994101B2 (en) 2015-03-31
TW201140703A (en) 2011-11-16
US20110220990A1 (en) 2011-09-15
CN102194699B (zh) 2014-07-16
CN102194699A (zh) 2011-09-21
US8431457B2 (en) 2013-04-30
US9252265B2 (en) 2016-02-02

Similar Documents

Publication Publication Date Title
TWI436434B (zh) 帶有改良型源極傳導佈局之遮罩閘極溝槽mos
US10680097B2 (en) MOSFET device and fabrication
US8394702B2 (en) Method for making dual gate oxide trench MOSFET with channel stop using three or four masks process
TWI381527B (zh) 超自對準構槽型雙擴散金屬氧化物半導體電晶體結構及其製造方法
TWI470676B (zh) 在帶有三掩膜屏蔽柵工藝的溝槽中直接接觸
JP4005019B2 (ja) パワー半導体デバイス
US7772642B2 (en) Power trench gate FET with active gate trenches that are contiguous with gate runner trench
TWI542009B (zh) 用於功率mosfet應用的端接溝槽及其製備方法
US8236651B2 (en) Shielded gate trench MOSFET device and fabrication
TWI518907B (zh) 用於在溝槽功率ｍｏｓｆｅｔｓ中優化端接設計的不對稱多晶矽閘極的製備方法
US6528355B2 (en) Method for fabricating a trench MOS power transistor
TW201322453A (zh) 降低凱爾文接觸阻抗以及擊穿電壓的整合mosfet元件及方法
TWI528423B (zh) 用於製備半導體元件的方法及半導體元件
TWI492380B (zh) 遮蔽閘極溝道金屬氧化物半導體場效應電晶體裝置及其製備方法
US20230282714A1 (en) Semiconductor structure and method of forming buried field plate structures
US20090085104A1 (en) Semiconductor device and method for manufacturing
JP3646343B2 (ja) 半導体装置の製造方法
TWI597766B (zh) 溝槽式功率半導體器件及其製備方法
TW202338938A (zh) 半導體結構以及閘極結構的製造方法
TW201929223A (zh) 折疊通道溝槽mosfet