TWI433227B - 積體電路晶圓切割方法 - Google Patents

積體電路晶圓切割方法 Download PDF

Info

Publication number
TWI433227B
TWI433227B TW099121747A TW99121747A TWI433227B TW I433227 B TWI433227 B TW I433227B TW 099121747 A TW099121747 A TW 099121747A TW 99121747 A TW99121747 A TW 99121747A TW I433227 B TWI433227 B TW I433227B
Authority
TW
Taiwan
Prior art keywords
integrated circuit
protective layer
patterned protective
wafer
circuit wafer
Prior art date
Application number
TW099121747A
Other languages
English (en)
Other versions
TW201203333A (en
Inventor
Ching San Lin
Kun Tai Wu
owen Wang
Original Assignee
Raydium Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raydium Semiconductor Corp filed Critical Raydium Semiconductor Corp
Priority to TW099121747A priority Critical patent/TWI433227B/zh
Priority to US13/168,141 priority patent/US8617963B2/en
Publication of TW201203333A publication Critical patent/TW201203333A/zh
Application granted granted Critical
Publication of TWI433227B publication Critical patent/TWI433227B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

積體電路晶圓切割方法
本發明係關於一種積體電路晶圓切割方法。其中，可藉由積體電路晶圓切割方法形成積體電路晶粒。
矽晶圓是目前製作積體電路的基底材料(Substrate)，透過積體電路製造技術，經過一系列繁複的化學、物理和光學程序，完成的積體電路晶圓上可產生出數以千、百計的晶粒(die)。這些晶粒經由測試、切割、封裝等過程，可進一步成為一顆顆具有各種功能的積體電路產品。
如圖1及圖1中區域80之PP縱切面放大之圖2所示之習知技術，積體電路晶圓900包含晶圓基板100、複數個積體電路300以及複數個測試鍵400。習知技術進行晶圓切割時通常係以切割刀沿相鄰之積體電路300間之路徑對積體電路晶圓900施外力K。由於切割時僅係以切割刀直接對積體電路晶圓900進行切割，因此，積體電路晶圓900會受切割應力破壞而產生有裂痕及損壞之情形。另一方面，測試鍵400係分布在積體電路300間，亦即在切割路徑上，故習知技術在切割時亦容易因破壞測試鍵產生之金屬碎屑飛濺至積體電路而導致良率下降。以上積體電路晶圓以及積體電路晶圓切割方法有改善的空間。
本發明之主要目的為提供一種積體電路晶圓切割方法，具有較佳的積體電路晶圓切割良率。
本發明之積體電路晶圓切割方法，包含以下步驟：於晶圓基板形成複數個積體電路以及複數個測試鍵，其中，測試鍵分別形成於積體電路之間；於晶圓基板上形成圖案化保護層，圖案化保護層覆蓋複數個積體電路並暴露複數個測試鍵；使用圖案化保護層做為遮罩，蝕刻去除測試鍵；以及切割積體電路之間之區域，以形成複數個積體電路晶粒。測試鍵係供晶圓基板接受度測試使用。測試鍵包含電晶體、電容、電阻、N型半導體、P型半導體、複型半導體或金屬線元件。
圖案化保護層較佳係光阻。圖案化保護層之形成步驟包含以下步驟：形成光阻層以覆蓋晶圓基板；使用光罩，對光阻層進行曝光；以及對光阻層進行顯影，以形成圖案化保護層。其中，蝕刻步驟包含使用乾式或濕式蝕刻製程。蝕刻步驟進一步包含於測試鍵之位置形成複數個凹槽，切割步驟進一步包含沿凹槽切割。積體電路較佳係以矩陣分佈。
如圖3所示，本發明之積體電路晶圓切割方法，包含：
步驟1010，於晶圓基板形成複數個積體電路以及複數個測試鍵，其中，測試鍵分別形成於積體電路之間。具體而言，係以重複施以熱製程、沈積、微影、蝕刻等半導體程序，如圖1及圖1中區域80之PP縱切面放大之圖2所示於晶圓基板100上形成積體電路300以及測試鍵400。其中，可藉由光罩圖案控制積體電路300以及測試鍵400之形成位置。其中，積體電路300係以矩陣分佈方式形成於晶圓基板100上。具體而言，在如圖1所示之實施例中，積體電路300係以方型為單位，呈矩陣分佈方式形成於晶圓基板100上，以便對準進行製造及切割，但不以實施例所示為限。
測試鍵400分別形成於積體電路300之間。進一步而言，測試鍵400係形成於後續切割晶圓基板100以形成含有電路積體300之複數晶粒的切割路徑上。其中，測試鍵400係供晶圓基板接受度測試(Wafer Acceptance Test)使用。亦即，可藉由對分布在晶圓基板100上的測試鍵400進行電性測試獲知晶圓基板100之接受度(亦即品質是否良好)。測試鍵400包含電晶體、電容、電阻、N型半導體、P型半導體、複型半導體或金屬線元件等。
步驟1030，於晶圓基板上形成圖案化保護層，圖案化保護層覆蓋複數個積體電路並暴露複數個測試鍵。具體而言，圖案化保護層較佳係光阻。圖案化保護層之形成步驟包含以下步驟：形成光阻層以覆蓋晶圓基板；使用光罩，對光阻層進行曝光；以及對光阻層進行顯影，以形成圖案化保護層。具體而言，圖案化保護層之形成步驟包含：如圖4A所示形成光阻層500以覆蓋晶圓基板100；如圖4B所示使用光罩666，對光阻層500進行曝光；以及對光阻層500進行顯影，以形成如圖5所示之已顯影之光阻層500，此已顯影之光阻層500即圖案化保護層。其中，圖4A所示之光阻層500較佳係以旋轉塗佈之方式覆蓋晶圓基板100及其表面之積體電路300以及測試鍵400。圖案化保護層則覆蓋於積體電路300並暴露測試鍵400。
步驟1050，使用圖案化保護層做為遮罩，蝕刻去除測試鍵。具體而言，可使用乾式或濕式蝕刻製程將圖5所示之測試鍵400去除以形成如圖6A所示之積體電路晶圓900。
步驟1070，切割積體電路之間之區域，以形成複數個積體電路晶粒。具體而言，係如圖6A所示施一外力F於積體電路300之間之區域，使晶圓基板向下分離。外力包含以切割刀具劃壓。因為測試鍵400(請見圖5)已在步驟1005中去除。所以應用本發明技術切割積體電路晶圓900，不會有習知技術因切割時測試鍵遭到破壞所產生金屬碎屑飛濺至積體電路300而導致良率下降的問題。
在不同實施例中，步驟1050進一步包含於測試鍵之位置形成複數個凹槽。具體而言，較佳係控制蝕刻製程之條件，例如增加蝕刻時間或蝕刻液濃度等，使得在去除測試鍵400之餘，更如圖6B所示向下蝕刻形成凹槽600。由於晶圓基板100於凹槽600之位置厚度較薄，故進行切割時可沿凹槽600切割，亦即步驟1070可進一步包含沿凹槽600切割，使切割更為順利。
如圖7所示，以不同角度觀之，本發明之積體電路晶圓切割方法，包含以下步驟：
步驟2010，提供晶圓基板，包含複數個積體電路，其中，積體電路以切割路徑分隔。切割路徑中較佳係具有金屬層。金屬層較佳係測試鍵，但不以此為限。
步驟2030，於晶圓基板上形成圖案化保護層，圖案化保護層覆蓋複數個積體電路並暴露切割路徑。以較佳實施例而言，係利用光阻材料形成圖案化保護層。圖案化保護層暴露測試鍵。
步驟2050使用圖案化保護層做為遮罩，蝕刻去除切割路徑中之金屬層。以較佳實施例而言，係蝕刻去除測試鍵。
步驟2070，沿切割路徑切割晶圓基板，以形成複數個積體電路晶粒。
在較佳實施例中，更包含於步驟2050後，如步驟2060所示去除圖案化保護層。具體而言，係在進行步驟2070切割前先將圖案化保護層以蝕刻方式去除。
雖然前述的描述及圖式已揭示本發明之較佳實施例，必須瞭解到各種增添、許多修改和取代可能使用於本發明較佳實施例，而不會脫離如所附申請專利範圍所界定的本發明原理之精神及範圍。熟悉本發明所屬技術領域之一般技藝者將可體會，本發明可使用於許多形式、結構、佈置、比例、材料、元件和組件的修改。因此，本文於此所揭示的實施例應被視為用以說明本發明，而非用以限制本發明。本發明的範圍應由後附申請專利範圍所界定，並涵蓋其合法均等物，並不限於先前的描述。
80．．．區域
90．．．積體電路晶圓
100．．．晶圓基板
300．．．積體電路
400．．．測試鍵
500．．．光阻層
666．．．光罩
600．．．凹槽
900．．．積體電路晶圓
F．．．外力
K．．．外力
圖1及圖2為習知技術示意圖；
圖3為本發明積體電路晶圓切割方法之實施例流程圖；
圖4A至圖5為本發明實施例中形成圖案化保護層之示意圖；以及
圖6A及圖6B為本發明已去除測試鍵之實施例示意圖；以及
圖7為本發明積體電路晶圓切割方法之另一實施例流程圖。

Claims (5)

  1. 一種積體電路晶圓切割方法，包含以下步驟：於一晶圓基板形成複數個積體電路以及複數個測試鍵，其中該些測試鍵分別形成於該些積體電路之間；於該晶圓基板上形成一圖案化保護層，該圖案化保護層覆蓋該複數個積體電路並暴露該複數個測試鍵；使用該圖案化保護層做為遮罩，蝕刻去除該些測試鍵，且於該些測試鍵之位置形成複數個凹槽；以及沿該些凹槽切割，以形成複數個積體電路晶粒。
  2. 如請求項1所述之積體電路晶圓切割方法，其中該圖案化保護層係光阻。
  3. 如請求項2所述之積體電路晶圓切割方法，其中該圖案化保護層之形成步驟包含：形成一光阻層以覆蓋該晶圓基板；使用一光罩，對該光阻層進行曝光；以及對該光阻層進行顯影，以形成該圖案化保護層。
  4. 如請求項1所述之積體電路晶圓切割方法，其中該蝕刻步驟包含使用乾式蝕刻製程。
  5. 如請求項1所述之積體電路晶圓切割方法，其中該蝕刻步驟包含使用濕式蝕刻製程。
TW099121747A 2010-07-01 2010-07-01 積體電路晶圓切割方法 TWI433227B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099121747A TWI433227B (zh) 2010-07-01 2010-07-01 積體電路晶圓切割方法
US13/168,141 US8617963B2 (en) 2010-07-01 2011-06-24 Integrated circuit wafer dicing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099121747A TWI433227B (zh) 2010-07-01 2010-07-01 積體電路晶圓切割方法

Publications (2)

Publication Number Publication Date
TW201203333A TW201203333A (en) 2012-01-16
TWI433227B true TWI433227B (zh) 2014-04-01

Family

ID=45400027

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099121747A TWI433227B (zh) 2010-07-01 2010-07-01 積體電路晶圓切割方法

Country Status (2)

Country Link
US (1) US8617963B2 (zh)
TW (1) TWI433227B (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888236B2 (en) * 2007-05-14 2011-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication methods thereof

Also Published As

Publication number Publication date
US8617963B2 (en) 2013-12-31
US20120003817A1 (en) 2012-01-05
TW201203333A (en) 2012-01-16

Similar Documents

Publication Publication Date Title
TWI549160B (zh) 晶圓的製備方法
TWI469205B (zh) 積體電路晶圓以及積體電路晶圓切割方法
US11901188B2 (en) Method for improved critical dimension uniformity in a semiconductor device fabrication process
US20110256690A1 (en) Integrated circuit wafer dicing method
US7910289B2 (en) Use of dual mask processing of different composition such as inorganic/organic to enable a single poly etch using a two-print-two-etch approach
TWI433227B (zh) 積體電路晶圓切割方法
TW201810402A (zh) 一種蝕刻裝置及半導體晶圓分割方法
JP2006253471A (ja) 重ね合わせマーク
US7928000B2 (en) Method for forming self aligned contacts for integrated circuit devices
US20040067654A1 (en) Method of reducing wafer etching defect
US20170213802A1 (en) Semiconductor structure and manufacturing method thereof
TWI603380B (zh) 製造圖案化層的方法
US7939451B2 (en) Method for fabricating a pattern
TW201537620A (zh) 半導體元件的製作方法
CN107785307B (zh) 具有台阶型的氮化钛图形的制造方法
US9761460B1 (en) Method of fabricating semiconductor structure
JP2009140950A (ja) 半導体装置の製造方法
TWI818787B (zh) 圖案化底層結構的方法
KR100640974B1 (ko) 반도체 소자의 제조방법
KR101017753B1 (ko) 반도체 소자 형성 방법
CN107968045B (zh) 蚀刻方法
KR100244296B1 (ko) 반도체소자의 제조방법.
KR100604556B1 (ko) 반도체 소자의 본딩패드 형성 방법
JP2009260128A (ja) 半導体装置の製造方法
CN102315168A (zh) 集成电路晶圆切割方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees