KR100604556B1 - 반도체 소자의 본딩패드 형성 방법 - Google Patents
반도체 소자의 본딩패드 형성 방법 Download PDFInfo
- Publication number
- KR100604556B1 KR100604556B1 KR1020040081937A KR20040081937A KR100604556B1 KR 100604556 B1 KR100604556 B1 KR 100604556B1 KR 1020040081937 A KR1020040081937 A KR 1020040081937A KR 20040081937 A KR20040081937 A KR 20040081937A KR 100604556 B1 KR100604556 B1 KR 100604556B1
- Authority
- KR
- South Korea
- Prior art keywords
- bonding pad
- semiconductor device
- forming
- film
- photoresist
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 24
- 238000001020 plasma etching Methods 0.000 claims abstract description 5
- 230000001681 protective effect Effects 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 본딩패드 형성 방법에 관한 것으로, 보다 자세하게는 부분 비아를 갖는 본딩패드를 형성함으로써 본딩패드와 리드볼과의 접촉 성능을 향상시킬 수 있는 반도체 소자의 본딩패드 형성 방법에 관한 것이다.
본 발명의 상기 목적은 본딩패드용 금속막에 포토레지스트를 도포하고 패터닝한 후, 상기 패터닝된 포토레지스트에 덮이지 않은 금속막의 일부를 제거하여 부분 비아를 갖는 본딩패드를 형성하는 것을 특징으로 하는 반도체 소자의 본딩패드 형성 방법에 의해 달성된다.
따라서, 본 발명의 반도체 소자의 본딩패드 형성 방법은 본딩패드의 접촉면적을 넓힘으로써 본딩패드와 리드볼과의 접촉 성능을 향상시켜 반도체 소자의 신뢰성을 향상시키고 수율을 증대시킬 수 있는 효과가 있다.
부분 비아, 본딩 패드, 금속막, 플라즈마 식각
Description
도 1 내지 도 4는 종래 기술에 의한 반도체 소자의 본딩패드 형성 방법을 나타낸 공정 단면도.
도 5 내지 도 8은 본 발명에 의한 반도체 소자의 본딩패드 형성 방법을 나타낸 공정 단면도.
도 9는 본 발명에 의한 본딩패드의 입체도.
본 발명은 반도체 소자의 본딩패드 형성 방법에 관한 것으로, 보다 자세하게는 부분 비아를 갖는 패드를 형성하여 패드와 리드볼과의 접촉 성능을 향상시킬 수 있는 반도체 소자의 본딩패드 형성 방법에 관한 것이다.
반도체 소자의 제조 공정을 완료한 후에는 패키지라고 불리우는 조립 공정을 거치게 된다. 이러한 조립 공정시 반도체 소자의 최상층의 금속이 일정 부분 노출 된 본딩패드와 핀(pin)으로 사용되는 부분을 상호 연결시켜주는 패키지 본딩(package bonding) 작업이 반드시 수반된다. 이때 본딩패드(bonding pad)의 상단부에 폴리머 등의 이물질이 존재할 경우는 본딩이 제대로 되지 않고 리드볼(lead ball)이 이탈되는 현상이 발생하여 궁극적으로 제품의 수율이 저하된다.
종래의 본딩패드 형성 공정의 일 예를 도 1 내지 도 4를 참고하여 살펴보면 다음과 같다.
먼저, 도 1에 도시된 바와 같이, 반도체 기판의 구조물(1), 즉 개별 소자가 형성된 반도체 기판 또는 하부 금속 배선층 상부에 산화막 등으로 이루어진 절연막(2)을 형성하고, 상기 절연막(2) 상에 알루미늄합금막(3)을 형성한 후, 이를 대기 중에 노출시켜 알루미늄합금막(3) 상에 자연산화막(4)을 얇게 형성한다. 이어서, 자연산화막(4) 상에 리프렉토리(refractory)금속막(5)과 감광막을 차례로 형성하고, 노광 및 현상하여 금속배선층으로 형성될 영역에만 감광막을 남기고 그 외 영역의 감광막은 제거하여 제1감광막 패턴(6)을 형성한다.
다음, 도 2에 도시된 바와 같이, 제1감광막 패턴(6)을 마스크로 하여 노출된 리프렉토리금속막(5)을 건식식각하고 그 하부의 자연산화막(4) 및 알루미늄합금막(3)을 계속하여 건식식각하여 소정폭의 리프렉토리금속막(5), 자연산화막(4) 및 알루미늄합금막(3)으로 이루어진 금속배선층을 형성한 후, 제1감광막 패턴(6)을 제거하고 세정공정을 수행한다. 이어서, 보호막(7)을 형성하고 제2감광막 패턴(8)을 형성한다.
다음, 도 3에 도시된 바와 같이, 보호막(7)을 모두 제거하고, 리프렉토리금 속막(5)을 일부 제거하며, 제2감광막 패턴을 제거하고 세정공정을 실시한다.
다음, 도 4에 도시된 바와 같이, 불활성 가스를 이용한 플라즈마 식각방법으로 리프렉토리금속막(5) 및 그 하부의 자연산화막(4)을 모두 제거하고, 알루미늄합금막(3)을 노출시켜 본딩패드(100)를 형성한다.
본딩을 제대로 해주기 위해서는 본딩패드를 이루는 금속막의 표면이 깨끗하고 가급적 산화막이 형성되지 말아야 한다. 그러나 종래의 방법을 사용할 경우, 본딩패드를 형성할 때의 플라즈마 건식 식각 공정 중에 폴리머 등의 이물질이 발생하는 문제가 있다. 또한 세정공정이 불충분하여 이물질이 발생하기도 하며 본딩패드의 표면에 산화막이 형성되어 본딩에 제대로 이루어지지 않는 문제가 발생한다.
이러한 문제를 해결하기 위해 대한민국 공개특허공보 제2002-59952호, 대한민국 공개특허공보 제1997-30540호 및 대한민국 등록특허공보 제10-200687호는 본딩패드에 요철을 형성하여 접촉면적을 넓힘으로써 본딩 성능을 향상시키는 본딩패드 형성 방법을 개시하고 있다.
그러나 상기와 같은 본딩패드 형성 방법은 모두 절연막의 요철을 간접적으로 이용하는 방법을 취하고 있기 때문에 요철 형성이 완벽하지 않으며 제조 공정 또한 복잡한 문제가 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 본딩패드를 형성하는 금속막을 직접 식각하여 부분 비아를 형성함으로써 간단 한 공정으로 본딩패드의 접촉 면적을 넓혀 리드볼과의 접촉 성능을 향상시킬 수 있는 반도체 소자의 본딩패드 형성 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 반도체 소자의 본딩패드 형성 방법에 있어서, 소정의 반도체 소자가 형성된 기판 위에 본딩패드로 사용될 금속막 및 보호막을 증착하고 본딩패드가 형성될 영역의 보호막을 제거하는 단계; 상기 보호막 및 금속막을 포함한 기판 위에 포토레지스트를 도포하는 단계; 상기 본딩패드가 형성될 영역에 도포된 포토레지스트 중 일부 영역의 포토레지스트를 제거하여 상기 금속막을 노출시키는 단계; 상기 노출된 금속막의 일부를 식각하여 부분 비아를 형성하는 단계; 및 상기 포토레지스트를 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 본딩패드 형성 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 5 내지 도 8은 본 발명에 의한 반도체 소자의 본딩패드 형성 방법을 나타낸 공정 단면도이다.
먼저 실리콘 웨이퍼와 같은 반도체 기판(도시하지 않음) 위에 CMOS(Complementary Metal Oxide Semiconductor)와 같은 반도체 소자를 형성한다.
다음, 도 5에 도시된 바와 같이, 상기 기판 위에 절연막(101)을 증착하고 포 토마스킹 및 식각 등의 공정을 실시하여 상기 절연막(101)의 소정 영역에 금속막(102)을 형성한다. 이후 상기 절연막(101)과 금속막(102)을 덮는 보호막(104)을 두껍게 증착한 후 제 1 포토레지스트(106)를 도포하고 노광 및 현상 공정을 실시하여 본딩패드가 형성될 영역의 제 1 포토레지스트를 제거한다.
상기 절연막(101)은 실리콘 산화막이 바람직하며, 상기 금속막(102)은 알루미늄(Al), 구리(Cu) 및 알루미늄-구리 합금 등이 바람직하나 그 제한이 있는 것은 아니며 금속 물질이면 무엇이든 가능하다. 상기 보호막(104)은 실리콘 질화막 또는 실리콘 산화막의 단층막이거나 다층막일 수 있다.
다음, 플라즈마 식각을 통해 본딩패드가 형성될 영역의 보호막(104)을 제거한 후 제 1 포토레지스트(106)를 제거한다. 이후 세정을 실시하여, 도 6에 도시된 바와 같이, 금속막(102)의 일부분이 노출된 패드부(200)를 형성한다.
다음, 도 7에 도시된 바와 같이, 상기 기판의 전면에 제 2 포토레지스트(108)를 도포하고 노광 및 현상을 실시하여 상기 패드부(200)를 상기 제 2 포토레지스트(108)가 덮인 패드부(200a)와 덮이지 않은 패드부(200b)를 형성한다.
다음, 상기 제 2 포토레지스트로 덮이지 않은 패드부(200b)의 금속막(102)을 식각하여 제거한다. 이후 상기 제 2 포토레지스트(108)를 제거하고 세정을 실시하여, 도 8과 도시된 바와 같이, 부분 비아(300)를 갖는 본딩패드(102a)를 완성한다.
상기 금속막(102)은 플라즈마 식각을 통해 식각하는 것이 바람직하며 제거되는 금속막은 전체 금속막 두께의 10 내지 90%가 되도록 한다.
도 9는 소정 영역에 부분 비아(300)를 갖는 본딩패드(102a)를 나타낸 입체도 이다. 상기 부분 비아(300)의 형상, 분포 및 밀도는 도 9에 도시된 바에 한정되지 않는다. 즉, 사각형 또는 삼각형 등의 형상을 가지는 것이 가능하며, 격자형 또는 방사형의 분포를 가질 수도 있다. 또한 부분 비아가 존재하는 영역은 전체 본딩패드 평면의 10 내지 90%의 범위에서 조절이 가능하다.
이와 같이 형성된 본딩패드는 리드볼과의 접촉시 그 접촉면적이 넓어 리드볼의 부착이 용이해진다. 또한 본딩패드의 부분 비아 부분을 뭉그러뜨리면서 본딩패드의 하부 방향으로 힘이 가해지므로, 종래의 부분 비아가 없는 본딩패드에 리드볼을 접촉시킬 경우보다 적은 힘으로 본딩패드의 상부 일정 영역까지 손쉽게 리드볼이 침투하여 접촉성이 향상된다. 따라서 리드볼이 본딩패드로부터 떨어져나갈 가능성을 줄여 반도체 소자의 패키징 공정의 수율을 획기적으로 향상시킬 수 있다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 반도체 소자의 본딩패드 형성 방법은 절연막의 요철을 이요하지 않고 간단한 포토 리소그래피 공정으로 금속막에 요철을 형성하여 본딩패드의 접촉면적을 넓힘으로써 본딩패드와 리드볼과의 접촉 성능을 향상시켜 반도체 소자의 신뢰성을 향상시키고 수율을 증대시킬 수 있는 효과가 있다.
Claims (4)
- 반도체 소자의 본딩패드 형성 방법에 있어서,소정의 반도체 소자가 형성된 기판 위에 본딩패드로 사용될 금속막 및 보호막을 증착하고 제1 포토레지스트를 사용하여 본딩패드가 형성될 영역의 보호막을 제거하여 보호막 패턴을 형성하는 단계;상기 보호막 패턴 및 금속막을 포함한 기판 위에 제2 포토레지스트를 다시 도포하는 단계;상기 금속막에 대응하는 상기 제2 포토레지스트의 복수 곳에 개구들을 형성하는 단계;상기 개구들을 갖는 상기 제2 포토레지스트를 식각 마스크로 이용하여 상기 금속막을 식각하여 규칙적으로 배치된 비아들을 형성하는 단계; 및상기 제2 포토레지스트를 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 본딩패드 형성 방법.
- 제 1 항에 있어서,상기 금속막은 알루미늄 또는 구리를 포함하는 것을 특징으로 하는 반도체 소자의 본딩패드 형성 방법.
- 제 1 항에 있어서,상기 금속막의 식각은 플라즈마 식각을 통해 수행하는 것을 특징으로 하는 반도체 소자의 본딩패드 형성 방법.
- 제 1 항에 있어서,상기 비아의 깊이는 상기 금속막 두께의 10 내지 90%임을 특징으로 하는 반도체 소자의 본딩패드 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040081937A KR100604556B1 (ko) | 2004-10-13 | 2004-10-13 | 반도체 소자의 본딩패드 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040081937A KR100604556B1 (ko) | 2004-10-13 | 2004-10-13 | 반도체 소자의 본딩패드 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060032920A KR20060032920A (ko) | 2006-04-18 |
| KR100604556B1 true KR100604556B1 (ko) | 2006-07-28 |
Family
ID=37142156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040081937A KR100604556B1 (ko) | 2004-10-13 | 2004-10-13 | 반도체 소자의 본딩패드 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100604556B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60198837A (ja) | 1984-03-23 | 1985-10-08 | Nec Corp | 半導体装置の製造方法 |
| JPH0590327A (ja) * | 1991-09-27 | 1993-04-09 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
-
2004
- 2004-10-13 KR KR1020040081937A patent/KR100604556B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60198837A (ja) | 1984-03-23 | 1985-10-08 | Nec Corp | 半導体装置の製造方法 |
| JPH0590327A (ja) * | 1991-09-27 | 1993-04-09 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060032920A (ko) | 2006-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100652443B1 (ko) | 재배선층을 갖는 웨이퍼 레벨 패키지 및 그 형성방법 | |
| US20080169559A1 (en) | Bump structure with annular support and manufacturing method thereof | |
| JP2006516824A5 (ko) | ||
| TWI445141B (zh) | 藉由鈍化及聚醯亞胺圍繞之接點及其方法 | |
| TW200830503A (en) | A metallization layer stack without a terminal aluminum metal layer | |
| JP2004514271A (ja) | 電子部品及び製造方法 | |
| US6479376B1 (en) | Process improvement for the creation of aluminum contact bumps | |
| KR100577308B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100604556B1 (ko) | 반도체 소자의 본딩패드 형성 방법 | |
| US7517786B2 (en) | Methods of forming wire bonds for semiconductor constructions | |
| US20090166848A1 (en) | Method for Enhancing the Adhesion of a Passivation Layer on a Semiconductor Device | |
| US6687973B2 (en) | Optimized metal fuse process | |
| US20050032353A1 (en) | Method for reducing defects in post passivation interconnect process | |
| KR100871768B1 (ko) | 반도체 소자 및 ｂｏａｃ/ｃｏａ 제조 방법 | |
| US6878642B1 (en) | Method to improve passivation openings by reflow of photoresist to eliminate tape residue | |
| JP2002324797A (ja) | 半導体装置及びその製造方法 | |
| JP3077666B2 (ja) | 半導体装置の製造方法 | |
| JP2019121776A (ja) | バンプ構造を有する半導体装置の製造方法 | |
| TWI823495B (zh) | 圖案化金屬層的檢測方法及其半導體結構 | |
| TWI254396B (en) | Method for manufacturing gold bumps | |
| JP2002231748A (ja) | バンプ電極の形成方法 | |
| KR100572493B1 (ko) | 반도체 소자의 패드 형성 방법 | |
| JP2007287731A (ja) | 半導体装置の製造方法 | |
| KR100591159B1 (ko) | 반도체 소자의 패드 오픈 방법 | |
| JPH08107112A (ja) | 半導体装置の配線形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120619 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |