TWI427725B - 氣體調節以控制斜切邊緣蝕刻電漿腔室中之邊緣排除 - Google Patents

氣體調節以控制斜切邊緣蝕刻電漿腔室中之邊緣排除 Download PDF

Info

Publication number
TWI427725B
TWI427725B TW098102851A TW98102851A TWI427725B TW I427725 B TWI427725 B TW I427725B TW 098102851 A TW098102851 A TW 098102851A TW 98102851 A TW98102851 A TW 98102851A TW I427725 B TWI427725 B TW I427725B
Authority
TW
Taiwan
Prior art keywords
gas
edge
substrate
plasma
feeder
Prior art date
Application number
TW098102851A
Other languages
English (en)
Other versions
TW200947590A (en
Inventor
Tong Fang
Yunsang Kim
Iii Andrew D Bailey
Olivier Rigoutat
George Stojakovic
Original Assignee
Lam Res Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Res Corp filed Critical Lam Res Corp
Publication of TW200947590A publication Critical patent/TW200947590A/zh
Application granted granted Critical
Publication of TWI427725B publication Critical patent/TWI427725B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)

Description

氣體調節以控制斜切邊緣蝕刻電漿腔室中之邊緣排除
本發明概括而言係關於基板製造技術，尤有關於自基板之斜切邊緣移除沉積膜及/或蝕刻副產物的設備及方法。
在例如半導體基板(或晶圓)或用於平面面板顯示器製造之玻璃面板之基板的處理中，吾人通常會使用電漿。在基板處理期間，基板(或晶圓)被分割成複數個晶粒或矩形區域。複數個晶粒之每一者將成為積體電路。基板接著以一系列之步驟加以處理，在這些步驟中材料被選擇性移除(或蝕刻)及沉積。
典型上，基板在蝕刻之前被塗佈以硬化感光乳劑之薄膜(例如光阻遮罩)。然後選擇性地移除硬化感光乳劑的區域，使下伏層之部分變為曝露。然後將基板放置在位於電漿處理腔室中的基板支撐結構上。然後將適當之電漿氣體組合通入腔室內，並產生電漿以蝕刻基板的曝露區域。
在蝕刻處理期間，蝕刻副產物，例如由碳(C)、氧(O)、氮(N)、氟(F)等等組成的聚合物，常常形成在靠近基板邊緣(或斜切邊緣)的上及下表面上。靠近基板邊緣之蝕刻電漿密度通常較低，此會導致聚合物副產物累積在基板斜切邊緣的上及下表面上。
典型上，靠近基板的邊緣不存在有晶粒，例如距離基板邊緣約2mm至約15mm之間。然而，當由於數種不同沉積或蝕刻處理而使意圖連續沉積的膜及副產物聚合物層沉積在斜切邊緣之上及下表面上時，通常為強烈及具附著性的鍵結最後會在後續處理步驟期間變弱。然後形成在靠近斜切邊緣之意圖沉積的膜及聚合物層通常會在基板運送期間剝離或剝落到另一個基板上。例如，基板通常經由實質上清潔的容器(通常稱為載盒)而移入位於電漿處理系統之間的裝置中。當將較高位置之基板重新置放於容器中時，斜切邊緣上之意圖沉積之膜及副產物的粒子(或碎片)可能會掉落在晶粒存在之較低基板上，而潛在地影響元件良率。
例如氮化矽(SIN)及二氧化矽(SiO2 )之介電膜，及例如鋁(Al)及銅(Cu)之金屬膜，皆為意圖沉積在基板上之膜的例子。此等膜亦會沉積在斜切邊緣上(包含上及下表面)且不會在蝕刻期間被移除。類似於蝕刻副產物，斜切邊緣上的此等膜在後續處理步驟期間會累積及剝落，因此影響元件良率。
就進階技術而言，在基板表面上擴大可使用區域至晶圓(或基板)邊緣是最好不過的。如以上所提及，典型上靠近基板邊緣，例如距離基板邊緣約2mm至約15mm之間(亦稱為「邊緣排除區域」)，不存在有晶粒。邊緣排除區域(例如距離基板邊緣約2mm至約15mm之間)係位於基板的邊緣且不可使用及不具有晶粒的區域。就進階技術而言，其目標為使可使用區域延伸至距離基板的邊緣小於約2mm，以在基板上增加可使用區域。因此，邊緣排除區域以小於2mm作為目標。
就上述觀點而言，吾人亟需可在基板的斜切邊緣上移除不需要之沉積物，以減小邊緣排除區域成為距離基板邊緣小於2mm的設備及方法。此等設備及方法可以在基板上擴大可使用區域並增進良率。
數個實施例提供在靠近基板之斜切邊緣移除不需要之沉積物以改進製程良率的設備及方法。該實施例提供具有中央及邊緣氣體饋入器的設備及方法，該中央及邊緣氣體饋入器作為用以選擇最適斜切邊緣蝕刻處理以促使邊緣排除區域更向外朝向基板邊緣之額外處理調整工具。進一步地，該實施例提供具有可改變斜切邊緣之蝕刻輪廓之調整氣體的設備及方法，並提供使用中央及邊緣氣體饋入器之結合來流入處理及調整氣體至腔室內之設備及方法。調整氣體的用量及氣體饋入器的位置兩者皆影響在斜切邊緣的蝕刻特性。總氣體流量、氣體輸送(分散)板及基板表面之間的間隙距離、壓力、及處理氣體的種類亦被發現會影響斜切邊緣蝕刻輪廓。
應充分了解到，本發明可用許多的方式實施，包括如製程、設備或系統。數個本發明的發明實施例敘述如下。
在一實施例中，提供一種用以蝕刻基板之斜切邊緣上之薄膜之電漿蝕刻處理腔室。該電漿蝕刻處理腔室包含環繞該電漿處理腔室中之基板支座之一底部邊緣電極。該基板支座係用以接受該基板，且該底部邊緣電極及該基板支座藉由一底部介電環而互相電性絕緣。該電漿蝕刻處理腔室亦包含環繞相對於該基板支座之氣體輸送板之一頂部邊緣電極。該頂部邊緣電極及該氣體輸送板藉由一頂部介電環而互相電性絕緣，而該頂部邊緣電極及該底部邊緣電極係用以在靠近該斜切邊緣產生電漿，以移除該基板之斜切邊緣上之該薄膜。該頂部邊緣電極及該底部邊緣電極之間之距離係小於約1.5cm以限制該處理電漿。
再者，該電漿蝕刻處理腔室包含嵌進該氣體輸送板中之一中央氣體饋入器。該中央氣體饋入器係用以將蝕刻處理氣體或調整氣體經由該中央氣體饋入器輸送進入該電漿處理腔室內。此外，該電漿蝕刻處理腔室包含耦合至一中央氣體歧管之一中央氣體選擇控制器。該中央氣體歧管係耦合至複數個蝕刻處理及調整氣體。該中央氣體選擇控制器係耦合至該中央氣體饋入器，並選擇輸送至該電漿處理腔室內之該蝕刻處理氣體或該調整氣體。此外，該電漿蝕刻處理腔室包含用以向該基板之該斜切邊緣輸送該蝕刻處理氣體或該調整氣體之一邊緣氣體饋入器，其中該邊緣氣體饋入器係配置於該基板之上。再者，該電漿蝕刻處理腔室包含耦合至一邊緣氣體歧管之一邊緣氣體選擇控制器，該邊緣氣體歧管係耦合至複數個蝕刻處理及調整氣體。該邊緣氣體選擇控制器係耦合至該邊緣氣體饋入器，並選擇經由該邊緣氣體饋入器輸送至該電漿處理腔室內之該蝕刻處理氣體或該調整氣體。
在另一實施例中，提供一種在電漿蝕刻腔室中蝕刻基板之斜切邊緣上之薄膜的方法。該方法包含將該基板放置在該電漿蝕刻腔室中之一基板支座上。該方法亦包含經由一設置之中央氣體饋入器或一邊緣氣體饋入器流入一蝕刻處理氣體。該中央氣體饋入器及該邊緣氣體饋入器係配置在該基板支座之上。該方法更包含經由該設置之中央氣體饋入器或該邊緣氣體饋入器流入一調整處理氣體。該調整氣體係使用於改變在該斜切邊緣之該蝕刻電漿特性。
此外，該方法包含藉由以一RF電源將一底部邊緣電極或一頂部邊緣電極功率驅動且將未以該RF電源功率驅動之該邊緣電極接地，而在靠近該基板之該斜切邊緣產生一蝕刻電漿以蝕刻該斜切邊緣上之該薄膜。該底部邊緣電極環繞該基板支座而該頂部邊緣電極環繞該氣體輸送板，其中該頂部邊緣電極及該底部邊緣電極之間之該距離係小於約1.5cm以限制該處理電漿。此外，該方法包含以該產生之蝕刻電漿蝕刻該薄膜。
藉由結合隨附圖式且以範例方式說明本發明原理之隨後的詳細說明，本發明的目的及優點將變得更加明白。
茲提供在晶圓的斜切邊緣上移除非期望的沉積物以增進製程良率之數個改進機構的例示實施例。熟習本技藝者可明白本發明在沒有於此所提出之某些或全部之特定細節的情況下可被實現。
圖1A顯示根據本發明之一實施例之基板105的橫剖面圖，基板105具有基板主體100，基板主體100包含正面110、背面120及介於正面及背面之間的邊緣130。基板主體100可以是不具有其他膜或特徵部的晶圓。基板主體100亦可具有來自先前製程之各種膜及特徵部。在圖1A中，有一覆蓋基板正面100及基板邊緣130之薄膜層101。薄膜層101可以為例如二氧化矽(SiO2 )或氮化矽(SiN)之介電層，或例如鉭(Ta)、氮化鉭(TaN)、銅(Cu)、或鋁(Al)之金屬層。薄膜層101可為光阻或蝕刻副產物層。再者，薄膜層101亦可為與光阻及/或蝕刻副產物混合之介電層或金屬層。薄膜層101之厚度範圍可自幾埃至幾微米。
薄膜層101自基板105之基板邊緣130延伸一距離Y。在一實施例中，該距離Y全程延伸至基板主體100之背面120的中心。在另一實施例中，該距離Y係距離邊緣約2mm至15mm之間。有必要將斜切邊緣上之薄膜層101移除，以避免累積薄膜所導致在未來之基板操作及其他基板處理期間發生剝落的可能性。如上述，就進階技術而言，趨勢為將可使用區域延伸至基板的邊緣。距離「X」係自邊緣130，須將薄膜層11移除之距離。就進階技術而言，距離「X」係小於約2mm，較佳地係小於約1mm，及更佳地係小於約0.5mm。距離X以外的表面區域(朝向基板的中心)被視為建構元件的可使用區域。
圖1B顯示在斜切邊緣蝕刻處理之後，斜切邊緣上的薄膜被移除。該正面上之薄膜層101被移除至自邊緣130之距離「X」。如以上所提及，在圖1B中，在基板蝕刻期間具有未被移除之薄膜層101的基板表面被視為可使用區域。
圖1C顯示斜切邊緣蝕刻處理之靠近斜切邊緣的蝕刻速率(ER)。曲線150、152、154、及156顯示靠近斜切邊緣的三個不同蝕刻速率曲線。曲線150顯示一習用處理之結果，其產生較寬之靠近基板邊緣的斜切蝕刻輪廓。在離邊緣大於2mm之處，例如圖1A的邊緣130，蝕刻速率不為零。曲線152顯示一產生較曲線150為窄之斜切蝕刻輪廓之處理的結果。基板表面上之蝕刻速率為零，直到距離邊緣約2mm為止。曲線154及156甚至較曲線152更窄。對於曲線154而言，蝕刻速率自邊緣至距離基板邊緣約1mm處不為零；而對於曲線156而言，蝕刻速率自邊緣至離基板約0.5mm不為零。對於需求小於約2mm甚至1mm或0.5mm之邊緣排除的處理技術而言，可使用可產生例如曲線152、154及156之蝕刻輪廓之製程。就減少邊緣排除區域至距離基板邊緣小於約2mm的目的而言，產生曲線152、154及156的處理較產生曲線150者為佳。
圖2顯示一用於在靠近基板之斜切邊緣施行電漿蝕刻之斜切邊緣電漿處理腔室200的實施例。腔室200具有基板250在頂部上之基板支座240。在一實施例中，基板支座240係一以射頻(RF，radio frequency)電源(未顯示)供應電力的靜電夾盤。在另一實施例中，基板支座240係一普通電極。基板支座240可以直流(DC，direct current)或RF加以偏壓。相對於基板支座240的是一具有中央氣體饋入器261的氣體板260。中央氣體饋入器261之饋入點264係靠近基板的中心上部。中央氣體饋入器261係嵌進氣體板260中，且設置於靠近基板250之中心。在一實施例中，有例如氣體饋入器261’、261”、及261’’’之數個中央氣體饋入器，其與例如氣體源271’(供給氣體X)、271”(供給氣體Y)、及271’’’(供給氣體Z)之不同氣體源耦合，如圖2A所示。在另一實施例中，不同之氣體源供給至一單一中央氣體饋入器261內，如圖2B所示。處理腔室亦與邊緣氣體饋入器263相裝配，邊緣氣體饋入器263係設置於靠近基板250之斜切邊緣。在一實施例中，有例如氣體饋入器263’、263”、及263’’’之數個在鄰近位置上之邊緣氣體饋入器，其與例如氣體源273’(供給氣體M)、273”(供給氣體N)、及273’’’(供給氣體O)之不同氣體源耦合，如圖2C所示。在另一實施例中，不同之氣體源供給至位於一特定位置上之一單一邊緣氣體饋入器263內，如圖2D所示。更多邊緣氣體饋入器263之細節將在以下提供。
基板支座可為以RF供應電力的、偏壓的、或接地的。在基板250之蝕刻期間，可將腔室200以RF供應電力以產生電容式耦合蝕刻電漿(capacitively coupled etch plasma)或電感式耦合蝕刻電漿(inductively coupled etch plasma)。基板250具有包含基板邊緣之上及下表面之斜切邊緣217，如圖2中之區域M及圖2E中之放大的區域M所示。在圖2E中，斜切邊緣217以粗的實線或曲線突出顯示。
圖2F顯示一斜切邊緣蝕刻處理腔室255之實施例。處理腔室255具有處理氣體用之中央饋入器261P ，及調整氣體用之中央饋入器260T 。中央氣體饋入器261P 、261T 兩者皆耦合至中央氣體選擇器275C ，中央氣體選擇器275C 耦合至一中央氣體歧管276C 。中央氣體歧管276C 耦合至數個供應不同處理氣體及調整氣體之氣體貯槽(未顯示)。或者，可以有超過一個之處理氣體用之中央氣體饋入器261P ，及超過一個之調整氣體用之中央氣體饋入器261T ，如上述圖2A及2C所說明。處理腔室255亦具有數個處理氣體用之邊緣饋入器263P ，及數個調整氣體用之邊緣饋入器263T 。所有的邊緣氣體饋入器261P 、261T 皆耦合至一邊緣氣體選擇器275E ，邊緣氣體選擇器275E 耦合至一邊緣氣體歧管276E 。中央氣體歧管276c耦合至數個供應不同處理氣體及調整氣體之氣體貯槽(未顯示)。中央氣體選擇器275C 接收來自腔室處理控制器277之指令，並選擇是否要通入及要通入哪種氣體至中央氣體饋入器261P 、261T 內。同樣地，邊緣氣體選擇器275E 接收來自腔室處理控制器277之指令，並選擇是否要通入及要通入哪種氣體至邊緣氣體饋入器263P 、263T 內。腔室處理控制器277亦耦合至處理腔室255之其他部分，以控制例如基板支座240之溫度、壓力、及移動之其他處理參數。在一實施例中，腔室處理控制器277係耦合至一處理器278，處理器278係耦合至一鍵盤282及一監視器279。處理系統255的操作者可以透過鍵盤282輸入指令，而指令及處理狀態可以顯示在監視器279中。
圖2G顯示圖2F之腔室頂部組件280之頂視圖之實施例。頂部組件280包含腔室頂壁285(未顯示在圖2G中)及一氣體輸送板260、一頂部介電環211、一頂部邊緣電極210、及一頂部絕緣環215。氣體輸送板260、頂部介電環211、頂部邊緣電極210、及頂部絕緣環215皆耦合至頂壁285。中央氣體饋入器261P 、261T 係嵌進氣體輸送板260中，在顯示於圖2G中之實施例中，有8處邊緣氣體饋入器263之位置，位置係配置在頂部介電環211及頂部邊緣電極210之間。該8處位置係均勻地環繞頂部介電環211的直徑而分佈。該8處位置僅僅用作例子。其他數目之位置，例如4-56處位置，亦可被使用。
圖2H顯示環繞圖2G之中央氣體饋入器261之區域281之放大圖之實施例。顯示在圖2H中之實施例例示可有超過一個之中央氣體饋入器。可允許任何合理及需求數目之中央氣體饋入器。圖2I顯示環繞圖2G之邊緣氣體饋入器263之區域283之放大圖之實施例。顯示在圖2I中之實施例例示在各邊緣位置中可有超過一個之邊緣氣體饋入器。在各邊緣位置中可允許任何合理及需求數目之邊緣氣體饋入器。
圖2J顯示圖2之邊緣氣體饋入器263之另一實施例。在此實施例中，邊緣氣體饋入器263’係一介於頂部介電環211及頂部邊緣電極210之間之氣體環。處理氣體及/或調整氣體可透過氣體環263’而均勻輸送至處理腔室。
有一由例如鋁(Al)之傳導材料所製成之底部邊緣電極220環繞基板支座240之邊緣。在基板支座240及底部邊緣電極220之間，有一將基板支座240及底部邊緣電極220電性隔離之底部介電環221。在一實施例中，基板250未與底部邊緣電極220接觸。底部邊緣電極220的一邊有另一個底部絕緣環225，底部絕緣環225延伸底部邊緣電極220面對基板250之表面。
有一由例如鋁(Al)之傳導材料所製成之頂部邊緣電極210環繞氣體板260。頂部邊緣電極210藉由頂部介電環211而與氣體板260電性絕緣。如以上所提及，邊緣氣體饋入器263提供處理氣體至基板250之斜切邊緣217。在一實施例中，邊緣氣體饋入器263提供處理氣體至介於頂部邊緣電極210及頂部介電環211之間且面對基板250之斜切邊緣217之饋入點262。頂部邊緣電極210的一邊有頂部絕緣環215，頂部絕緣環215延伸頂部邊緣電極210面對基板250之表面。
在一實施例中，將底部邊緣電極220耦合至一RF電源223且將頂部邊緣電極210接地。在基板斜切邊緣處理製程期間，RF電源223供應頻率介於約2MHz至約60MHz之間、功率介於約100瓦至約2000瓦之間的RF功率，以產生一處理電漿。在斜切邊緣處理期間，基板支座240及氣體輸送板260係保持電性未接地。在另一實施例中，將底部電極240耦合至一RF電源224。在基板斜切邊緣處理製程期間，RF電源224供應頻率介於約2MHz至約60MHz之間、功率介於約100瓦至約2000瓦之間的RF功率，以產生一處理電漿。在斜切邊緣處理期間，氣體輸送板260係保持電性未接地，而底部邊緣電極220及頂部邊緣電極210兩者皆為接地。
上述之兩個硬體結構之實施例僅為例子，而可以使用其他斜切邊緣反應器之結構。關於斜切邊緣反應器之其他種類之細節，可參照申請於2007年6月5日之標題為「Edge Electrodes with Variable Power」的美國專利申請案第11/758,576號(律師備案第LAM2P589號)、申請於2007年6月5日之標題為「Edge Electrodes with Dielectric Covers」的美國專利申請案第11/758,584號(律師備案第LAM2P592號)、申請於2006年5月24日之標題為「Apparatus and Methods to Remove Films on Bevel Edge and Backside of Wafer」的美國專利申請案第11/440,561號(律師備案第LAM2P560號)、申請於2006年2月15日之標題為「Plasma Processing Reactor with Multiple Capacitive and Inductive Power Sources」的美國專利申請案第11/355,458號(律師備案第LAM2P537號)、及申請於2006年2月27日之標題為「Integrated Capacitive and Inductive Power Sources for a Plasma Etching Chamber」的美國專利申請案第11/363,703號(律師備案第LAM2P538號)。上述認定之各相關申請案之揭露內容以參考文獻方式合併於此。
在一實施例中，介於頂部電極210及底部邊緣電極220之間的空間DEE 係小於1.5cm以確保電漿係受侷限的。一小於1.5cm之DEE 允許寬度(DW )對靠近基板邊緣之開口的間隙(DEE )之比例小於4：1，其確保電漿限制，DW 係靠近基板邊緣之開口之寬度。在一實施例中，DW 係底部絕緣環225或頂部絕緣環215之寬度。在斜切邊緣蝕刻處理期間，腔室壓力係保持在約20mTorr至約100Torr之間，且較佳地係在約100mTorr至約2Torr之間。介於氣體輸送板260及基板250之間的間隔DS 係小於0.6mm，以確保在斜切邊緣蝕刻處理期間，頂部電極260及基板250之間不會形成電漿。
顯示在圖2中之電漿腔室200之實施例僅為一例子。其他斜切邊緣蝕刻用之電漿腔室之實施例亦可能存在。在另一實施例中，當將底部邊緣電極220接地時，可將RF電源耦合至頂部邊緣電極210，以產生電感式耦合蝕刻電漿。或者，可將頂部邊緣電極210或底部邊緣電極220以埋入於介電材料中之感應線圈替換。在此實施例中，將感應線圈耦合至一RF電源且將相對之邊緣電極接地。RF電源供應功率以產生感應式耦合蝕刻電漿以處理斜切邊緣217。關於進一步之斜切邊緣電漿蝕刻腔室的說明，可參照申請於2006年5月24日之標題為「Apparatus and Methods to Remove Films on Bevel Edge and Backside of Wafer」的美國專利申請案第11/440,561號(律師備案第LAM2P560號)。上述認定之各相關申請案之揭露內容以參考文獻方式合併於此。
吾人已實施各種實驗以研究氣體饋入器的位置、總氣體流量、調整氣體種類、調整氣體流量、介於氣體板260及基板250之間的間隙距離在斜切邊緣上對於蝕刻速率曲線的影響。一用於蝕刻介電膜之例示參考處理使用於此等研究。處理(蝕刻)氣體包含三氟化氮(NF3 )及二氧化碳(CO2 )。被蝕刻的膜係由四乙氧基矽烷(TEOS，tetra-ethyl-ortho-silicate)沉積而來的二氧化矽膜(SiO2 )。使用在該研究中之調整氣體(其係非反應性氣體)包含氮氣(N2 )、氬氣(Ar)、及氦氣(He)。然而，除了以上提及之調整氣體之外，例如其他惰性氣體之其他種類之非反應性氣體亦可使用作為調整氣體。
該例示參考處理具有由與圖2中之中央氣體饋入器相似的中央氣體饋入器261供給之10sccm三氟化氮及200sccm二氧化碳。該壓力係約1500mTorr。介於氣體輸送板260及基板250之表面之間的間隙距離係約0.4mm。
圖3A顯示靠近斜切邊緣之基板表面上之不同位置之歸一化蝕刻速率的圖表。歸一化蝕刻速率對離基板中央的距離作圖。蝕刻速率歸一化至離基板中央149.4mm處之蝕刻速率。基板具有300mm的直徑及150mm的半徑。在圖3A中有4條曲線。曲線301顯示由中央氣體饋入器供給10sccm三氟化碳及200sccm二氧化碳之參考處理之結果。曲線302的資料係由使用類似曲線301之處理的處理所產生，但二氧化碳氣體流量由200sccm增加至500sccm。比較曲線301及302，結果顯示增加二氧化碳氣體流量，促使蝕刻速率曲線朝向斜切邊緣。500sccm二氧化碳氣體將零蝕刻速率之區域延伸至離基板邊緣約2.5mm處。與其對比地，當二氧化碳供給在200sccm時，甚至離基板邊緣約2.5mm的距離，蝕刻速率不為零。
曲線303顯示由中央處理氣體饋入器供給10sccm三氟化碳及200sccm二氧化碳及由中央氣體饋入器供給額外之300sccm氮氣調整氣體(非反應性氣體)之處理之蝕刻結果。曲線304顯示由中央處理氣體饋入器供給10sccm三氟化碳及200sccm二氧化碳及由中央氣體饋入器供給額外之500sccm氮氣調整氣體(非反應性氣體)之處理之蝕刻結果。
該結果顯示，相較於曲線301之標準處理，由中央氣體饋入器供給300sccm氮氣調整氣體及500sccm調整氣體兩者皆幫助促使斜切邊緣蝕刻速率曲線更向外朝向基板邊緣。然而，沒有一個曲線301、302、303、及304之處理可以在離基板邊緣約2mm處產生具有零蝕刻速率之斜切邊緣蝕刻輪廓。
圖3B顯示在基板上之4個不同處理之歸一化蝕刻速率的圖表。曲線305顯示由中央氣體饋入器261供給10sccm三氟化碳及200sccm二氧化碳之參考處理。曲線305與圖3A之曲線301相同。曲線306的資料係由使用類似曲線305之處理的處理所產生，除了三氟化碳氣體及二氧化碳氣體兩者皆由例如邊緣氣體饋入器263之邊緣氣體饋入器來供給。比較曲線305及306，結果顯示由邊緣氣體饋入器供給處理氣體三氟化氮及二氧化碳，促使蝕刻速率曲線朝向斜切邊緣。由邊緣氣體饋入器供給處理氣體將零蝕刻速率之區域延伸至離基板邊緣約2mm處。與其對比地，當由中央氣體饋入器供給處理氣體時，甚至離基板邊緣約3mm之距離，蝕刻速率不為零。
曲線307使用由中央氣體饋入器供給處理氣體之與曲線305(參考處理)類似之處理，並由中央氣體饋入器供給額外之500sccm氮氣調整氣體(非反應性氣體)。曲線308使用由邊緣氣體饋入器供給處理氣體之與曲線306類似之處理，並由中央氣體饋入器供給500sccm氮氣調整氣體(非反應性氣體)。結果顯示由中央氣體饋入器供給500sccm氮氣調整氣體幫助促使零蝕刻速率之邊緣由曲線306(由邊緣供給處理氣體)之2mm成為曲線308(由邊緣供給處理氣體)之1.8mm。如圖3B所示，由中央氣體饋入器所饋入之500sccm氮氣調整氣體有助於將零蝕刻速率之邊緣由曲線305(由中央饋入處理氣體)之大於3mm推向曲線307(由中央饋入處理氣體)之2.6mm。相較於由中央饋入處理氣體，結果有利於由邊緣饋入處理氣體。此外，結果亦顯示來自中央氣體饋入器之500sccm氮氣調整氣體亦可將零蝕刻速率之界限更推向基板邊緣。處理氣體係由基板邊緣饋入的兩處理(曲線306及308)，不管有供給500sccm氮氣調整氣體(曲線308)或者沒有供給氮氣調整氣體(曲線306)，在離基板邊緣約2mm或小於2mm之處皆產生具有零蝕刻速率的斜切邊緣蝕刻輪廓。靠近斜切邊緣饋入處理氣體對於促使零蝕刻速率之界限達到離基板邊緣2mm是重要的。
改變由中央氣體饋入器所饋入之氮氣調整氣體量(300sccm、500sccm、及750sccm)的實驗顯示：就促使蝕刻輪廓向外朝向邊緣而言，500sccm氮氣調整氣體之斜切邊緣蝕刻輪廓略優於300sccm及750sccm氮氣調整氣體的結果。然而，300sccm及750sccm氮氣調整氣體處理的結果與500sccm氮氣調整氣體處理的結果相差不大。
由中央饋入器饋入較高二氧化碳流量(300sccm vs. 200sccm)的實驗顯示：增加之二氧化碳流量有助於將蝕刻速率輪廓向外推向基板邊緣。
此外，比較參考處理與由中央氣體饋入器饋入20sccm三氟化氮及400sccm二氧化碳(兩倍總流量)之處理顯示，增加總流量有助於將蝕刻速率輪廓向外推向基板邊緣。關於兩倍總流量之處理，零蝕刻速率之邊緣在離基板邊緣約2.2mm處。相較之下，參考處理之零蝕刻速率之邊緣距離基板邊緣大於3mm。
圖3C比較3個不同處理的結果。曲線309係使用在基板邊緣供給10sccm三氟化碳及200sccm二氧化碳，且由中央額外供給750sccm氮氣調整氣體的處理而產生。該處理在標準之0.4mm的間隙空間進行。曲線309的結果非常近似圖3B之曲線308。如以上所提及，在中央饋入使用750sccm氮氣調整氣體及500sccm氮氣的結果相當近似。曲線310使用與曲線309相同的處理，除了氣體輸送板及基板之間的間隙空間使用0.35mm之外。曲線311使用與曲線309相同的處理，除了氣體輸送板及基板之間的間隙空間使用0.45mm之外。該結果顯示0.4mm的間隙空間產出最佳的結果。
圖3D比較4個不同處理的結果。曲線312係使用在基板邊緣供給10sccm三氟化碳及200sccm二氧化碳的處理而產生。曲線313使用與曲線309相同的處理，但在中央氣體饋入器供給額外之500sccm氮氣調整氣體。該結果顯示類似的結論，如同先前所提及，添加500sccm氮氣調整氣體幫助促進零蝕刻速率之邊緣更加向外(與圖3B之曲線306及308比較)。曲線314使用與曲線313相同之處理，但供應不同之調整氣體氬氣(以相同之500sccm流量)。添加500sccm氬氣調整氣體之效果較添加500sccm氮氣調整氣體(曲線313)為差，且甚至較未添加任何調整氣體為差(曲線312)。曲線315使用在基板邊緣供給10sccm三氟化碳及200sccm二氧化碳的處理(類似於曲線312、313、及314)，但供給在中央氣體饋入器的調整氣體係200sccm氮氣與500sccm氦氣(He)的結合。該結果顯示200sccm氮氣與500sccm氦氣(He)的結合產出最佳的結果。
上述之結果顯示具有中央及邊緣氣體饋入器，提供了選擇最適斜切邊緣蝕刻處理可用之額外處理旋鈕。此外，添加例如氮氣、氬氣、或氦氣之調整氣體或多種調整氣體的混合物可以改變在基板之斜切邊緣的蝕刻輪廓。進一步地，氣體總流量及氣體輸送板及基板表面之間的間隙距離亦可影響蝕刻輪廓。此外，如以上之結果及說明所示，處理氣體的種類會影響蝕刻輪廓並與調整氣體發生交互作用。以上所提及之各種因素，不管是改變電漿組成或是改變斜切邊緣的特徵。該改變影響了斜切邊緣蝕刻輪廓。
圖4顯示藉由自邊緣氣體饋入器供給處理氣體及自中央氣體饋入器供給調整氣體至處理腔室，而產生斜切邊緣蝕刻電漿之例示處理流程圖400。在步驟401中，將一基板放置在斜切邊緣蝕刻電漿腔室中的基板支座上。在步驟402中，將處理氣體供給至處理腔室中的邊緣氣體饋入器或中央氣體饋入器。在選擇性的步驟403中，將調整氣體供給至處理腔室中的邊緣氣體饋入器或中央氣體饋入器。在步驟404中，藉由供應電力至頂部邊緣電極或底部邊緣電極而使蝕刻電漿在靠近基板之斜切邊緣產生。如果供應電力至頂部邊緣電極，則將底部邊緣電極接地。如果供應電力至底部邊緣電極功，則將頂部邊緣電極接地。在步驟405中，藉由斜切邊緣蝕刻電漿將薄膜在斜切邊緣移除。將電漿蝕刻腔室用以產生以小於離基板邊緣約2mm之邊緣排除區域，在斜切邊緣蝕刻薄膜之斜切邊緣蝕刻電漿。在一實施例中，邊緣排除區域係小於離基板邊緣約1mm。在另一實施例中，邊緣排除區域係小於離基板邊緣約0.5mm。
以上所探討之例示處理係用於四乙氧基矽烷(TEOS)二氧化矽(SiO2 )蝕刻。然而，本發明之概念可用於在斜切邊緣蝕刻例如其他介電膜、金屬膜、半導體膜、及阻隔膜之任何種類之膜。調整氣體、氣體饋入器的位置、間隙距離、氣體總流量、處理氣體的種類皆會影響在斜切邊緣之蝕刻輪廓。
儘管已以清楚認知之目的對前述發明作相當程度之詳細說明，但吾人可明瞭在隨附申請專利範圍之範疇內，可施行特定之改變及修改。因此，本發明之實施例僅為例示性而非限制性，且本發明並不限制於此所給定之細節，而可以在隨附申請專利範圍之範疇及等效物內作出修改。
100．．．基板主體
101．．．薄膜層
105．．．基板
110．．．正面
120．．．背面
130．．．邊緣
150．．．曲線
152．．．曲線
154．．．曲線
156．．．曲線
200．．．斜切邊緣電漿處理腔室
210．．．頂部邊緣電極
211．．．頂部介電環
215．．．頂部絕緣環
217．．．斜切邊緣
220．．．底部邊緣電極
221．．．底部介電環
223．．．RF電源
224．．．RF電源
225．．．底部絕緣環
240．．．基板支座(底部電極)
250．．．基板
255．．．處理腔室
260．．．氣體輸送板
261．．．中央氣體饋入器
261’．．．氣體饋入器
261”．．．氣體饋入器
261’’’．．．氣體饋入器
261P ．．．中央饋入器
261T ．．．中央饋入器
262．．．饋入點
263．．．邊緣氣體饋入器
263’．．．氣體饋入器
263”．．．氣體饋入器
263’’’．．．氣體饋入器
263P ．．．邊緣饋入器
263T ．．．邊緣饋入器
264．．．饋入點
271’．．．氣體源
271”．．．氣體源
271’’’．．．氣體源
273’．．．氣體源
273”．．．氣體源
273’’’．．．氣體源
275C ．．．中央氣體選擇器
275E ．．．邊緣氣體選擇器
276C ．．．中央氣體歧管
276E ．．．邊緣氣體歧管
277．．．腔室處理控制器
278．．．處理器
279．．．監視器
280．．．頂部組件
281．．．中央氣體饋入區域
282．．．鍵盤
283．．．邊緣氣體饋入區域
285．．．頂壁
301-315．．．曲線
400．．．流程圖
401．．．步驟
402．．．步驟
403．．．步驟
404．．．步驟
405．．．步驟
DEE ．．．間隙
DS ．．．間隔
DW ．．．寬度
藉由隨後之結合隨附圖式之詳細說明，將更容易瞭解本發明，而類似參考標號表示類似構造元件。
圖1A顯示根據本發明之一實施例之靠近斜切邊緣之薄膜的橫剖面圖。
圖1B顯示根據本發明之一實施例之具有斜切邊緣上已被移除之膜之薄膜的橫剖面圖。
圖1C顯示根據本發明之一實施例之4個不同斜切邊緣蝕刻輪廓。
圖2顯示根據本發明之一實施例之用以產生斜切邊緣蝕刻電漿之電漿系統的橫剖面圖。
圖2A顯示根據本發明之一實施例之中央饋入器之橫剖面圖。
圖2B顯示根據本發明之一實施例之具有多個氣體源之中央饋入器之橫剖面圖。
圖2C顯示根據本發明之一實施例之邊緣饋入器之橫剖面圖。
圖2D顯示根據本發明之一實施例之具有多個氣體源之邊緣饋入器之橫剖面圖。
圖2E顯示根據本發明之一實施例之圖2之具有斜切邊緣之放大的區域M之橫剖面圖。
圖2F顯示根據本發明之一實施例之用以產生斜切邊緣蝕刻電漿之電漿系統的橫剖面圖。
圖2G顯示根據本發明之一實施例之圖2之電漿系統之頂部腔室組件之頂視圖。
圖2H顯示根據本發明之一實施例之一環繞中央氣體饋入區域之放大圖。
圖2I顯示根據本發明之一實施例之一環繞邊緣氣體饋入區域之放大圖。
圖2J顯示根據本發明之一實施例之圖2之電漿系統之頂部腔室組件之頂視圖。
圖3A顯示根據本發明之一實施例之4個不同蝕刻處理之斜切蝕刻輪廓。
圖3B顯示根據本發明之一實施例之4個不同蝕刻處理之斜切蝕刻輪廓。
圖3C顯示根據本發明之一實施例之3個不同蝕刻處理之斜切蝕刻輪廓。
圖3D顯示根據本發明之一實施例之4個不同蝕刻處理之斜切蝕刻輪廓。
圖4顯示根據本發明之一實施例之產生斜切邊緣蝕刻電漿之處理流程圖。
400．．．流程圖
401．．．將一基板放置在斜切邊緣蝕刻電漿腔室中
402．．．饋入處理氣體至中央氣體饋入器或邊緣氣體饋入器
403．．．饋入調整氣體至中央氣體饋入器或邊緣氣體饋入器
404．．．藉由供應電力至頂部邊緣電極或底部邊緣電極且將未被供應電力之邊緣電極接地，而產生斜切邊緣蝕刻電漿
405．．．藉由使用該產生之斜切邊緣蝕刻電漿蝕刻在該斜切邊緣之薄膜

Claims (22)

  1. 一種電漿蝕刻處理腔室，該電漿蝕刻處理腔室用以蝕刻一基板之斜切邊緣上之薄膜，該電漿蝕刻處理腔室包含：一底部邊緣電極，環繞該電漿處理腔室中之基板支座，其中該基板支座係用以接受該基板，且該底部邊緣電極及該基板支座藉由一底部介電環而互相電性絕緣；一頂部邊緣電極，環繞相對於該基板支座之一氣體輸送板，其中該頂部邊緣電極及該氣體輸送板藉由一頂部介電環而互相電性絕緣，而該頂部邊緣電極及該底部邊緣電極係用以在靠近該斜切邊緣產生蝕刻電漿，以移除該基板之斜切邊緣上之該薄膜，其中該頂部邊緣電極及該底部邊緣電極之間之距離係小於約1.5cm以限制該蝕刻電漿；一中央氣體饋入器，嵌進該氣體輸送板中，其中該中央氣體饋入器係用以將蝕刻處理氣體或調整氣體經由該中央氣體饋入器而輸送進入該電漿處理腔室內；一中央氣體選擇控制器，耦合至一中央氣體歧管，其中該中央氣體歧管係耦合至複數個蝕刻處理及調整氣體，且其中該中央氣體選擇控制器係耦合至該中央氣體饋入器，並選擇輸送至該電漿處理腔室內之該蝕刻處理氣體或該調整氣體；一邊緣氣體饋入器，用以向該基板之該斜切邊緣輸送該蝕刻處理氣體或該調整氣體，其中該邊緣氣體饋入器係配置於該基板之上；及一邊緣氣體選擇控制器，耦合至一邊緣氣體歧管，其中該邊緣氣體歧管係耦合至該複數個蝕刻處理及調整氣體，且其中該邊緣氣體選擇控制器係耦合至該邊緣氣體饋入器，並選擇經由該邊緣氣體饋入器輸送至該電漿處理腔室內之該蝕刻處理氣體或該調整氣體，其中靠近該斜切邊緣之蝕刻電漿在離該基板之邊緣大於約2mm之處具有實質上零蝕刻速率。
  2. 如申請專利範圍第1項之電漿蝕刻處理腔室，更包含： 一頂部絕緣環，環繞並耦合至該頂部邊緣電極，其中面對該基板之該頂部絕緣環之表面對準面對該基板之該頂部邊緣電極之表面；及一底部絕緣環，環繞並耦合至該底部邊緣電極，其中面對該頂部絕緣環之該底部絕緣環之表面對準面對該頂部邊緣電極之該底部邊緣電極之表面。
  3. 如申請專利範圍第2項之電漿蝕刻處理腔室，其中該頂部絕緣環及該底部絕緣環限制由該頂部邊緣電極及該底部邊緣電極所產生之清除電漿。
  4. 如申請專利範圍第1項之電漿蝕刻處理腔室，其中該蝕刻處理氣體係由該邊緣氣體饋入器饋入，而該調整氣體係由該中央氣體饋入器饋入。
  5. 如申請專利範圍第1項之電漿蝕刻處理腔室，其中有超過一個之中央氣體饋入器及超過一個之邊緣氣體饋入器。
  6. 如申請專利範圍第1項之電漿蝕刻處理腔室，其中該中央氣體歧管及該邊緣氣體歧管兩者皆耦合至複數處理氣體。
  7. 如申請專利範圍第2項之電漿蝕刻處理腔室，其中該邊緣氣體饋入器係設置在該頂部介電環及該頂部邊緣電極之間。
  8. 如申請專利範圍第1項之電漿蝕刻處理腔室，其中該斜切邊緣上被蝕刻之該薄膜係選自於由介電膜、金屬膜、光阻膜、半導體膜、及此等膜之結合所組成之族群。
  9. 如申請專利範圍第1項之電漿蝕刻處理腔室，其中該薄膜係一介電膜，且該蝕刻處理氣體包含一含氧氣體及一含氟氣體。
  10. 如申請專利範圍第1項之電漿蝕刻處理腔室，其中該調整氣體包含氮氣或一惰性氣體。
  11. 如申請專利範圍第1項之電漿蝕刻處理腔室，其中該頂部邊緣電極係耦合至用以供應電力之一射頻(RF)電源且該底部邊緣電極接地，或該底部邊緣電極係耦合至用以供應電力之一射頻(RF)電源且該頂部邊緣電極接地，以產生該蝕刻電漿。
  12. 如申請專利範圍第1項之電漿蝕刻處理腔室，其中該氣體 輸送板及面對該氣體輸送板之該基板之表面之間的距離係小於約0.6mm。
  13. 如申請專利範圍第2項之電漿蝕刻處理腔室，其中該底部絕緣環之寬度對該頂部邊緣電極及該底部邊緣電極之間的該距離之比例係小於約4：1。
  14. 如申請專利範圍第7項之電漿蝕刻處理腔室，其中有複數個邊緣氣體饋入器均勻地環繞該頂部介電環之外直徑而分佈。
  15. 一種薄膜蝕刻方法，該薄膜係在電漿蝕刻腔室中之基板之斜切邊緣上，該方法包含：將該基板放置在該電漿蝕刻腔室中之一基板支座上；使一蝕刻處理氣體流經一中央氣體饋入器或一邊緣氣體饋入器，其中該中央氣體饋入器及該邊緣氣體饋入器係配置在該基板支座之上；使一調整處理氣體流經該中央氣體饋入器或該邊緣氣體饋入器，其中該調整氣體係用於改變在該斜切邊緣上之蝕刻電漿特性；藉由以一RF電源供應電力至一底部邊緣電極或一頂部邊緣電極，且將未由該RF電源供應電力之該邊緣電極接地，而在靠近該基板之該斜切邊緣產生一蝕刻電漿，以蝕刻該斜切邊緣上之該薄膜，其中該底部邊緣電極環繞該基板支座而該頂部邊緣電極環繞一氣體輸送板，其中該頂部邊緣電極及該底部邊緣電極之間的距離係小於約1.5cm以限制該蝕刻電漿；及以該產生之蝕刻電漿蝕刻該薄膜，其中靠近該斜切邊緣之蝕刻電漿在離該基板之邊緣大於約2mm之處具有實質上零蝕刻速率。
  16. 如申請專利範圍第15項之薄膜蝕刻方法，其中該斜切邊緣上被蝕刻之該薄膜係選自於由介電膜、金屬膜、光阻膜、半導體膜、及此等膜之結合所組成之族群。
  17. 如申請專利範圍第15項之薄膜蝕刻方法，其中該薄膜係一介電膜，且該蝕刻處理氣體包含一含氧氣體及一含氟氣體。
  18. 如申請專利範圍第15項之薄膜蝕刻方法，其中該調整氣 體包含氮氣或一惰性氣體。
  19. 如申請專利範圍第15項之薄膜蝕刻方法，其中該氣體輸送板及面對該氣體輸送板之該基板之表面之間的距離係小於約0.6mm，以防止在該氣體輸送板及該基板之間形成電漿。
  20. 如申請專利範圍第15項之薄膜蝕刻方法，其中該蝕刻處理氣體係由該邊緣氣體饋入器饋入，而該調整氣體係由該中央氣體饋入器饋入。
  21. 一種電漿腔室，用以蝕刻一基板之斜切邊緣，該電漿腔室包含：一底部邊緣電極，環繞該電漿腔室中之基板支座，其中該基板支座係用以接受該基板，且該底部邊緣電極及該基板支座藉由一底部介電環而互相電性絕緣，該底部介電環具有較接近該基板支座之一表面的一上升部份及接近該底部邊緣電極的降低部份；一頂部邊緣電極，環繞相對於該基板支座之一氣體輸送板，其中該頂部邊緣電極及該氣體輸送板藉由一頂部介電環而互相電性絕緣，而該頂部邊緣電極及該底部邊緣電極係用以在靠近該斜切邊緣產生蝕刻電漿；一中央氣體饋入器，嵌進該氣體輸送板中，其中該中央氣體饋入器係用以將第一氣體經由該中央氣體饋入器而輸送進入該電漿腔室內；一中央氣體選擇控制器，耦合至一中央氣體歧管，且其中該中央氣體選擇控制器係耦合至該中央氣體饋入器；一邊緣氣體饋入器，用以向該底部邊緣電極輸送第二氣體至該電漿腔室內；及一邊緣氣體選擇控制器，耦合至一邊緣氣體歧管，且其中該邊緣氣體選擇控制器係耦合至該邊緣氣體饋入器，其中靠近該斜切邊緣之蝕刻電漿在離該基板之邊緣大於約2mm之處具有實質上零蝕刻速率。
  22. 一種腔室，包含： 一底部邊緣電極，環繞該腔室中之基板支座，其中該基板支座係用以接受一基板，且該底部邊緣電極及該基板支座藉由一底部介電環而互相電性絕緣，該底部介電環具有較接近該基板支座之一表面的一上升部份及接近該底部邊緣電極的一降低部份；一頂部邊緣電極，環繞相對於該基板支座之一氣體輸送板，其中該頂部邊緣電極及該氣體輸送板藉由一頂部介電環而互相電性絕緣，而該頂部邊緣電極及該底部邊緣電極係用以在靠近該基板之斜切邊緣產生蝕刻電漿；一中央氣體饋入器，嵌進該氣體輸送板中，其中該中央氣體饋入器係用以將第一氣體經由該中央氣體饋入器而導引至該腔室內；一邊緣氣體饋入器，用以在該頂部及底部邊緣電極之間將第二氣體導引至該腔室內；及歧管，用以在該腔室內之處理期間使該第一及第二氣體得以流至該腔室內，其中靠近該基板之斜切邊緣之蝕刻電漿在離該基板之邊緣大於約2mm之處具有實質上零蝕刻速率。
TW098102851A 2008-01-28 2009-01-23 氣體調節以控制斜切邊緣蝕刻電漿腔室中之邊緣排除 TWI427725B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/021,177 US8083890B2 (en) 2005-09-27 2008-01-28 Gas modulation to control edge exclusion in a bevel edge etching plasma chamber

Publications (2)

Publication Number Publication Date
TW200947590A TW200947590A (en) 2009-11-16
TWI427725B true TWI427725B (zh) 2014-02-21

Family

ID=40898027

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098102851A TWI427725B (zh) 2008-01-28 2009-01-23 氣體調節以控制斜切邊緣蝕刻電漿腔室中之邊緣排除

Country Status (8)

Country Link
US (2) US8083890B2 (zh)
EP (1) EP2240957A4 (zh)
JP (2) JP5502756B2 (zh)
KR (3) KR20160145200A (zh)
CN (2) CN103489744A (zh)
SG (2) SG187509A1 (zh)
TW (1) TWI427725B (zh)
WO (1) WO2009097089A2 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9184043B2 (en) * 2006-05-24 2015-11-10 Lam Research Corporation Edge electrodes with dielectric covers
US8398778B2 (en) 2007-01-26 2013-03-19 Lam Research Corporation Control of bevel etch film profile using plasma exclusion zone rings larger than the wafer diameter
US7981307B2 (en) * 2007-10-02 2011-07-19 Lam Research Corporation Method and apparatus for shaping gas profile near bevel edge
US8323523B2 (en) 2008-12-17 2012-12-04 Lam Research Corporation High pressure bevel etch process
JP5364514B2 (ja) * 2009-09-03 2013-12-11 東京エレクトロン株式会社 チャンバ内クリーニング方法
US8328980B2 (en) * 2009-09-04 2012-12-11 Lam Research Corporation Apparatus and methods for enhanced fluid delivery on bevel etch applications
KR101027452B1 (ko) * 2009-09-10 2011-04-06 (주)케이에스텍 웨이퍼 에지 식각장치 및 그 방법
US8562750B2 (en) * 2009-12-17 2013-10-22 Lam Research Corporation Method and apparatus for processing bevel edge
US20110206833A1 (en) * 2010-02-22 2011-08-25 Lam Research Corporation Extension electrode of plasma bevel etching apparatus and method of manufacture thereof
US8501283B2 (en) * 2010-10-19 2013-08-06 Lam Research Corporation Methods for depositing bevel protective film
CN103219260A (zh) * 2012-01-19 2013-07-24 中芯国际集成电路制造(上海)有限公司 使用极端边缘气体管道的刻蚀装置
CN103839746A (zh) * 2012-11-26 2014-06-04 上海华虹宏力半导体制造有限公司 刻蚀设备工艺气体供气装置
CN104120410B (zh) * 2013-04-27 2017-07-04 北京北方微电子基地设备工艺研究中心有限责任公司 一种反应腔室及等离子体加工设备
US10937634B2 (en) 2013-10-04 2021-03-02 Lam Research Corporation Tunable upper plasma-exclusion-zone ring for a bevel etcher
CN103972051B (zh) * 2014-05-20 2016-08-17 上海华力微电子有限公司 一种消除晶边颗粒残留的铝刻蚀前置工艺方法
US10283330B2 (en) * 2016-07-25 2019-05-07 Lam Research Corporation Systems and methods for achieving a pre-determined factor associated with an edge region within a plasma chamber by synchronizing main and edge RF generators
US10971333B2 (en) 2016-10-24 2021-04-06 Samsung Electronics Co., Ltd. Antennas, circuits for generating plasma, plasma processing apparatus, and methods of manufacturing semiconductor devices using the same
US10879051B2 (en) * 2016-11-29 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for controlling exposure region in bevel etching process for semiconductor fabrication
KR102096700B1 (ko) * 2017-03-29 2020-04-02 도쿄엘렉트론가부시키가이샤 기판 처리 장치 및 기판 처리 방법
US10903066B2 (en) 2017-05-08 2021-01-26 Applied Materials, Inc. Heater support kit for bevel etch chamber
US10276364B2 (en) * 2017-05-08 2019-04-30 Applied Materials, Inc. Bevel etch profile control
US11462387B2 (en) * 2018-04-17 2022-10-04 Asm Ip Holding B.V. Substrate processing apparatus and substrate processing method
US10566181B1 (en) 2018-08-02 2020-02-18 Asm Ip Holding B.V. Substrate processing apparatuses and substrate processing methods
WO2021158451A1 (en) * 2020-02-04 2021-08-12 Lam Research Corporation Radiofrequency signal filter arrangement for plasma processing system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040079728A1 (en) * 2002-10-23 2004-04-29 Applied Materials, Inc. Reactive ion etching for semiconductor device feature topography modification
US20050173067A1 (en) * 2003-05-12 2005-08-11 Dong-Soo Lim Plasma etching chamber and plasma etching system using same
US20060086461A1 (en) * 2004-10-21 2006-04-27 Nec Electronics Corporation Etching apparatus and etching method
US20070068900A1 (en) * 2005-09-27 2007-03-29 Lam Research Corporation Apparatus and methods to remove films on bevel edge and backside of wafer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142449A (ja) 1993-11-22 1995-06-02 Kawasaki Steel Corp プラズマエッチング装置
JP3629862B2 (ja) * 1996-12-24 2005-03-16 セイコーエプソン株式会社 基板周縁の不要物除去方法およびその装置
KR100447891B1 (ko) 2002-03-04 2004-09-08 강효상 반도체 웨이퍼의 건식 식각 방법
DE102004024893A1 (de) * 2003-05-27 2005-04-14 Samsung Electronics Co., Ltd., Suwon Vorrichtung und Verfahren zum Ätzen eines Wafer-Rands
US7078350B2 (en) * 2004-03-19 2006-07-18 Lam Research Corporation Methods for the optimization of substrate etching in a plasma processing system
US7094689B2 (en) * 2004-07-20 2006-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Air gap interconnect structure and method thereof
US20070068623A1 (en) * 2005-09-27 2007-03-29 Yunsang Kim Apparatus for the removal of a set of byproducts from a substrate edge and methods therefor
US7943007B2 (en) * 2007-01-26 2011-05-17 Lam Research Corporation Configurable bevel etcher
WO2009085238A1 (en) * 2007-12-27 2009-07-09 Lam Research Corporation Copper discoloration prevention following bevel etch process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040079728A1 (en) * 2002-10-23 2004-04-29 Applied Materials, Inc. Reactive ion etching for semiconductor device feature topography modification
US20050173067A1 (en) * 2003-05-12 2005-08-11 Dong-Soo Lim Plasma etching chamber and plasma etching system using same
US20060086461A1 (en) * 2004-10-21 2006-04-27 Nec Electronics Corporation Etching apparatus and etching method
US20070068900A1 (en) * 2005-09-27 2007-03-29 Lam Research Corporation Apparatus and methods to remove films on bevel edge and backside of wafer

Also Published As

Publication number Publication date
CN101925985A (zh) 2010-12-22
TW200947590A (en) 2009-11-16
JP5502756B2 (ja) 2014-05-28
US20120074099A1 (en) 2012-03-29
WO2009097089A3 (en) 2009-09-24
US8349202B2 (en) 2013-01-08
KR20160145200A (ko) 2016-12-19
SG187509A1 (en) 2013-02-28
CN101925985B (zh) 2013-11-20
EP2240957A4 (en) 2011-06-15
WO2009097089A2 (en) 2009-08-06
CN103489744A (zh) 2014-01-01
SG10201605996VA (en) 2016-09-29
EP2240957A2 (en) 2010-10-20
JP2011511437A (ja) 2011-04-07
US20110253312A9 (en) 2011-10-20
KR20100123823A (ko) 2010-11-25
US8083890B2 (en) 2011-12-27
KR20160028519A (ko) 2016-03-11
US20090188627A1 (en) 2009-07-30
JP2014060440A (ja) 2014-04-03

Similar Documents

Publication Publication Date Title
TWI427725B (zh) 氣體調節以控制斜切邊緣蝕刻電漿腔室中之邊緣排除
US11257685B2 (en) Apparatus and process for electron beam mediated plasma etch and deposition processes
US10304668B2 (en) Localized process control using a plasma system
US9396989B2 (en) Air gaps between copper lines
US8765574B2 (en) Dry etch process
US8748322B1 (en) Silicon oxide recess etch
US8940098B2 (en) Method for distributing gas for a bevel etcher
TWI469210B (zh) 具有可變功率之邊緣電極
US8747964B2 (en) Ion-induced atomic layer deposition of tantalum
JP6529357B2 (ja) エッチング方法
US9418863B2 (en) Method for etching etching target layer
JP2013529391A (ja) シリコン膜用選択エッチング
TWI811432B (zh) 蝕刻方法及電漿處理裝置
KR101713336B1 (ko) 라이너의 제거 처리 방법
JP2003243365A (ja) プラズマエッチング方法
CN114080661A (zh) 固化介电材料的方法与设备
CN113853450A (zh) 在处理腔室内的等离子体致密化
JP4896861B2 (ja) 半導体製造方法および半導体製造装置
CN116334594A (zh) 基板处理方法及利用pecvd的氮化硅膜沉积方法