CN101925985A - 控制斜面边缘蚀刻等离子体室中的边缘排除的气体调节 - Google Patents

控制斜面边缘蚀刻等离子体室中的边缘排除的气体调节 Download PDF

Info

Publication number
CN101925985A
CN101925985A CN2009801038766A CN200980103876A CN101925985A CN 101925985 A CN101925985 A CN 101925985A CN 2009801038766 A CN2009801038766 A CN 2009801038766A CN 200980103876 A CN200980103876 A CN 200980103876A CN 101925985 A CN101925985 A CN 101925985A
Authority
CN
China
Prior art keywords
gas
edge
substrate
plasma
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801038766A
Other languages
English (en)
Other versions
CN101925985B (zh
Inventor
托尼·方
金允尚
安德鲁·D·拜勒
奥利维尔·利古塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN101925985A publication Critical patent/CN101925985A/zh
Application granted granted Critical
Publication of CN101925985B publication Critical patent/CN101925985B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

各种实施方式提供了除去衬底的斜面边缘附近的不想要的沉积物以提高处理良率的装置和方法。该实施方式提供了具有中心和边缘气体进口作为附加的处理调节器以选择最合适的斜面边缘蚀刻处理以将边缘排除区域进一步向外朝着该衬底边缘推动的装置和方法。进一步，该实施方式提供了具有(一种或多种)微调气体以改变斜面边缘处的蚀刻轮廓并使用中心和边缘气体进口的组合来将处理和微调气体流入该室的装置和方法。微调气体的使用和(一个或多个)气体进口的位置两者都会影响斜面边缘处的蚀刻特性。还发现总气流、该气体输送板和衬底表面之间的空隙距离、压强和(一种或多种)处理气体的类型也影响斜面边缘蚀刻轮廓。

Description

控制斜面边缘蚀刻等离子体室中的边缘排除的气体调节
技术领域
本发明大体涉及衬底制造技术，特别涉及从衬底的斜面边缘除去沉积膜和/或蚀刻副产品的装置和方法。
背景技术
在衬底(例如半导体衬底(或晶圆)或比如平板显示器制造中使用的玻璃面板)的处理过程中，经常使用等离子体。在衬底处理过程中，该衬底(或晶圆)被分割成多个晶粒(die)，或矩形区域。该多个晶粒中的每一个都会变成一个集成电路。然后在一系列步骤中处理该衬底，在该一系列步骤中材料被选择性地除去(或蚀刻)和沉积。
通常，在蚀刻之前用硬化乳剂层(比如光阻掩模)涂覆衬底。然后将该硬化乳剂层的区域选择性地除去，使得下面的层的一些部分暴露出来。然后将该衬底放置在等离子体处理室中的衬底支撑结构上。然后将一组合适的气体引入该室并产生等离子体以蚀刻该衬底的暴露区域。
在蚀刻处理过程中，在衬底边缘(或斜面边缘(bevel edge))附近的顶部和底部表面上，经常形成蚀刻副产品，例如由碳(C)、氧(O)、氮(N)、氟(F)等组成的聚合物。蚀刻等离子体的密度在该衬底边缘附近通常更低，这导致聚合物副产品在该衬底斜面边缘的顶部和底部表面上的累积。
通常，在该衬底的边缘附近，例如离该衬底边缘约2毫米到约15毫米之间，不存在晶粒。然而，随着连续的故意沉积的膜和副产品聚合物层由于不同的沉积和蚀刻处理而沉积在该斜面边缘的顶部和底部表面上，通常坚固而且粘着的粘结会最终在后续处理步骤中变弱。然后在该斜面边缘附近形成的故意沉积的膜和聚合物层在衬底转移过程中会散裂或剥落，经常落在另一个衬底上。例如，衬底通常成组地在各等离子体处理系统间经由基本上清洁的容器(通常被称为匣)移动。当放置得更高的衬底被重新放置在该容器中时，该斜面边缘上的故意沉积的膜和副产品的微粒(或剥片)可能落到较低衬底上存在晶粒的地方，有可能影响器件的良率。
电介质(Dielectric)膜(比如SiN和SiO2)和金属膜(比如Al和Cu)是故意沉积在该衬底上的膜的例子。这些膜也会沉积在该斜面边缘(包括该顶部和底部表面)上并且在蚀刻处理过程中没有被除去。与蚀刻副产品类似，斜面边缘处的这些膜可能累积起来并且在后续处理步骤中剥落，从而影响器件的良率。
对于更先进的技术，理想的是将该衬底表面上的可用面积扩展到晶圆(或衬底)的边缘。如同上面提到的，在该衬底的边缘附近(例如离该衬底边缘约2毫米到约15毫米之间，也被称为“边缘排除区域”)通常不存在晶粒。边缘排除区域是该衬底的边缘处的一个区域，比如离该衬底边缘约2毫米到约15毫米之间，这个区域是不可用的而且没有晶粒。对于最新技术，目标是使可用区域扩展到离该衬底的边缘小于约2毫米以增加该衬底上的可用面积。因此，该边缘排除区域的目标是小于2mm。
鉴于以上，需要除去衬底的斜面边缘上的不想要的沉积以将边缘排除区域减少到离衬底的该边缘小于约2mm的装置和方法。这种装置和方法会扩展可用区域并且改善该衬底上的处理良率。
发明内容
各种实施方式提供了除去衬底的斜面边缘附近的不想要的沉积物以提高处理良率的装置和方法。该实施方式提供了具有中心和边缘气体进口作为附加的处理调节器以选择最合适的斜面边缘蚀刻处理以将边缘排除区域进一步向外朝着该衬底边缘推动的装置和方法。进一步，该实施方式提供了具有(一种或多种)微调气体以改变斜面边缘处的蚀刻轮廓并使用中心和边缘气体进口的组合来将处理和微调气体流入该室的装置和方法。微调气体的使用和(一个或多个)气体进口的位置两者都会影响斜面边缘处的蚀刻特性。还发现总气流、该气体输送板和衬底表面之间的空隙距离、压强和(一种或多种)处理气体的类型也影响斜面边缘蚀刻轮廓。
应当理解，本申请可以用多种方式实现，包括作为工艺、装置或系统。下面描述本发明的一些有创造性的实施方式。
在一个实施方式中，提供一种被配置为蚀刻衬底的斜面边缘上的薄膜的等离子体蚀刻处理室。该等离子体蚀刻处理室包括围绕该等离子体处理室中的衬底支座的底部边缘电极。该衬底支座被配置为接收该衬底而该底部边缘电极和该衬底支座被底部电介质环彼此电气隔离。该等离子体蚀刻处理室还包括围绕对着该衬底支座的气体分布板的顶部边缘电极。该顶部边缘电极和该气体输送板被顶部电介质环彼此电气隔离，而该顶部边缘电极和该底部边缘电极被配置为在该斜面边缘附近产生蚀刻等离子体以除去该衬底的该斜面边缘上的该薄膜。该顶部边缘电极和该底部边缘电极之间的距离小于约1.5厘米以约束处置等离子体。
进一步，该等离子体蚀刻处理室包括嵌入该气体输送板中的中心气体进口。该中心气体进口被配置为将蚀刻处理气体或微调气体通过该中心气体进口输入到该等离子体处理室中。另外，该等离子体蚀刻处理室包括耦合于中心气体歧管的中心气体选择控制器。该气体歧管耦合于多个蚀刻处理和微调气体。该中心气体选择控制器耦合于该中心气体进口并选择被输入到该等离子体处理室中的该蚀刻处理气体或该微调气体。另外，该等离子体蚀刻处理室包括被配置为将该蚀刻处理气体或该微调气体朝该衬底的该斜面边缘输送的边缘气体进口，其中该边缘气体进口被置于该衬底上方。进一步，该等离子体蚀刻处理室包括耦合于边缘气体歧管的边缘气体选择控制器，该边缘气体歧管耦合于该多个蚀刻处理和微调气体。该边缘气体选择控制器耦合于边缘气体进口并选择通过该边缘气体进口被输入到该等离子体处理室的该蚀刻处理气体或该微调气体。
在另一个实施方式中，提供一种在等离子体蚀刻室中蚀刻衬底的斜面边缘上的薄膜的方法。该方法包括将该衬底放在该等离子体蚀刻室中的衬底支座上。该方法还包括通过中心气体进口或边缘气体进口将蚀刻处理气体流入。该中心气体进口和该边缘气体进口被置于该衬底支座的上方。该方法进一步包括通过该中心气体进口或该边缘气体进口将该微调处理气体流入。该微调气体被用于改变该斜面边缘处的蚀刻等离子体的特性。
另外，该方法包括通过用RF电源对底部边缘电极或顶部边缘电极加电并使没有被该RF电源加电的边缘电极接地而在该衬底的该斜面边缘附近产生蚀刻等离子体以蚀刻该斜面边缘上的该薄膜。该底部边缘电极围绕该衬底支座而该顶部边缘电极围绕该气体分布板，其中该顶部边缘电极和该底部边缘电极之间的距离小于约1.5厘米以约束该处置等离子体。另外，该方法包括通过产生的蚀刻等离子体蚀刻该薄膜。
通过下面结合附图进行的详细说明，本发明的其他方面和优点会变得显而易见，其中附图是用本发明的原理的示例的方式进行描绘的。
附图说明
通过下面的详细说明，结合附图，本发明将很容易理解，并且类似的参考标号代表类似的结构元件。
图1A是依照本发明的一个实施方式，斜面蚀刻附近的薄膜的横截面视图。
图1B显示了，依照本发明的一个实施方式，该斜面边缘上的薄膜被除去时该薄膜的横截面视图。
图1C显示了，依照本发明的一个实施方式，四个不同的斜面边缘蚀刻轮廓。
图2显示了，依照本发明的一个实施方式，被配置为产生斜面边缘蚀刻等离子体的等离子系统的横截面视图。
图2A是，依照本发明的一个实施方式，中心进口(feed)的横截面视图。
图2B显示了，依照本发明的一个实施方式，具有多个气体源的中心进口的横截面视图。
图2C是，依照本发明的一个实施方式，边缘进口(feed)的横截面视图。
图2D显示了，依照本发明的一个实施方式，具有多个气体源的边缘进口的横截面视图。
图2E显示了，依照本发明的一个实施方式，图2的具有斜面边缘的放大区域M的横截面视图。
图2F显示了，依照本发明的另一个实施方式，被配置为产生斜面边缘蚀刻等离子体的等离子系统的横截面视图。
图2G显示了，依照本发明的一个实施方式，图2的等离子系统的顶部室总成(assembly)的俯视图。
图2H显示了，依照本发明的一个实施方式，围绕中心气体进口的区域的放大图。
图2I显示了，依照本发明的一个实施方式，围绕边缘气体进口的区域的放大图。
图2J显示了，依照本发明的另一个实施方式，图2的等离子系统的顶部室总成(assembly)的俯视图。
图3A显示了，依照本发明的一个实施方式，4个不同的蚀刻处理的斜面蚀刻轮廓。
图3B显示了，依照本发明的另一个实施方式，4个不同的蚀刻处理的斜面蚀刻轮廓。
图3C显示了，依照本发明的一个实施方式，3个不同的蚀刻处理的斜面蚀刻轮廓。
图3D显示了，依照本发明的另一个实施方式，4个不同的蚀刻处理的斜面蚀刻轮廓。
图4显示了，依照本发明的一个实施方式，产生斜面边缘蚀刻等离子体的工艺流程。
具体实施方式
提供用于除去晶圆的斜面边缘上的不希望的沉积以改善工艺良率的改进的机构的一些示例性实施方式。对那些擅长本领域的人来说，显然，本发明可以没有本文阐明的具体细节的一些或全部仍然可以实现。
图1A显示了，依照本发明的一个实施方式，衬底105的横截面视图，其中衬底105有具有正面110、背面120和该正面和背面之间的边缘130的衬底本体100。衬底本体100可以是没有其它膜和特征的晶圆。衬底本体100还可以有来自之前处理的各种膜和特征。在图1A中，有覆盖衬底正面110和衬底边缘130的薄膜层101。薄膜层101可以是电介质层，比如二氧化硅(SiO2)或氮化硅(SiN)，金属层，比如钽(Ta)、氮化钽(TaN)、铜(Cu)或铝(Al)。薄膜层101可以是光阻或蚀刻副产品形成的层。进一步，薄膜层101还可以是混合有光阻和/或蚀刻副产品的电介质层或金属层。薄膜101的厚度可以在几埃到几微米范围内。
薄膜层101从衬底105的衬底边缘130延伸出距离Y。在一个实施方式中，该距离Y一直延伸到衬底本体100的背面表面120的中心。在另一个实施方式中，该距离Y在离边缘130约2毫米到约15毫米之间。该斜面边缘上的薄膜层101需要被除去以阻止薄膜的累积，薄膜的累积会导致将来的衬底搬运(handling)及其他衬底处理过程中可能的剥落。如上所述，对于最新技术，趋势是将可用面积延伸到衬底的边缘。距离“X”是薄膜层101应当被除去的离边缘130的距离。对于最新技术，距离“X”小于约2毫米，优选的小于约1毫米，更优选的小于约0.5毫米。超出距离X(朝该衬底的中心)的表面区域被认为是建造器件的可用面积。
图1B显示，在斜面边缘蚀刻处理之后，该斜面边缘上的膜被除去了。正面上的薄膜层101被除去至离边缘130的距离“X”处。如同上面提到的，图1B中衬底蚀刻过程中薄膜层101没有被除去的衬底表面110被认为是可用区域。
图1C显示了对于斜面边缘等离子体蚀刻处理，该斜面边缘附近的蚀刻速率(ER)。曲线150、152、154和156显示了斜面边缘附近的三个不同的蚀刻速率曲线。曲线150显示了一种常规处理的结果，该常规处理在衬底边缘附近产生更宽的斜面蚀刻轮廓。离该边缘(比如图1A的边缘130)的距离大于2毫米处的蚀刻速率是不为零的。曲线152显示显示了产生比曲线150更窄的斜面蚀刻轮廓的处理的结果。该衬底表面上的蚀刻速率是零，直到离该边缘约2毫米处。曲线154和156比曲线152更窄。对于曲线154从边缘到离衬底边缘约1毫米，对于曲线156从边缘到离衬底边缘约0.5毫米，蚀刻速率是不为零的。对于需要小于2毫米，甚至到1毫米或0.5毫米的边缘排除的处理技术，可以使用能够产生比如曲线152、曲线154和曲线156的蚀刻曲线的处理。为了将边缘排除区域减小到离该衬底边缘小于约2毫米的目的，产生曲线152、154和156的处理比产生曲线150的处理更好。
图2显示了用于执行该衬底的斜面边缘附近的等离子体蚀刻的斜面边缘等离子体处理室200的一个实施方式。室200具有衬底支座240，衬底支座240顶上有衬底250。在一个实施方式中，衬底支座240是静电卡盘，其由RF(射频)电源(未示)加电。在另一个实施方式中，衬底支座240是一个常规电极。衬底支座240可以是DC(直流)或RF偏置的。对着衬底支座230的是具有中心气体进口261的气体板260。中心气体进口261的进口点264靠近该衬底的中心的上方。中心气体进口261嵌入气体板260中并位于衬底250的中心附近。在一个实施方式中，有许多中心气体进口，比如气体进口261′、261″和261″，其耦合于不同的气体源，比如气体源271″(用于气体X)、271″(用于气体Y)和271″(用于气体Z)，如图2A中所示。在另一个实施方式中，不同的气体源输入到单一中心气体进口261中，如图2B中所示。该处理室还装备有边缘气体进口263，边缘气体进口263位于衬底250的斜面边缘附近。在一个实施方式中，有许多边缘气体进口，比如气体进口263′、263″和263″，在一个位置附近，该气体进口耦合于不同的气体源，比如气体源273″(用于气体M)、气体源273″(用于气体N)和气体源273″(用于气体O)，如图2C所示。在另一个实施方式中，不同的气体源输入在特定边缘位置处的单一边缘气体进口263，如图2D所示。下面会提供边缘气体进口263的更多细节。
该衬底支座也可以是RF加电、偏置或接地的。在衬底250的蚀刻过程中，室200可以是RF加电的以产生电容耦合蚀刻等离子体或电感耦合蚀刻等离子体。衬底250具有斜面边缘217，斜面边缘217包括该衬底的边缘的顶部和底部表面，如图2的区域F中和图2E的放大区域M中所示。在图2E中，斜面边缘217被用粗实直线和曲线突出出来。
图2F显示了斜面边缘蚀刻处理室250的一个实施方式。处理室250有用于处理气体的中心进口261P和用于微调(tuning)气体的中心进口261T。中心气体进口261P、261T两者都耦合于中心气体选择器(select)275C，中心气体选择器275C耦合于中心气体歧管276C。中心气体歧管276C耦合于供应各种处理气体和微调气体(一种或多种)的多个气体柜(未示)。替代地，可能有超过一个用于处理气体的中心气体进口261P和超过一个用于微调气体的中心气体进口261T，如上在图2A和2C中所述的。处理室250还有许多用于处理气体的边缘进口263P和用于微调气体的多个边缘进口263T。所有边缘气体进口261P、261T都耦合于边缘气体选择器275E，边缘气体选择器275E耦合于边缘气体歧管276E。中心气体歧管276E耦合于多个供应各种处理气体和微调气体(一种或多种)的气体柜(未示)。中心气体选择器275C从室处理控制器277接收指令并选择是否有气体以及哪种或哪些气体进入中心气体进口261P、261T。类似地，边缘气体选择器275E从室处理控制器277接收指令并选择是否有气体以及哪种或哪些气体进入边缘气体进口263P、263T。室处理控制器277还耦合于处理室250的其它部件以控制其它的处理参数，比如温度、压强和衬底支座240的移动。在一个实施方式中，室处理控制器277耦合于处理器278，处理器278耦合于键盘280和监视器279。处理系统250的操作员可以通过键盘280输入指令而该指令和处理条件可以被显示在监视器279中。
图2G显示了图2的室顶部总成280的俯视图的一个实施方式。顶部总成280包括室的顶部壁285(图2G中未示)和气体输送板260、顶部电介质环211、顶部边缘电极和顶部隔离环215。气体输送板260、顶部电介质环211、顶部边缘电极和顶部隔离环215耦合于顶部室壁285。中心气体进口281嵌入气体输送板260中。在图2G中显示的实施方式中，有8个边缘气体进口263的位置，其被置于顶部电介质环211和顶部边缘电极210之间。这8个位置围绕顶部电介质环211的直径均匀分布。这8个位置仅仅是用作示例。也可以使用其它数量的位置，比如4-56个位置。
图2H显示了围绕图2G的中心气体进口261的区域281的放大图的一个实施方式。图2H中所示的实施方式描绘了可能有超过一个中心气体进口。任何合理和需要的数量的中心气体进口都是允许的。图2I显示了围绕图2G的边缘气体进口263的区域283的放大图。图2I所示的实施方式描绘了在每个边缘位置可能有超过一个边缘气体进口。在每个边缘位置处任何合理和需要的数量的边缘气体进口都是允许的。
图2J显示了图2的边缘气体进口263的另一个实施方式。在此实施方式中，边缘气体进口263′是在顶部电介质环211和顶部边缘电极210之间的气体环。(一种或多种)处理气体和/或(一种或多种)微调气体通过气体环263′可以被均匀地输送到该处理室。
围绕衬底支座240的边缘，有由导电材料(比如铝(Al))制成的底部边缘电极220。在衬底支座240和底部边缘电极220之间，有底部电介质环221，底部电介质环221将衬底支座240和底部边缘电极220电气隔离开。在一个实施方式中，衬底250不与底部边缘电极220接触。在底部边缘电极220外，有另一个底部隔离环225，底部隔离环225延伸了底部边缘电极220面向衬底250的表面。
围绕气体板260，有由导电材料(比如铝(Al))制成的顶部边缘电极210。顶部边缘电极210由顶部电介质环211与气体板260电气隔离。如同上面提到的，(一个或多个)边缘气体进口263向衬底250的斜面边缘217提供(一种或多种)处理气体。在一个实施方式中，边缘气体进口263向面向衬底260的斜面边缘217的进气点262提供(一种或多种)处理气体并且在顶部边缘电极210和顶部电介质环211之间。在顶部边缘电极210外，有顶部隔离环215，顶部隔离环215延伸了顶部边缘电极210面向衬底250的表面。
在一个实施方式中，底部边缘电极220耦合于RF电源223而顶部边缘电极210接地。在衬底斜面边缘处置过程中，RF电源223供应频率在约2MHz到约60MHz之间的RF电力和在约100瓦到约2000瓦之间的电力以产生处置等离子体。在斜面边缘处置过程中，衬底支座240和气体输送板260保持电气浮接(floating)。在另一个实施方式中，底部电极240耦合于RF电源224。在衬底斜面边缘处置处理过程中，RF电源224供应频率在约2MHz到约60MHz之间的RF电力和在约100瓦到约2000瓦之间的电力以产生处置等离子体。在斜面边缘处置过程中，气体输送板3＝260保持电气浮接，而底部边缘电极220和顶部边缘电极210两者接地。
上述硬件配置的两个实施方式仅仅是示例，也可以使用其它的斜面边缘反应器配置。对于其他类型的斜面边缘反应器的细节，参看申请日为2007年6月5日，名称为“Edge Electrodes with VariablePower”的美国专利申请11/758,576(代理案号LAM2P589)，申请日为2007年6月5日，名称为“Edge Electrodes with Dielectric Covers”的美国专利申请11/758,584(代理案号LAM2P592)，申请日为2006年5月24日，名称为“Apparatus and Methods to Remove Films onBevel Edge and Backside of Wafer”的美国专利申请11/440,561(代理案号LAM2P560)，申请日为2006年2月15日，名称为“PlasmaProcessing Reactor with Multiple Capacitive and Inductive PowerSources”的美国专利申请11/355,458(代理案号LAM2P537)，以及申请日为2006年2月27日，名称为“Integrated Capacitive and InductivePower Sources for a Plasma Etching Chamber”的美国专利申请11/363,703(代理案号LAM2P538)。上述相关申请中每一个的公开内容都通过参考并入本文。
在一个实施方式中，顶部边缘电极210和底部边缘电极220之间的间隔DEE小于1.5厘米以保证该等离子体被约束。小于1.5厘米的DEE允许衬底边缘附近的开口的宽度(DW)和空隙(DEE)之间的比小于4∶1，这确保了等离子体约束。DW是该衬底边缘附近的开口的宽度。在一个实施方式中，DW是底部隔离环225的宽度或顶部隔离环215的宽度。在斜面边缘蚀刻处理过程中，室内压强被保持在约20毫托到约100托之间，并优选地在约100毫托到约2托之间。气体分布板260和衬底250之间的间隔DS小于0.6毫米以保证在斜面边缘蚀刻处理过程中在顶部电极260和衬底250之间不形成等离子体。
图2中所示的等离子体室200的实施方式仅仅是一个示例。用于斜面边缘蚀刻的等离子体室的其它实施方式也是可能的。在另一个实施方式中，该RF电力供应可以耦合于顶部边缘电极210，而底部边缘电极220接地以产生电容耦合蚀刻等离子体。替代地，顶部边缘电极210或底部边缘电极220可以用埋入电介质材料中的感应线圈代替。在此实施方式中，该感应线圈耦合于RF电源而相对的边缘电极接地。该RF电源供应电力以产生电感耦合蚀刻等离子体以处置斜面边缘217。有关斜面边缘等离子体蚀刻室的进一步说明，参看美国专利申请(11/3440,561)(代理案号LAM 2P560)，申请日为2006年5月24日，名称为“Apparatus and Methods to Remove Films onbevel edge and Backside ofWafer”，上述相关申请的公开内容通过参考并入本文。
已经进行了各种实验来研究(一个或多个)气体进口的位置、总气流、微调气体的类型、微调气流、气体板260和衬底250之间的空隙距离对斜面边缘处的蚀刻速率轮廓(profile)的影响。使用了一种用于蚀刻电介质膜的示例性参考处理来进行这些研究。该处理(蚀刻)气体包括NF3和CO2。被蚀刻的膜是从正硅酸乙酯(TEOS)沉积的氧化硅膜(SiO2)。该研究中使用的微调气体(不是活性气体)包括氮气(N2)、氩气(Ar)和氦气(He)。然后，除了上面提到的微调气体，也可以使用其它类型的非活性气体，比如其它惰性气体，作为微调气体。
该示例性参考处理使用从类似于图2中显示的中心气体进口的中心气体进口261输入10sccm NF3和200CO2。该压强是约1500毫托。气体输送板260和衬底250的表面之间的空隙距离是约0.4毫米。
图3A显示了在斜面边缘附近的衬底表面上的不同位置上的标准化蚀刻速率的绘图。该标准化蚀刻速率是用离该衬底的中心的距离绘制的。该蚀刻速率被标准化到离该衬底的中心149.4毫米的蚀刻速率。该衬底具有300毫米的直径和150毫米的半径。在图3A中有四条曲线。曲线301显示了从(一个或多个)中心气体进口输入10sccmNF3和200sccm CO2的参考处理的结果。曲线302的数据是使用类似于曲线301的处理产生的，但是CO2气流从200sccm增加到了500sccm。比较曲线301和302，结果显示增加CO2气流将蚀刻速率曲线朝着该斜面边缘推动。500sccm CO2气体将具有零蚀刻速率的区域延伸到离衬底的边缘约2.5毫米。相反，当CO2气体在200sccm时，即使当该距离为离衬底的边缘约2.5毫米时，蚀刻速率也不是零。
曲线303显示了从中心处理气体进口输入10sccm NF3和200sccmCO2，并且从该中心气体进口输入额外的300sccm N2微调气体的处理的蚀刻结果。曲线304显示了从中心处理气体进口输入10sccm NF3和200sccm CO2，并且从该中心气体进口输入额外的500sccm Nx微调气体(非活性气体)的蚀刻结果。
该结果显示，与曲线301的第二种处理相比，从该中心气体进口输入300sccm N2微调气体和500sccm N2微调气体有助于将斜面边缘蚀刻速率轮廓进一步朝着该衬底边缘推动。然而，曲线301、302、303和304的处理产生在离该衬底边缘约2毫米(或在图3A中的148毫米位置)具有零蚀刻速率的斜面边缘蚀刻轮廓。
图3B显示了在该衬底表面上的四个不同处理的标准化蚀刻速率的绘图。曲线305显示了从中心气体进口261输入10sccm NF3和200CO2的参考处理。曲线305与图3A的曲线301一致。曲线306的数据是使用类似于曲线305的处理产生的，例外在于NF3气体和CO2两者都是从(一个或多个)边缘气体进口(比如边缘气体进口263)输入的。比较曲线305和306，结果显示，从(一个或多个)边缘气体进口输入处理气体NF3和CO2将蚀刻速率曲线朝该斜面边缘推动。从边缘气体进口输入的处理气体进口将具有零蚀刻速率的区域延伸到离衬底的边缘约2毫米。相反，当处理气体是从中心气体进口输入时，即使当该距离为离衬底的边缘3毫米时，蚀刻速率也不是零。
曲线307使用与曲线305(参考处理)类似的、从(一个或多个)中心气体进口输入处理气体，并从中心气体进口输入额外的500sccm N2微调气体(非活性气体)的处理。曲线308与曲线306类似，从(一个或多个)边缘气体进口输入处理气体，并从中心气体进口输入500sccm N2微调气体(非活性气体)。结果显示，从该中心气体进口输入500sccm N2有助于将零蚀刻速率的边缘从曲线306(从边缘输入处理气体)的2毫米推到曲线308(从边缘输入处理气体)的1.8毫米。如图3B中所示，从该中心气体进口输入500sccm的N2微调气体有助于将零蚀刻速率的边缘从曲线305(从中心输入处理气体)的大于3毫米推到曲线307(从中心输入处理气体)的2.6毫米。与从中心输入处理气体相比，该结果偏好从该边缘输入处理气体。另外，该结果还显示，从(一个或多个)中心气体进口的500sccm的N2微调气体也可以将零蚀刻速率的边界进一步朝该衬底边缘推动。从衬底边缘输入处理气体(曲线306和308)的处理，无论是有500N2微调气体(曲线308)还是没有N2微调气体(曲线306)，都产生具有在离该衬底边缘约2毫米或者小于2毫米处有零蚀刻速率的斜面边缘蚀刻轮廓。在该斜面边缘附近输入处理气体对将零蚀刻速率的边界推到离该衬底边缘2毫米是决定性的。
用从(一个或多个)中心气体进口输入的不同量的N2微调气体(300sccm，500sccm和750sccm)进行的实验显示，在将该蚀刻轮廓向外朝该边缘推动方面，500sccm的N2微调气体的斜面边缘处的蚀刻轮廓比300sccm和750sccm微调气稍好一点。然而，300sccm和750sccm N2微调气体处理的结果与500sccm N2微调气体处理的结果的区别也不是太大。
用从中心进口输入的更高的CO2流量(300sccm vs.200sccm)进行的实验显示，更大的CO2流量有助于将该蚀刻速率轮廓向外朝该衬底边缘推动。
另外，将参考处理与从中心气体进口输入20sccm NF3和400sccm CO2(2X总流量)的处理的结果进行的比较显示，更多的总流量有助于将该蚀刻速率轮廓向外朝该衬底边缘推动。对于2X总流量的处理，零蚀刻速率的边缘在离该衬底边缘约2.2毫米处。相比之下，该参考处理的零蚀刻速率的边缘是离该衬底边缘大于3毫米。
图3C比较了3种不同的处理的结果。曲线309是使用在衬底边缘处的10sccm NF3和200sccm CO2，以及从中心输入的额外的750sccm N2微调气体的处理产生的。该处理是在0.4毫米的正常空隙间隔下运行的。曲线309的结果非常接近于图3B的曲线308。如上所述，在(一个或多个)中心进口使用750sccm N2微调气体和500sccm N2气体的结果是非常接近的。曲线310使用了与曲线309相同的处理，除了在气体输送板和该衬底之间使用了0.35毫米的空隙间隔以外。曲线311使用与曲线309相同的处理，除了在气体输送板和该衬底之间使用0.45毫米的空隙间隔以外。结果显示，0.4毫米的空隙间隔产生了最好的结果。
图3D比较了4种不同的处理的结果。曲线312是使用在该衬底边缘输入10sccm NF3和200sccm CO2的处理产生的。曲线313是使用与曲线309相同的工艺产生的，但是有在中心气体进口输入的额外的500sccm N2微调气体。结果显示了类似的结论，如同前面提到的，增加500sccm N2微调气体有助于将零蚀刻速率的边缘进一步向外推动(与图3B的曲线306和308比较)。曲线314使用与曲线313相同的处理，但是有500sccm的同样流速的不同微调气体Ar。增加500
sccm氩微调气体比增加500sccm N2微调气体(曲线313)的效果差，甚至比根本不增加任何微调气体(曲线312)的效果差。曲线315使用在该衬底边缘的10sccm NF3和200sccm CO2的处理(类似于曲线312、313和314)，但是在中心气体进口输入的微调气体是200sccmN2与500sccm氦气(He)的组合。结果显示，200sccm N2与500sccmHe的组合产生了最好的结果。
上面的结果显示，具有中心和边缘气体进口提供了更多的处理调节器以用于选择最合适的斜面边缘蚀刻处理。另外，增加微调气体，比如N2、Ar或He或多种微调气体的混合物可以改变衬底的斜面边缘处的蚀刻轮廓。进一步，总气流和该气体输送板和衬底表面之间的空隙距离也可能影响蚀刻轮廓。另外，如同上面的结果和说明所示，处理气体类型有可能对该蚀刻轮廓有影响并与该微调气体有相互作用。上述各种因素或者改变了等离子体的组成，或者改变了该斜面边缘处的特性。这些改变影响了斜面边缘蚀刻轮廓。
图4显示了通过从(一个或多个)边缘气体进口输入处理气体和从(一个或多个)中心气体进口向处理室输入微调气体而产生斜面边缘蚀刻等离子体的示例性处理流程400。在步骤401中，衬底被放置在斜面边缘蚀刻等离子体室中的衬底支座上。在步骤402中，(一种或多种)处理气体被供给到该处理室中的(一个或多个)边缘气体进口或(一个或多个)中心气体进口。在可选的处理步骤403中，(一种或多种)微调气体被供给到该处理室中的(一个或多个)边缘气体进口或(一个或多个)中心气体进口。在步骤404，通过给顶部边缘电极或底部边缘电极加电在该衬底的斜面边缘附近产生蚀刻等离子体。如果该顶部边缘电极加电，则该底部边缘电极接地。如果该底部边缘电极加电，则该顶部边缘电极接地。在步骤405，通过该斜面边缘蚀刻等离子体除去该斜面边缘处的薄膜。该等离子体蚀刻室被配置为产生斜面边缘蚀刻等离子体，该斜面边缘蚀刻等离子体蚀刻在具有离该衬底边缘小于约2毫米的边缘排除区域的斜面边缘处的薄膜。在一个实施方式中，该边缘排除区域离该衬底边缘小于约1毫米。在另一个实施方式中，该边缘排除区域离该衬底边缘小于约0.5毫米。
上面讨论的示例性处理是用于TEOS SiO2蚀刻的。然而，本发明的思想可以用于斜面边缘处的任何类型的膜的蚀刻，比如其它的电介质膜、金属膜、半导体膜和阻挡膜。微调气体、(一个或多个)气体进口的位置、空隙距离、总气流、处理气体的类型所有都可以对斜面边缘处的蚀刻轮廓产生影响。
尽管为了更清楚的理解而对前述发明做了详细描述，然而，显然，可以在所附权利要求的范围内实现某些变化和更改。相应地，所述实施方式应当被认为是描述性的而非限制性的，而且本发明不限于此处所给出的细节，而是可以在所附权利要求的范围和等同内做出更改。

Claims (22)

1.一种被配置为蚀刻衬底的斜面边缘上的薄膜的等离子体蚀刻处理室，包含：
围绕该等离子体处理室中的衬底支座的底部边缘电极，其中该衬底支座被配置为接收该衬底而该底部边缘电极且该衬底支座被底部电介质环彼此电气隔离；
围绕对着该衬底支座的气体分布板的顶部边缘电极，其中该顶部边缘电极和该气体输送板被顶部电介质环彼此电气隔离，而该顶部边缘电极和该底部边缘电极被配置为在该斜面边缘附近产生蚀刻等离子体以除去该衬底的该斜面边缘上的该薄膜，其中该顶部边缘电极和该底部边缘电极之间的距离小于约1.5厘米以约束处置等离子体；
嵌入该气体输送板中的中心气体进口，其中该中心气体进口被配置为将蚀刻处理气体或微调气体通过该中心气体进口输入到该等离子体处理室中；
耦合于中心气体歧管的中心气体选择控制器，其中该气体歧管耦合于多个蚀刻处理和微调气体，且其中该中心气体选择控制器耦合于该中心气体进口并选择被输入到该等离子体处理室中的该蚀刻处理气体或该微调气体；
被配置为将该蚀刻处理气体或该微调气体朝该衬底的该斜面边缘输送的边缘气体进口，其中该边缘气体进口被置于该衬底上方；以及
耦合于边缘气体歧管的边缘气体选择控制器，其中该边缘气体歧管耦合于该多个蚀刻处理和微调气体，且其中该边缘气体选择控制器耦合于边缘气体进口并选择通过该边缘气体进口被输入到该等离子体处理室的该蚀刻处理气体或该微调气体。
2.根据权利要求1所述的等离子体蚀刻处理室，进一步包含：
围绕并耦合于该顶部边缘电极的顶部隔离环，其中该顶部隔离环面对该衬底的那个表面与该顶部边缘电极面对该衬底的那个表面对准；以及
围绕并耦合于该底部边缘电极的底部隔离环，其中该底部隔离环面对该顶部隔离环的那个表面与该底部边缘电极面对该顶部边缘电极的那个表面对准。
3.根据权利要求2所述的等离子体蚀刻处理室，其中该顶部隔离环和该底部隔离环约束由该顶部边缘电极和该底部边缘电极产生的清洁等离子体。
4.根据权利要求1所述的等离子体蚀刻处理室，其中该蚀刻处理气体是从该边缘气体进口输入的而该微调气体是从该中心气体进口输入的。
5.根据权利要求1所述的等离子体蚀刻处理室，其中有超过一个中心气体进口和超过一个边缘气体进口。
6.根据权利要求1所述的等离子体蚀刻处理室，其中该中心气体歧管和该边缘气体歧管两者都耦合于多种处理气体。
7.根据权利要求2所述的等离子体蚀刻处理室，其中该边缘气体进口位于该顶部电介质环和该顶部边缘电极之间。
8.根据权利要求1所述的等离子体蚀刻处理室，其中被蚀刻的斜面边缘上的薄膜是从由电介质膜、金属膜、光阻膜、半导体膜和这些膜的组合组成的组中选择出来的。
9.根据权利要求1所述的等离子体蚀刻处理室，其中薄膜是电介质膜而该蚀刻处理气体包括含氧气体和含氟气体。
10.根据权利要求1所述的等离子体蚀刻处理室，其中该微调气体包括氮气或惰性气体。
11.根据权利要求1所述的等离子体蚀刻处理室，其中该顶部边缘电极耦合于RF电源以提供电力而该底部边缘电极接地，或者该底部边缘电极耦合于RF电源以提供电力而该顶部边缘电极接地，以产生该处置等离子体。
12.根据权利要求1所述的等离子体蚀刻处理室，其中该气体输送板和该衬底的面对该气体输送板的那个表面之间的距离小于约0.6毫米。
13.根据权利要求2所述的等离子体蚀刻处理室，其中该底部隔离环的宽度与该顶部边缘电极和该底部边缘电极之间的距离的比小于约4∶1。
14.根据权利要求1所述的等离子体蚀刻处理室，其中该斜面边缘附近的该蚀刻等离子体在离该衬底边缘大于约1毫米处具有零蚀刻。
15.根据权利要求7所述的等离子体蚀刻处理室，其中有多个围绕该顶部电介质环的外径均匀分布的边缘气体进口。
16.一种在等离子体蚀刻室中蚀刻衬底的斜面边缘上的薄膜的方法，包含：
将该衬底放在该等离子体蚀刻室中的衬底支座上；
通过中心气体进口或边缘气体进口将蚀刻处理气体流入，其中该中心气体进口和该边缘气体进口被置于该衬底支座的上方；
通过该中心气体进口或该边缘气体进口将该微调处理气体流入，其中该微调气体被用于改变该斜面边缘处的蚀刻等离子体的特性；
通过用RF电源对底部边缘电极或顶部边缘电极加电并使没有被该RF电源加电的边缘电极接地而在该衬底的该斜面边缘附近产生蚀刻等离子体以蚀刻该斜面边缘上的该薄膜，其中该底部边缘电极围绕该衬底支座而该顶部边缘电极围绕该气体分布板，其中该顶部边缘电极和该底部边缘电极之间的距离小于约1.5厘米以约束该处置等离子体；以及
通过产生的蚀刻等离子体蚀刻该薄膜。
17.根据权利要求16所述的方法，其中被蚀刻的斜面边缘上的薄膜是从由电介质膜、金属膜、光阻膜、半导体膜和这些膜的组合组成的组中选择出来的。
18.根据权利要求16所述的方法，其中薄膜是电介质膜而该蚀刻处理气体包括含氧气体和含氟气体。
19.根据权利要求16所述的方法，其中该微调气体包括氮气或惰性气体。
20.根据权利要求16所述的方法，其中该气体输送板和该衬底面对该气体输送板的那个表面之间的距离小于约0.6毫米以阻止在该气体输送板和该衬底之间形成等离子体。
21.根据权利要求16所述的方法，其中该斜面边缘附近的蚀刻等离子体在离该衬底的边缘大于约2毫米处具有零蚀刻。
22.根据权利要求16所述的方法，其中该蚀刻处理气体是从该边缘气体进口输入的而该微调气体是从该中心气体进口输入的。
CN2009801038766A 2008-01-28 2009-01-16 控制斜面边缘蚀刻等离子体室中的边缘排除的气体调节 Active CN101925985B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/021,177 US8083890B2 (en) 2005-09-27 2008-01-28 Gas modulation to control edge exclusion in a bevel edge etching plasma chamber
US12/021,177 2008-01-28
PCT/US2009/000372 WO2009097089A2 (en) 2008-01-28 2009-01-16 Gas modulation to control edge exclusion in a bevel edge etching plasma chamber

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201310482301.8A Division CN103489744A (zh) 2008-01-28 2009-01-16 控制斜面边缘蚀刻等离子体室中的边缘排除的气体调节

Publications (2)

Publication Number Publication Date
CN101925985A true CN101925985A (zh) 2010-12-22
CN101925985B CN101925985B (zh) 2013-11-20

Family

ID=40898027

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009801038766A Active CN101925985B (zh) 2008-01-28 2009-01-16 控制斜面边缘蚀刻等离子体室中的边缘排除的气体调节
CN201310482301.8A Pending CN103489744A (zh) 2008-01-28 2009-01-16 控制斜面边缘蚀刻等离子体室中的边缘排除的气体调节

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310482301.8A Pending CN103489744A (zh) 2008-01-28 2009-01-16 控制斜面边缘蚀刻等离子体室中的边缘排除的气体调节

Country Status (8)

Country Link
US (2) US8083890B2 (zh)
EP (1) EP2240957A4 (zh)
JP (2) JP5502756B2 (zh)
KR (3) KR20160145200A (zh)
CN (2) CN101925985B (zh)
SG (2) SG10201605996VA (zh)
TW (1) TWI427725B (zh)
WO (1) WO2009097089A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219260A (zh) * 2012-01-19 2013-07-24 中芯国际集成电路制造(上海)有限公司 使用极端边缘气体管道的刻蚀装置
CN103839746A (zh) * 2012-11-26 2014-06-04 上海华虹宏力半导体制造有限公司 刻蚀设备工艺气体供气装置
CN103972051A (zh) * 2014-05-20 2014-08-06 上海华力微电子有限公司 一种消除晶边颗粒残留的铝刻蚀前置工艺方法
CN104120410A (zh) * 2013-04-27 2014-10-29 北京北方微电子基地设备工艺研究中心有限责任公司 一种反应腔室及等离子体加工设备
CN108695133A (zh) * 2017-03-29 2018-10-23 东京毅力科创株式会社 基板处理装置和基板处理方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9184043B2 (en) * 2006-05-24 2015-11-10 Lam Research Corporation Edge electrodes with dielectric covers
US8398778B2 (en) 2007-01-26 2013-03-19 Lam Research Corporation Control of bevel etch film profile using plasma exclusion zone rings larger than the wafer diameter
US7981307B2 (en) * 2007-10-02 2011-07-19 Lam Research Corporation Method and apparatus for shaping gas profile near bevel edge
US8323523B2 (en) 2008-12-17 2012-12-04 Lam Research Corporation High pressure bevel etch process
JP5364514B2 (ja) * 2009-09-03 2013-12-11 東京エレクトロン株式会社 チャンバ内クリーニング方法
US8328980B2 (en) * 2009-09-04 2012-12-11 Lam Research Corporation Apparatus and methods for enhanced fluid delivery on bevel etch applications
KR101027452B1 (ko) 2009-09-10 2011-04-06 (주)케이에스텍 웨이퍼 에지 식각장치 및 그 방법
US8562750B2 (en) * 2009-12-17 2013-10-22 Lam Research Corporation Method and apparatus for processing bevel edge
US20110206833A1 (en) * 2010-02-22 2011-08-25 Lam Research Corporation Extension electrode of plasma bevel etching apparatus and method of manufacture thereof
US8501283B2 (en) * 2010-10-19 2013-08-06 Lam Research Corporation Methods for depositing bevel protective film
US10937634B2 (en) * 2013-10-04 2021-03-02 Lam Research Corporation Tunable upper plasma-exclusion-zone ring for a bevel etcher
US10283330B2 (en) * 2016-07-25 2019-05-07 Lam Research Corporation Systems and methods for achieving a pre-determined factor associated with an edge region within a plasma chamber by synchronizing main and edge RF generators
US10971333B2 (en) 2016-10-24 2021-04-06 Samsung Electronics Co., Ltd. Antennas, circuits for generating plasma, plasma processing apparatus, and methods of manufacturing semiconductor devices using the same
US10879051B2 (en) * 2016-11-29 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for controlling exposure region in bevel etching process for semiconductor fabrication
US10903066B2 (en) 2017-05-08 2021-01-26 Applied Materials, Inc. Heater support kit for bevel etch chamber
US10276364B2 (en) * 2017-05-08 2019-04-30 Applied Materials, Inc. Bevel etch profile control
US11462387B2 (en) * 2018-04-17 2022-10-04 Asm Ip Holding B.V. Substrate processing apparatus and substrate processing method
US10566181B1 (en) 2018-08-02 2020-02-18 Asm Ip Holding B.V. Substrate processing apparatuses and substrate processing methods

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142449A (ja) 1993-11-22 1995-06-02 Kawasaki Steel Corp プラズマエッチング装置
JP3629862B2 (ja) * 1996-12-24 2005-03-16 セイコーエプソン株式会社 基板周縁の不要物除去方法およびその装置
KR100447891B1 (ko) * 2002-03-04 2004-09-08 강효상 반도체 웨이퍼의 건식 식각 방법
US7628897B2 (en) * 2002-10-23 2009-12-08 Applied Materials, Inc. Reactive ion etching for semiconductor device feature topography modification
JP4122004B2 (ja) * 2003-05-12 2008-07-23 株式会社ソスル プラズマエッチングチャンバーと、これを用いたプラズマエッチングシステ厶
DE102004024893A1 (de) * 2003-05-27 2005-04-14 Samsung Electronics Co., Ltd., Suwon Vorrichtung und Verfahren zum Ätzen eines Wafer-Rands
US7078350B2 (en) * 2004-03-19 2006-07-18 Lam Research Corporation Methods for the optimization of substrate etching in a plasma processing system
US7094689B2 (en) * 2004-07-20 2006-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Air gap interconnect structure and method thereof
JP4502198B2 (ja) * 2004-10-21 2010-07-14 ルネサスエレクトロニクス株式会社 エッチング装置およびエッチング方法
US7909960B2 (en) * 2005-09-27 2011-03-22 Lam Research Corporation Apparatus and methods to remove films on bevel edge and backside of wafer
US20070068623A1 (en) * 2005-09-27 2007-03-29 Yunsang Kim Apparatus for the removal of a set of byproducts from a substrate edge and methods therefor
US7943007B2 (en) * 2007-01-26 2011-05-17 Lam Research Corporation Configurable bevel etcher
WO2009085238A1 (en) * 2007-12-27 2009-07-09 Lam Research Corporation Copper discoloration prevention following bevel etch process

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219260A (zh) * 2012-01-19 2013-07-24 中芯国际集成电路制造(上海)有限公司 使用极端边缘气体管道的刻蚀装置
CN103839746A (zh) * 2012-11-26 2014-06-04 上海华虹宏力半导体制造有限公司 刻蚀设备工艺气体供气装置
CN104120410A (zh) * 2013-04-27 2014-10-29 北京北方微电子基地设备工艺研究中心有限责任公司 一种反应腔室及等离子体加工设备
CN104120410B (zh) * 2013-04-27 2017-07-04 北京北方微电子基地设备工艺研究中心有限责任公司 一种反应腔室及等离子体加工设备
CN103972051A (zh) * 2014-05-20 2014-08-06 上海华力微电子有限公司 一种消除晶边颗粒残留的铝刻蚀前置工艺方法
CN103972051B (zh) * 2014-05-20 2016-08-17 上海华力微电子有限公司 一种消除晶边颗粒残留的铝刻蚀前置工艺方法
CN108695133A (zh) * 2017-03-29 2018-10-23 东京毅力科创株式会社 基板处理装置和基板处理方法
CN108695133B (zh) * 2017-03-29 2020-04-10 东京毅力科创株式会社 基板处理装置和基板处理方法

Also Published As

Publication number Publication date
KR20160145200A (ko) 2016-12-19
WO2009097089A2 (en) 2009-08-06
EP2240957A4 (en) 2011-06-15
KR20100123823A (ko) 2010-11-25
TWI427725B (zh) 2014-02-21
US8083890B2 (en) 2011-12-27
CN101925985B (zh) 2013-11-20
EP2240957A2 (en) 2010-10-20
US20110253312A9 (en) 2011-10-20
US20090188627A1 (en) 2009-07-30
US8349202B2 (en) 2013-01-08
SG10201605996VA (en) 2016-09-29
CN103489744A (zh) 2014-01-01
KR20160028519A (ko) 2016-03-11
TW200947590A (en) 2009-11-16
JP2011511437A (ja) 2011-04-07
JP2014060440A (ja) 2014-04-03
SG187509A1 (en) 2013-02-28
US20120074099A1 (en) 2012-03-29
WO2009097089A3 (en) 2009-09-24
JP5502756B2 (ja) 2014-05-28

Similar Documents

Publication Publication Date Title
CN101925985B (zh) 控制斜面边缘蚀刻等离子体室中的边缘排除的气体调节
TWI469210B (zh) 具有可變功率之邊緣電極
US7909960B2 (en) Apparatus and methods to remove films on bevel edge and backside of wafer
US8940098B2 (en) Method for distributing gas for a bevel etcher
EP1708241B1 (en) Capacitively coupled plasma processing apparatus and method
JP4566789B2 (ja) プラズマ処理方法およびプラズマ処理装置
EP1708240B1 (en) Capacitively coupled plasma processing apparatus and method for using the same
TWI503886B (zh) A plasma processing method and a plasma processing apparatus
JP2010532099A (ja) 基材処理のための方法および装置
CN101124350A (zh) 具有可施加至靶材的射频电源的物理气相沉积等离子体反应器
US20100220081A1 (en) Plasma processing apparatus
KR20150130920A (ko) 피에칭층을 에칭하는 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant