TWI417892B - 用於半導體裝置之監視電路 - Google Patents

用於半導體裝置之監視電路 Download PDF

Info

Publication number
TWI417892B
TWI417892B TW098101089A TW98101089A TWI417892B TW I417892 B TWI417892 B TW I417892B TW 098101089 A TW098101089 A TW 098101089A TW 98101089 A TW98101089 A TW 98101089A TW I417892 B TWI417892 B TW I417892B
Authority
TW
Taiwan
Prior art keywords
fuse
output
voltage
unit
signal
Prior art date
Application number
TW098101089A
Other languages
English (en)
Other versions
TW201011765A (en
Inventor
Chang-Ho Do
Jae-Hyuk Im
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW201011765A publication Critical patent/TW201011765A/zh
Application granted granted Critical
Publication of TWI417892B publication Critical patent/TWI417892B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

用於半導體裝置之監視電路
本發明係關於一種半導體設計技術，且更特定而言，係關於一種用於監視一元件(例如，熔絲)之電阻之技術，該熔絲之電阻因包含於一半導體裝置中之內部電路中之電應力而改變。
本發明主張優先於2008年6月10日提出申請之第10-2008-0054211號韓國專利申請案，該案全文以引用方式倂入本文中。
隨著半導體記憶體裝置之高度整合技術之開發，包含於一單個半導體記憶體裝置中之記憶體胞及信號線之數量已迅速增加，且由於該等記憶體胞及信號線被整合於一有限區域中，因此線寬度變窄且一記憶體胞之大小正在變小。由於上述原因，半導體記憶體裝置中具有一有缺陷記憶體胞之可能性增加；然而，雖然可能存在一有缺陷記憶體胞，但具有期望容量之半導體記憶體裝置仍可以一高生產量製造，此乃因存在包含於該半導體記憶體裝置中之用於補救該有缺陷記憶體胞之冗餘電路。該冗餘電路包含一用於對一對應於一冗餘記憶體胞及一有缺陷記憶體胞之修復位址進行程式化之熔絲或諸如此類。大體而言，若完成一晶圓過程，則執行各種測試且藉由以冗餘記憶體胞替代所偵測之有缺陷記憶體胞中之可修復有缺陷記憶體胞來補救彼等胞。亦即，一內部電路執行一程式化，該程式化用於以一對應於一冗餘記憶體胞之位址改變一對應於一有缺陷記憶體胞之位址。因此，若輸入對應於該有缺陷記憶體胞之該位址，則以該冗餘記憶體胞替代該有缺陷記憶體胞，以便執行一正常作業。對於程式化對應於該有缺陷記憶體胞之位址資訊，通常使用一熔絲程式化方法。在向該熔絲施加一雷射束或一電應力之情況下，該熔絲之電特徵改變，且因此電阻改變。藉由使用熔絲之此電連接狀態，對一位址進行程式化。
一藉由使用雷射束斷開熔絲之連接狀態之雷射熔斷型熔絲通常稱為一實體熔絲型且於一晶圓狀態中執行。本文中，該晶圓狀態係一在其中將該半導體記憶體裝置製造成一封裝之步驟之前之步驟。在該封裝狀態中，使用一電方法代替使用雷射之該實體方法。在該封裝狀態中可程式化之熔絲通常稱為一電熔絲，其意指可藉由施加電應力改變熔絲之電連接來進行程式化。此一電熔絲可分類為以下兩種類型中之一者：一反型熔絲，其將一開路狀態變為一短路狀態；或一熔斷型熔絲，其將該短路狀態變為該開路狀態。由於該電熔絲用於在封裝之後進行程式化，因此上述電熔絲之效用在封裝狀態中相當高。
由於電熔絲之程式化於封裝狀態中執行，因此在執行該程式化時難以在視覺上偵測該熔絲之特徵改變及電連接，且可藉由在該程式化之後測試該半導體裝置之一作業來偵測該熔絲之狀態。此外，由於在程式化正在進行時施加至該熔絲之電應力高於用於一般作業之電施加條件，因此可發生該等裝置特徵之劣化。因此，重要的係找到一用於穩定地對該熔絲進行程式化之經最佳化條件以有效使用該電熔絲；然而，難以藉由反映半導體裝置之不同過程條件來批次尋找經最佳之程式化條件。因此，當一裝置(例如，該熔絲)根據電連接狀態儲存資訊時，需要正確地找到一用於將其電阻變為一預定電阻之最佳施加條件。
為克服本發明之先前技術中之上述問題而提出本發明。本發明之實施例旨在提供一種監視電路，該監視電路能夠在一裝置被程式化以找到一用於對該裝置進行程式化之最佳施加條件時偵測該裝置(例如，熔絲)之特徵改變。此外，本發明之實施例旨在提供一種監視電路，該監視電路甚至能夠在該裝置經程式化之後偵測該裝置之特徵改變。
根據本發明之一態樣，提供一種一半導體裝置之監視電路，其包含：一可程式化載入單元，其電阻根據一所施加電應力而改變，該可程式化載入單元經組態以輸出一對應於該電阻之載入電壓；一參考電壓產生單元，其經組態以產生一預定參考電壓；及一比較單元，其經組態以偵測該可程式化載入單元之電阻之改變且藉由將該載入電壓與該參考電壓相比較來輸出一載入偵測信號。
根據本發明之另一態樣，提供一種一半導體裝置之監視電路，其包含：一熔絲單元，其具有一反熔絲，該反熔絲之電阻根據一所施加電應力而改變，該熔絲單元經組態以輸出一對應於該反熔絲之電阻之熔絲電壓及一對應於該反熔絲之一電連接狀態之熔絲狀態信號；一參考電壓產生單元，其經組態以產生一預定參考電壓；一比較單元，其經組態以偵測該反熔絲之電阻之一改變且藉由將該熔絲電壓與該參考電壓相比較來輸出一載入偵測信號；及一輸出單元，其經組態以將該載入偵測信號及該熔絲狀態信號輸出至一輸出墊。
本發明在施加電應力時及在施加該電應力以找到用於程式化之經最佳化條件之後(兩者)監視可程式化載入單元及該熔絲單元之特徵之改變。本發明藉由將載入電壓及熔絲電壓與可精確地感測電阻變化之範圍之參考電壓相比較來驗證經最佳化之條件以使該裝置具有某一電阻。同樣，由於在給定電應力之後仍可感測電阻，因此其可保證裝置可靠性。同樣，本發明可藉由處理一輸出以監視在該半導體內部所感測之電阻來提高該熔絲之效用。本發明亦可藉助基於所瞭解之經最佳化條件之程式化之總過程來增加程式化效用。本發明提供一種用以在裝置正在程式化期間及在裝置經程式化之後監視特徵之改變之監視電路。
為詳細闡述以使得熟習此項技術者可易於實施本發明之精神及範疇，將參考附圖闡述本發明之實施例。
大體而言，將一電路之一邏輯信號定義為具有對應於電壓位準之一高位準或一低位準，其分別表示為'1'及'0'。同樣，本文定義及闡述該邏輯信號可根據需要而額外具有一高阻抗(HI-Z)狀態。此外，在本發明之實施例中，將P通道金屬氧化物半導體(PMOS)及N通道金屬氧化物半導體(NMOS)用作金屬氧化物半導體場效電晶體(MOSFET)。
圖1係一描繪一根據本發明之一第一實施例之監視電路之方塊圖。
參考圖1，一半導體裝置之監視電路包含：一可程式化載入單元10，其電阻根據一所施加電應力而改變，該可程式化載入單元用於輸出一對應於該電阻之載入電壓VLOAD；一參考電壓產生單元20，其用於產生預定複數個參考電壓VREF1至VREF4；及一比較單元30，其用於偵測該可程式化載入單元10之電阻之改變並藉由將該載入電壓VLOAD與該複數個參考電壓VREF1至VREF4相比較來輸出複數個載入偵測信號COUT1至COUT4。
下文闡述該半導體裝置之如上所述構造之監視電路之一作業。
若施加電應力來調節一偏置電壓及一偏置時間，則可程式化載入單元10之電阻根據該所施加之電應力而改變。同時，輸出由一所施加偏置電壓及一已改變電阻產生之載入電壓VLOAD。參考電壓產生單元20藉由預測載入電壓VLOAD之改變範圍來產生預定複數個參考電壓VREF1至VREF4。比較單元30藉由將載入電壓VLOAD與該複數個參考電壓VREF1至VREF4相比較來輸出複數個載入偵測信號COUT1至COUT4。由於載入電壓VLOAD之位準根據可程式化載入單元10之電阻而改變，因此可透過該複數個載入偵測信號COUT1至COUT4來監視可程式化載入單元10之電阻值，該複數個載入偵測信號COUT1至COUT4係偵測該載入電壓VLOAD之位準之一結果。
雖然在上述實施例中產生四個參考電壓來與載入電壓VLOAD相比較，但該等參考電壓之數量可根據需要準確偵測之電阻之範圍而改變，且亦可產生一單個參考電壓來偵測該電阻。同樣地，可程式化載入單元10甚至在該電應力被移除之後仍保持一已改變之電阻且輸出載入電壓VLOAD。因此，甚至可在程式化之後監視可程式化載入單元10之電阻。
圖2係一顯示一根據本發明之一第二實施例之監視電路之方塊圖。
參考圖2，該半導體裝置之監視電路包含：一熔絲單元10A，其具有一反熔絲，其電阻根據一所施加電應力而改變，該熔絲單元用於輸出一對應於該反熔絲之電阻之熔絲電壓VFUSE；一參考電壓產生單元20A，其用於產生預定複數個參考電壓VREF1至VREF4；一比較單元30A，其用於偵測該反熔絲之電阻之改變，並藉由將該熔絲電壓VFUSE與該複數個參考電壓VREF1至VREF4相比較來輸出複數個載入偵測信號COUT1至COUT4；及一輸出單元40A，其用於將該複數個載入偵測信號COUT1至COUT4輸出至資料輸出墊DQ1至DQ4。
同樣地，參考電壓產生單元20A包含複數個參考載入，儘管施加電應力該複數個參考載入之電阻不改變，其中該等參考載入中之每一者具有一不同電阻。為產生該複數個對應於每一參考載入之電阻之參考電壓VREF1至VREF4，參考電壓產生單元20A包含複數個參考電壓產生器21至24，該複數個參考電壓產生器21至24包含每一參考載入。
同樣地，輸出單元40A包含：緩衝器41A至44A，其用於緩衝該複數個載入偵測信號COUT1至COUT4；輸出選擇器45至48，其用於選擇性地輸出輸出資料信號DOUT1至DOUT4或自緩衝器41A至44A輸出之信號FOUT1至FOUT4；及輸出驅動器49至52，其用於將自輸出選擇器45至49輸出之信號輸出至資料輸出墊DQ1至DQ4。
下文闡述該半導體裝置之如上所述構造之監視電路之一作業。
熔絲單元10A包含反熔絲。若向該反熔絲施加電應力來調節一偏置電壓及一偏置時間，則該反熔絲之電阻根據該所施加電應力而改變。同時，輸出由一所施加偏置電壓及該已改變電阻產生之熔絲電壓VFUSE。參考電壓產生單元20A藉由預測熔絲電壓VFUSE之改變範圍來在複數個參考電壓產生器21至24中產生預定複數個參考電壓VREF1至VREF4。參考電壓產生器21至24中之每一者包含一參考載入，且每一參考或入具有一不同電阻。儘管向該反熔絲施加相同之電應力，但該參考載入之電特徵不改變，且該參考載入輸出由一所施加偏置電壓及一保持一固有電阻之固定電阻產生之參考電壓。比較單元30A藉由將該熔絲電壓VFUSE與該複數個參考電壓VREF1至VREF4相比較來偵測該反熔絲之電阻之一改變。該熔絲電壓VFUSE已由一所施加之偏置電壓及該反熔絲之電阻產生，且該複數個參考電壓VREF1至VREF4已由一所施加之偏置電壓及每一參考載入之電阻產生。因此，若所施加之偏置電壓相同，則可透過該複數個載入偵測信號COUT1至COUT4來監視該反熔絲之電阻之改變，該複數個載入偵測信號COUT1至COUT4係將該熔絲電壓VFUSE與該複數個參考電壓VREF1至VREF4相比較之一結果。亦即，藉由參考該複數個參考載入之電阻，可監視該反熔絲之電阻值。由於輸出單元40A將該複數個載入偵測信號COUT1至COUT4輸出至資料輸出墊DQ1至DQ4，因此可在該半導體裝置之外監視該反熔絲之電阻值。輸出單元40A之內部作業如下執行。緩衝器41A至44A執行一緩衝以將該複數個載入偵測信號COUT1至COUT4轉換成一適當內部信號位準。輸出選擇器45至48選擇性地輸出輸出資料信號DOUT1至DOUT4或自緩衝器41A至44A輸出之信號FOUT1至FOUT4，且輸出驅動器49至52透過資料輸出墊DQ1至DQ4將自輸出選擇器45至48輸出之信號輸出至該半導體裝置外部。
圖3係一描繪一根據本發明之一第三實施例之監視電路之方塊圖。
參考圖3，該半導體裝置之監視電路包含：一熔絲單元10B，其具有一反熔絲，其電阻根據一所施加電應力而改變，該熔絲單元用於輸出一對應於該反熔絲之電阻之熔絲電壓VFUSE及一對應於該反熔絲之電連接狀態之熔絲狀態信號FUSE_OUT；一參考電壓產生單元20A，其用於產生預定複數個參考電壓VREF1至VREF4；一比較單元30A，其用於偵測該反熔絲之電阻之一改變且藉由將該熔絲電壓VFUSE與該複數個參考電壓VREF1至VREF4相比較來輸出複數個載入偵測信號COUT1至COUT4；及一輸出單元40B，其用於將該複數個載入偵測信號COUT1至COUT4輸出至資料輸出墊DQ1至DQ4。
同樣，參考電壓產生單元20A包含複數個參考載入，儘管施加電應力該複數個參考載入之電阻亦不改變，其中該等參考載入中之每一者具有一不同電阻。為產生各自對應於一參考載入之電阻之該複數個參考電壓VREF1至VREF4，參考電壓產生單元20A包含複數個參考電壓產生器21至24，其各自包含一參考載入。
同樣，輸出單元40B包含：緩衝器41B至44B，其用於緩衝該複數個載入偵測信號COUT1至COUT4及該熔絲狀態信號FUSE_OUT；輸出選擇器45至48，其用於選擇性地輸出輸出資料信號DOUT1至DOUT4或自緩衝器41B至44B輸出之信號FOUT1至FOUT4；及輸出驅動器49至52，其用於將自輸出選擇器45至49輸出之信號輸出至資料輸出墊DQ1至DQ4。
如上所述構造之監視電路之一作業與圖2中所示之監視電路之作業基本相同。熔絲單元10B根據對應於該反熔絲之電連接狀態之該熔絲狀態信號FUSE_OUT來將位址資訊或諸如此類儲存至該反熔絲中。輸出單元40B經重新組態以用於透過資料輸出墊DQ1輸出熔絲狀態信號FUSE_OUT。雖然根據第三實施例用於輸出熔絲狀態信號FUSE_OUT之資料輸出墊DQ1係構造為與載入偵測信號COUT1共享，但可透過一額外輸出墊將該熔絲狀態信號FUSE_OUT輸出至該半導體裝置外部。
下文中，將詳細說明上述監視電路之組件。
首先，熔絲單元10A及10B詳細闡述如下。
圖4A係一圖解闡釋熔絲單元之電路圖。參考圖4A，該熔絲單元包含：一熔絲電壓供應單元410，其用於回應於一熔絲程式化信號TM_PG而供應一用於改變反熔絲420之電阻之高電壓VIN_H及低電壓VIN_L；熔絲電壓輸出節點A及B，其用於輸出對應於反熔絲420之電阻之熔絲電壓VFUSE_H及VFUSE_L；及一熔絲狀態鎖存單元430，其用於回應於一重置信號RESETB及熔絲程式化信號TM_PG及TM_PGB而鎖存對應於反熔絲420之電連接狀態之熔絲狀態信號FUSE_OUT。
同樣，該等熔絲電壓輸出節點包含：一第一熔絲電壓輸出節點A，其連接在一高電壓供應器411與反熔絲420之間以用於輸出一對應於反熔絲420之電阻之第一熔絲電壓VFUSE_H；及一第二熔絲電壓輸出節點B，其連接在一低電壓供應器412與反熔絲420之間以用於輸出一對應於反熔絲420之電阻之第二熔絲電壓VFUSE_L。
如上所述構造之熔絲單元之一作業闡述如下。
熔絲電壓供應單元410回應於熔絲程式化信號TM_PG及TM_PGB而供應用於改變反熔絲420之電阻之高電壓VIN_H及低電壓VIN_L。通常將反熔絲420製造為一電容器。藉由在反熔絲420之兩端子之間施加一高電位差達一規定時間來破壞該兩端子之絕緣層來執行反熔絲420之程式化。若該絕緣層被破壞，則兩端子自一開路狀態變為一短路狀態，且可不將反熔絲420當作電容器而當作一電阻器。因此，反熔絲420可具有範圍係自無窮大至數個千歐姆(kΩ)之電阻。因此，可以說，反容絲420具有取決於所施加之偏置電壓及偏置時間之電阻改變。通常藉由使用兩種狀態(亦即，短路狀態及係一非程式化狀態之開路狀態)來對反熔絲420進行程式化以儲存位址資訊。熔絲電壓輸出節點A及B輸出對應於反熔絲420之電阻之第一熔絲電壓VFUSE_H及第二熔絲電壓VFUSE_L。本文中，根據反熔絲420在反熔絲420變為短路狀態時所具有之電阻及用於在高電壓供應器411及低電壓供應器412處供應一電壓之切換元件之電阻來產生第一熔絲電壓VFUSE_H及第二熔絲電壓VFUSE_L。
根據熔絲程式化信號TM_PG在一程式化模式及一正常模式中不同地運作該監視電路，且亦根據該兩種模式運作熔絲狀態鎖存單元430。在反熔絲420並非在該正常模式中程式化之情況下，將重置信號RESETB啟動一給定時間，使得該第一熔絲電壓輸出節點A保持一邏輯高位準。由於反熔絲420甚至在重置信號RESETB被去啟動時處於開路狀態，因此第一熔絲電壓輸出節點A藉由鎖存器431繼續保持高位準且熔絲狀態信號FUSE_OUT輸出為一邏輯低位準。由於反熔絲420在反熔絲420程式化時處於短路狀態，因此第一熔絲電壓輸出節點A僅在重置信號RESETB被啟動時保持高位準，且若重置信號RESETB變為去啟動，則第一熔絲電壓輸出節點A變為低位準且該熔絲狀態信號FUSE_OUT輸出為高位準。在程式化模式向反熔絲420施加高電壓VIN_H及低電壓VIN_L。本文中，由於當程式化正在進行時供應至反熔絲420之高電壓VIN_H不受鎖存器431之一回饋之影響，因此當熔絲程式化信號TM_PG被啟動時，鎖存器431之回饋輸出進入一高阻抗(HI-Z)狀態。
圖4B係描繪該熔絲單元之另一電路圖。參考圖4B，該熔絲單元包含：一熔絲電壓供應單元410A，其用於回應於一熔絲程式化信號TM_PG及一熔絲位址ADDR_F而供應一用於改變反熔絲420之電阻之高電壓VIN_H及一低電壓VIN_L；一熔絲電壓輸出節點A，其用於輸出一對應於反熔絲420之電阻之熔絲電壓VFUSE_H；及一熔絲狀態鎖存單元430A，其用於回應於一重置信號RESETB及熔絲程式化信號TM_PG而鎖存對應於反熔絲420之電連接狀態之熔絲狀態信號FUSE_OUT。
如上所述構造之熔絲單元之一作業與圖4A中所示之熔絲單元之實施例中之作業基本相同。然而，由於在包含複數個用於監視之反熔絲之情況下，應藉由選擇一反熔絲來執行該程式化，因此將用於選擇一反熔絲之熔絲位址ADDR_F額外施加至熔絲電壓供應單元410A。當熔絲程式化信號TM_PG被啟動為高位準且熔絲位址ADDR_F未被啟動為低位準時，將一熔絲電壓驅動信號V1_ENB去啟動為高位準，使得一第一PMOS電晶體MP1關斷且一第一NMOS電晶體MN1及一第二NMOS電晶體MN2接通。因此，該熔絲單元在一程式化閒置模式中運作，其係其中該熔絲單元在程式化模式中運作之步驟之前之一步驟。當該熔絲位址ADDR_F在該程式化閒置模式中被啟動為高位準時，該熔絲電壓驅動信號V1_ENB被啟動為低位準，使得第一PMOS電晶體MP1接通且該熔絲單元在該程式化模式中運作。同樣，在該熔絲程式化信號TM_PG被去啟動之情況下，該熔絲電壓驅動信號V1_ENB被去啟動而不管該熔絲位址ADDR_F如何，使得第一PMOS電晶體MP1關斷且第二NMOS電晶體MN2亦關斷。因此，防止高電壓VIN_H被供應至反熔絲420且該熔絲單元在正常模式中運作。此外，本文中省略上述熔絲單元之詳細說明以避免與圖3重疊之說明。
同樣地，參考電壓產生單元20A詳細說明如下。
參考電壓產生單元20A具有用於產生複數個參考電壓VREF1至VREF4之複數個參考電壓產生器21至24。
圖5A係一圖解闡釋該參考電壓產生器之電路圖。
參考圖5A，該參考電壓產生器包含：一參考電壓供應單元510，其用於回應於熔絲程式化信號TM_PG及TM_PGB而向參考載入520供應高電壓VIN_H及低電壓VIN_L；參考電壓輸出節點A及B，其用於輸出對應於參考載入520之電阻之參考電壓VREF_H及VREF_L；及一或入狀態鎖存單元530，其用於回應於重置信號RESETB及熔絲程式化信號TM_PG而鎖存一對應於參考載入520之電狀態之載入狀態信號LOAD_OUT。
同樣地，該等參考電壓輸出節點包含：一第一參考電壓輸出節點A，其連接在一高電壓供應器511與參考載入520之間，以用於輸出一對應於參考載入520之電阻之第一參考電壓VREF_H；及一第二參考電壓輸出節點B，其連接在一低電壓供應器512與參考載入520之間，以用於輸出一對應於參考載入520之電阻之第二參考電壓VREF_L。
如上所述構造之參考電壓產生器之一作業闡述如下。
參考電壓供應單元510回應於熔絲程式化信號TM_PG而向參考載入520供應高電壓VIN_H及低電壓VIN_L。本文中，參考電壓供應單元510通常供應與一供應至反熔絲以用於偵測該反熔絲之電阻之電壓相同的電壓。參考電壓輸出節點A及B輸出對應於參考載入520之電阻之第一參考電壓VREF_H及第二參考電壓VREF_L。本文中，根據參考載入520之一固定電阻及用於向高電壓供應器511及低電壓供應器512供應一電壓之切換元件之一電阻來產生第一參考電壓VREF_H及第二參考電壓VREF_L。如上所述，期望將儘管施加電應力其電阻亦不改變之一元件用作參考載入520。載入狀態鎖存單元530回應於重置信號RESETB及熔絲程式化信號TM_PG及TM_PGB而鎖存對應於參考載入520之電狀態的載入狀態信號LOAD_OUT。包含對應於將經組態而具有與熔絲單元相同之構造之熔絲狀態鎖存單元的載入狀態鎖存單元530。如上所述，期望該熔絲單元及該參考電壓產生器之所有部件經組態具有相同構造及電特徵之元件(除反熔絲及參考載入以外)。
圖5B係圖解闡釋該參考電壓產生器之另一電路圖。
參考圖5B，該參考電壓產生器包含：一參考電壓供應單元510A，其用於回應於熔絲程式化信號TM_PG及熔絲位址ADDR_F而向參考載入520供應高電壓VIN_H及低電壓VIN_L；一參考電壓輸出節點A，其用於輸出一對應於參考載入520之電阻之參考電壓VREF_H；及一載入狀態鎖存單元530A，其用於回應於重置信號RESETB及熔絲程式化信號TM_PG及TM_PGB而鎖存一對應於參考載入520之電狀態之載入狀態信號LOAD_OUT。
如上所述構造之參考電壓產生器之一作業與圖5A中所示之參考電壓產生器之作業基本相同。然而，在包含複數個用於監視之反熔絲之情況下，應選擇一反熔絲以用於程式化。因此，亦向所包含之用於偵測該反熔絲之電阻之該參考電壓產生器額外施加欲運作之熔絲位址ADDR_F。上述參考電壓產生器可與圖4B中所示之熔絲單元一同包含在內以用於構造該監視電路。
同樣，比較單元30A詳細說明如下。
圖6A係一顯示該比較器之電路圖且該電路圖在圖4A及5A上已闡述。比較器620藉由將熔絲電壓VFUSE與參考電壓VREF相比較來輸出載入偵測信號COUT。比較器620可藉由將第一熔絲電壓VFUSE_H與第一參考電壓VREF_H相比較或將第二熔絲電壓VFUSE_L與第二參考電壓VREF_L相比較來輸出載入偵測信號COUT。本文中，根據一所施加信號之電壓位準，可使用一適當方法。同樣，為改良比較器620之一運作效能，可進一步包含一電壓分配器610以用於分配該所施加信號之電壓。電壓分配器610透過複數個串聯連接之電阻器R1及R2或R3及R4重新分配一所施加信號以將該經重新分配之信號輸入至比較器620中。
表1顯示該比較器之根據反熔絲之電阻之一改變之一輸出。
參考表1，其顯示將按四個不同電阻來區分之參考電壓產生器與具有反熔絲之熔絲單元之一輸出相比較之一結果。在四個電阻之基礎上將電阻之範圍分類為五個群組，且根據如表1中所示反熔絲之電阻之改變來輸出自該比較器輸出之載入偵測信號COUT1至COUT4。
圖6B係圖解闡釋該比較器之另一電路圖。
參考圖6B，該比較器係一交叉耦合型差分放大器，其包含：一差分信號輸入單元630，其連接在一電力供應電壓VDD與第一及第二節點N3及N4之間以用於接收差分信號VFUSE_H及VREF_H；一放大單元640，其連接在一接地電壓VSS與該第一及第二節點N3及N4之間；及一預充電單元650，其連接在放大單元640之第一及第二輸出節點N1及N2與接地電壓VSS之間。本文中，根據一個實施例，可藉由使用一通用差分放大電路及一交叉耦合型差分放大器來構造該比較器。
如上所述構造之比較器之一作業參考圖4B及5B闡述如下。
差分信號輸入單元630連接在電力供應電壓VDD與放大單元640之間且接收作為一差分信號之熔絲電壓VFUSE_H及參考電壓VREF_H。放大單元640根據自差分信號輸入單元630施加之一差分信號來放大一信號且透過第一輸出節點N1及第二輸出節點N2輸出該經放大之信號。當監視電路在程式化閒置模式或正常模式中運作時，一參考電壓驅動信號V2_ENBD被去啟動為高位準且因此防止電力供應電壓VDD被施加至差分信號輸入單元630，且預充電單元650對該第一及第二輸出節點N1及N2進行預充電，使得不執行該比較作業。此時，載入偵測信號COUT輸出為高位準。同時，當監視電路在程式化模式中運作時，參考電壓驅動信號V2_ENBD被啟動為低位準且因此電力供應電壓VDD被施加至差分信號輸入單元630，且預充電單元650停止對該第一及第二輸出節點N1及N2之預充電，以便執行該比較作業。
由於在反熔絲未破裂之情況下熔絲電壓VFUSE_H高於參考電壓VREF_H，因此該載入偵測信號輸出為低位準。若該反熔絲破裂使得熔絲電壓VFUSE_H變得低於參考電壓VREF_H，則該載入偵測信號COUT輸出為高位準。亦即，當該載入偵測信號COUT自低位準變為高位準時，可監視該反熔絲之電阻變得小於產生熔絲電壓VFUSE_H之參考載入之電阻。因此，藉由將複數個彼此不同之參考電壓與熔絲電壓VFUSE_H相比較，可更精確地偵測該反熔絲之電阻改變之範圍。作為參考，在圖6B中，反向器INV1耦合至熔絲電壓驅動信號V1_ENB以用於均衡參考電壓驅動信號V2_ENB及熔絲電壓驅動信號V1_ENB藉以輸入之若干部件之電阻。
同樣，輸出單元40A及40B詳細說明如下。
如7A係一描繪該輸出單元之電路圖。參考圖7A，該輸出單元包含：一輸出選擇器710，其具有一由熔絲程式化信號TM_PG控制以用於選擇性地輸出一輸出資料信號DATA_OUT之第一傳輸閘極TG1及一由熔絲程式化信號TM_PG控制以用於選擇性地輸出經緩衝之載入偵測信號FOUT之第二傳輸閘極TG2；及一輸出驅動器720，其用於驅動資料輸出墊DQ。根據該熔絲程式化信號TM_PG啟動與否，輸出選擇器710選擇性地輸出該輸出資料信號DATA_OUT或該載入偵測信號FOUT且輸出驅動器720驅動資料輸出墊DQ以將該載入偵測信號FOUT輸出至該半導體裝置外部。
圖7B係描繪該輸出單元之另一電路圖。參考圖7B，該輸出單元包含：資料輸出單元730及731，其用於回應於時鐘信號RCLK及FCLK而輸出輸出資料信號RD0及FD0；輸出控制單元740及741，其用於回應於輸出控制信號OUTOFF及OUTOFFB及熔絲程式化信號TM_PG而輸出載入偵測信號COUT；一預驅動單元750，其用於產生一對應於一自資料輸出單元730及731輸出之信號或一自輸出控制單元740及741輸出之信號之上拉驅動信號PUP及下拉驅動信號PDN；及一主驅動單元760，其用於回應於該上拉驅動信號PUP及該下拉驅動信號PDN而驅動資料輸出墊DQ。
如上所述構造之輸出單元之一作業闡述如下。
當輸出控制信號OUTOFF及熔絲程式化信號TM_PG被去啟動為低位準時，輸出資料信號RD0及FD0透過預驅動單元750及主驅動單元760輸出至該資料輸出墊DQ。當輸出控制信號OUTOFF被啟動為高位準且熔絲程式化信號TM_PG被去啟動為低位準時，該資料輸出墊DQ進入高阻抗(HI-Z)狀態且因此進入關斷狀態。同樣，當輸出控制信號OUTOFF及熔絲程式化信號TM_PG被啟動為高位準時，載入偵測信號COUT透過預驅動單元750傳送以自主驅動單元760輸出至資料輸出墊DQ。
本文已根據本發明之實施例闡述了半導體裝置之監視電路之詳細說明。雖然已根據上述合意實施例具體闡述了本發明之精神，但應注意，上述實施例係用於說明本發明而非限制本發明。同樣，彼等熟習此項技術者應瞭解，各種實施例可歸屬於本發明之精神之範疇內。
舉例而言，在上述實施例中，雖然產生四個參考電壓來與熔絲電壓或載入電壓相比較，但參考電壓之數量可根據期望偵測之電阻之範圍及精確度而改變，且亦可藉由僅使用一單個參考電壓來偵測電阻。此外，可藉由使用該半導體之一額外輸出墊代替資料輸出墊DQ來輸出所監視信號，且用於顯示一信號之啟動之活動高或活動低之組態可根據一實施例而改變。此外，本發明可用於監視其電特徵可改變之各種元件之電阻，即使該等元件並非係熔絲。最後，可根據需要修改電晶體之組態以用於體現同一功能。亦即，可根據需要以NMOS電晶體及各種電晶體替代PMOS電晶體之組態。由於電路之此等修改案眾多且彼等熟習此項技術者藉由類比可易於瞭解，因此本文中省略了該等修正案之列舉。
根據本發明，不僅可在一元件(例如，熔絲)正程式化時而且甚至可在該元件已被程式化之後偵測該元件之電阻之一改變，使得可偵測用於程式化之最佳條件。此外，由於可藉由使用所偵測之最佳條件來集中執行程式化，因此可提高程式化作業之效率。本發明亦可確保一使用此一元件之產品之精確度改良並提高該產品之一作業之穩定性。此外，由於該所偵測之電阻可透過輸出墊輸出至外部，因此其可相當高效地監視封裝形式之半導體裝置。
雖然上文已結合具體實施例闡述了本發明，但彼等熟習此項技術者應明瞭，可在不背離如以下申請專利範圍所界定之本發明之精神及範疇之情況下做出各種改變及修改。
10．．．可程式化載入單元
10A．．．熔絲單元
10B．．．熔絲單元
20．．．參考電壓產生單元
20A．．．參考電壓產生單元
21．．．參考電壓產生器
22．．．參考電壓產生器
23．．．參考電壓產生器
24．．．參考電壓產生器
30．．．比較單元
30A．．．比較單元
40A．．．輸出單元
40B．．．輸出單元
41A．．．緩衝器
41B．．．緩衝器
42A．．．緩衝器
42B．．．緩衝器
43A．．．緩衝器
43B．．．緩衝器
44A．．．緩衝器
44B．．．緩衝器
45．．．輸出選擇器
46．．．輸出選擇器
47．．．輸出選擇器
48．．．輸出選擇器
49．．．輸出驅動器
50．．．輸出驅動器
51．．．輸出驅動器
52．．．輸出驅動器
410．．．熔絲電壓供應單元
410A．．．低電壓供應器
411．．．高電壓供應器
412．．．低電壓供應器
420．．．反熔絲
430．．．熔絲狀態鎖存單元
430A．．．熔絲狀態鎖存單元
431．．．鎖存器
510．．．參考電壓供應單元
510A．．．參考電壓供應單元
511．．．高電壓供應器
512．．．低電壓供應器
520．．．參考載入
530．．．載入狀態鎖存單元
530A．．．載入狀態鎖存單元
610．．．電壓分配器
620．．．比較器
630．．．差分信號輸入單元
640．．．放大單元
650．．．預充電單元
710．．．輸出選擇器
720．．．輸出驅動器
730．．．資料輸出單元
731．．．資料輸出單元
740．．．輸出控制單元
741．．．輸出控制單元
750．．．預驅動單元
760．．．主驅動單元
圖1係一描繪一根據本發明之一第一實施例之監視電路之方塊圖。
圖2係一顯示一根據本發明之一第二實施例之監視電路之方塊圖。
圖3係一描繪一根據本發明之一第三實施例之監視電路之方塊圖。
圖4A係一圖解闡釋一熔絲單元之電路圖。
圖4B係描繪該熔絲單元之另一電路圖。
圖5A係一圖解闡釋一參考電壓產生器之電路圖。
圖5B係圖解闡釋該參考電壓產生器之另一電路圖。
圖6A係一顯示一比較器之電路圖。
圖6B係圖解闡釋該比較器之另一電路圖。
圖7A係一描繪一輸出單元之電路圖。
圖7B係描述該輸出單元之另一電路圖。
10B．．．熔絲單元
20A．．．參考電壓產生單元
21．．．參考電壓產生器
22．．．參考電壓產生器
23．．．參考電壓產生器
24．．．參考電壓產生器
30A．．．比較單元
40B．．．輸出單元
41B．．．緩衝器
42B．．．緩衝器
43B．．．緩衝器
44B．．．緩衝器
45．．．輸出選擇器
46．．．輸出選擇器
47．．．輸出選擇器
48．．．輸出選擇器
49．．．輸出驅動器
50．．．輸出驅動器
51．．．輸出驅動器
52．．．輸出驅動器

Claims (23)

  1. 一種一半導體裝置之監視電路，其包括：一可程式化載入單元，其電阻根據一所施加電應力而改變，該可程式化載入單元經組態以輸出一對應於該電阻之載入電壓；一參考電壓產生單元，其經組態以產生一參考電壓；及一比較單元，其回應於該電阻之一改變而將來自該可程式化載入單元之該載入電壓與該參考電壓相比較，且基於該比較之一結果來輸出一載入偵測信號。
  2. 如請求項1之監視電路，其中該可程式化載入單元在該所施加電應力之一移除之後維持該已改變之電阻。
  3. 如請求項1之監視電路，其中該參考電壓產生單元產生複數個參考電壓。
  4. 如請求項3之監視電路，其中該比較單元針對該複數個參考電壓中之每一者輸出一載入偵測信號。
  5. 一種一半導體裝置之監視電路，其包括：一熔絲單元，其包含一反熔絲，該反熔絲之一電阻根據一所施加電應力而改變，該熔絲單元經組態以輸出一對應於該電阻之熔絲電壓及一對應於該反熔絲之一電連接狀態之熔絲狀態信號；一參考電壓產生單元，其經組態以產生一參考電壓；一比較單元，其回應於該電阻之一改變而將來自該熔絲單元之該熔絲電壓與該參考電壓相比較，且基於該比較之一結果來輸出一載入偵測信號；及 一輸出單元，其經組態以將該載入偵測信號及該熔絲狀態信號輸出至一輸出墊。
  6. 如請求項5之監視電路，其中該參考電壓產生單元產生複數個參考電壓。
  7. 如請求項6之監視電路，其中該比較單元針對該複數個參考電壓中之每一者輸出一載入偵測信號。
  8. 如請求項7之監視電路，其中該輸出單元將針對該複數個參考電壓中之每一者之該載入偵測信號及該熔絲狀態信號輸出至該輸出墊。
  9. 如請求項8之監視電路，其中該參考電壓產生單元包含：複數個參考載入，其電阻不相對於一所施加電應力而改變；及複數個參考電壓產生器，其用於產生該複數個參考電壓，其中每一參考電壓產生器包含該複數個參考載入中之一者，產生一對應於該一個參考載入之電阻之參考電壓，且該複數個參考載入中之每一者具有一不同之電阻。
  10. 如請求項9之監視電路，其中該熔絲單元包含：一熔絲電壓供應單元，其回應於一熔絲程式化信號而供應用於改變該反熔絲之該電阻之一高電壓及一低電壓；一熔絲電壓輸出單元，其經組態以輸出對應於該反熔絲之該電阻之該熔絲電壓；及一熔絲狀態鎖存單元，其回應於一重置信號及該熔絲程式化信號而鎖存對應於該反熔絲之該電連接狀態之該 熔絲狀態信號。
  11. 如請求項10之監視電路，其中該複數個參考電壓產生器中之每一者包含：一參考電壓供應單元，其回應於該熔絲程式化信號而向包含於該參考電壓產生器中之該參考載入供應一高電壓及一低電壓；一參考電壓輸出單元，其經組態以輸出一對應於該參考載入之該電阻之參考電壓；及一載入狀態鎖存單元，其回應於該重置信號及該熔絲程式化信號而鎖存一對應於該參考載入之一電連接狀態之載入狀態信號。
  12. 如請求項11之監視電路，其中該熔絲單元及該複數個參考電壓產生器僅在該熔絲單元之該反熔絲及該等參考電壓產生器之該等參考載入方面不同。
  13. 如請求項11之監視電路，其中該熔絲電壓輸出單元包含：一第一熔絲電壓輸出節點，其連接於自該熔絲電壓供應單元供應之該高電壓與該反熔絲之間，該第一熔絲電壓輸出節點經組態以輸出一對應於該反熔絲之該電阻之第一熔絲電壓；及一第二熔絲電壓輸出節點，其連接於自該熔絲電壓供應單元供應之該低電壓與該反熔絲之間，該第二熔絲電壓輸出節點經組態以輸出一對應於該反熔絲之該電阻之第二熔絲電壓。
  14. 如請求項13之監視電路，其中該參考電壓輸出單元包含：一第一參考電壓輸出節點，其連接於自該參考電壓供應單元供應之該高低壓與該參考載入之間，該第一參考電壓輸出節點經組態以輸出一對應於該參考載入之該電阻之第一參考電壓；及一第二參考電壓輸出節點，其連接於自該參考電壓供應單元供應之該低電壓與該參考載入之間，該第二參考電壓輸出節點經組態以輸出一對應於該參考載入之該電阻之第二參考電壓。
  15. 如請求項14之監視電路，其中該比較單元包含複數個比較器，其各自將該第一熔絲電壓與該複數個第一參考電壓中之每一者相比較，或將該第二熔絲電壓與該複數個第二參考電壓中之每一者相比較。
  16. 如請求項15之監視電路，其中該複數個比較器中之每一者進一步包含一經組態以分配一所施加信號之一電壓之電壓分配器。
  17. 如請求項16之監視電路，其中該電壓分配器包含複數個串聯連接之載入，以用於分配該所施加信號之該電壓。
  18. 如請求項15之監視電路，其中該複數個比較器中之每一者進一步包含一差分放大電路。
  19. 如請求項18之監視電路，其中該差分放大電路包含：一差分信號輸入單元，其連接在一電力供應電壓與一第一節點及一第二節點兩者之間，該差分信號輸入單元 經組態以接收一差分信號；一放大單元，其連接在一接地電壓與該第一及該第二節點兩者之間；及一預充電單元，其連接在該放大單元之一第一輸出節點及一第二輸出節點兩者與該接地電壓之間。
  20. 如請求項15之監視電路，其中該輸出單元包含：一緩衝單元，其經組態以緩衝該複數個載入偵測信號及該熔絲狀態信號；一輸出選擇單元，其回應於該熔絲程式化信號而選擇性地輸出一輸出資料信號或一自該緩衝單元輸出之信號；及一輸出驅動單元，其經組態以將一輸出自該輸出選擇單元之信號輸出至一資料輸出墊。
  21. 如請求項20之監視電路，其中該緩衝單元進一步包含一回應於一選擇信號而選擇性地輸出該複數個偵測信號或該熔絲狀態信號之選擇器。
  22. 如請求項20之監視電路，其中該輸出選擇單元包含：複數個第一傳輸閘極，其經組態以選擇性地輸出該輸出資料；及複數個第二傳輸閘極，其經組態以選擇性地輸出一輸出自該緩衝器之信號。
  23. 如請求項18之監視電路，其中該輸出單元包含：一資料輸出單元，其回應於一時鐘信號而輸出一輸出資料信號； 一輸出控制單元，其回應於一輸出控制信號及該熔絲程式化信號而輸出一輸出自該複數個比較器之信號；一預驅動單元，其經組態以產生一對應於一輸出自該資料輸出單元之信號或一輸出自該輸出控制單元之信號之上拉驅動信號及下拉驅動信號；及一主驅動單元，其回應於該上拉驅動信號及該下拉驅動信號而驅動一資料輸出墊。
TW098101089A 2008-06-10 2009-01-13 用於半導體裝置之監視電路 TWI417892B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080054211A KR100949264B1 (ko) 2008-06-10 2008-06-10 반도체 소자의 모니터링 회로

Publications (2)

Publication Number Publication Date
TW201011765A TW201011765A (en) 2010-03-16
TWI417892B true TWI417892B (zh) 2013-12-01

Family

ID=41400089

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098101089A TWI417892B (zh) 2008-06-10 2009-01-13 用於半導體裝置之監視電路

Country Status (3)

Country Link
US (1) US8098074B2 (zh)
KR (1) KR100949264B1 (zh)
TW (1) TWI417892B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8189419B2 (en) * 2009-07-06 2012-05-29 International Business Machines Corporation Apparatus for nonvolatile multi-programmable electronic fuse system
US8441266B1 (en) * 2009-08-07 2013-05-14 Altera Corporation Sensing circuit
KR101153803B1 (ko) 2010-05-31 2012-07-03 에스케이하이닉스 주식회사 반도체 장치의 퓨즈 회로
KR102034008B1 (ko) 2012-12-27 2019-10-18 에스케이하이닉스 주식회사 반도체 집적회로 및 그의 구동방법
US20190229734A1 (en) * 2018-01-24 2019-07-25 Microsemi Soc Corp. Vertical resistor buffered multiplexer buskeeper
US10714180B2 (en) 2018-02-01 2020-07-14 Microsemi Soc Corp. Hybrid configuration memory cell
US11523198B2 (en) * 2019-04-29 2022-12-06 Knowles Electronics, Llc OTP programmable microphone assembly
JP7368198B2 (ja) * 2019-11-22 2023-10-24 ローム株式会社 半導体装置、メモリ異常判定システム
DE112021003375T5 (de) 2020-06-24 2023-04-06 Microchip Technology Incorporated Erkennung von transistor-transistor-logik- (ttl-) pegeln an einer eingangsschaltung mit verbesserter störfestigkeit bezüglich ruhestromaufnahme
WO2022191904A1 (en) 2021-03-08 2022-09-15 Microchip Technology Incorporated Selectively cross-coupled inverters, and related devices, systems, and methods
CN114284985B (zh) * 2021-12-24 2024-03-12 卡斯柯信号有限公司 一种基于二取二架构的安全切断并保持装置及方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6226211B1 (en) * 1999-09-08 2001-05-01 Samsung Electronics Co., Ltd. Merged memory-logic semiconductor device having a built-in self test circuit
US20020163343A1 (en) * 1998-09-03 2002-11-07 Micron Technology, Inc. Apparatus and method for testing fuses
US6640198B2 (en) * 2001-03-09 2003-10-28 Hitachi, Ltd. Semiconductor device having self test function
US20040051553A1 (en) * 2002-09-13 2004-03-18 Chartered Semiconductor Manufacturing Ltd. Test structures for on-chip real-time reliability testing
US6757857B2 (en) * 2001-04-10 2004-06-29 International Business Machines Corporation Alternating current built in self test (AC BIST) with variable data receiver voltage reference for performing high-speed AC memory subsystem self-test
US20060080058A1 (en) * 2003-09-22 2006-04-13 David Zimmerman Built-in self test for memory interconnect testing
US20060268485A1 (en) * 2005-05-31 2006-11-30 Nec Electronics Corporation Fuse cutting test circuit, fuse cutting test method, and semiconductor circuit
WO2007138958A1 (ja) * 2006-05-30 2007-12-06 Sanyo Electric Co., Ltd. 電気回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4288739A (en) * 1980-03-10 1981-09-08 Kepco, Inc. Dynamic load for testing regulated power supplies
FR2660795B1 (fr) * 1990-04-10 1994-01-07 Sgs Thomson Microelectronics Sa Circuit de detection de fusible.
US5935253A (en) 1991-10-17 1999-08-10 Intel Corporation Method and apparatus for powering down an integrated circuit having a core that operates at a speed greater than the bus frequency
JPH1196795A (ja) 1997-09-25 1999-04-09 Sony Corp 半導体記憶装置
KR100776748B1 (ko) * 2006-05-09 2007-11-19 주식회사 하이닉스반도체 반도체 메모리 장치의 리프레쉬 제어 회로 및 방법
US7701226B2 (en) * 2007-07-03 2010-04-20 Kabushiki Kaisha Toshiba Systems and methods for determining the state of a programmable fuse in an IC

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020163343A1 (en) * 1998-09-03 2002-11-07 Micron Technology, Inc. Apparatus and method for testing fuses
US6226211B1 (en) * 1999-09-08 2001-05-01 Samsung Electronics Co., Ltd. Merged memory-logic semiconductor device having a built-in self test circuit
US6640198B2 (en) * 2001-03-09 2003-10-28 Hitachi, Ltd. Semiconductor device having self test function
US6757857B2 (en) * 2001-04-10 2004-06-29 International Business Machines Corporation Alternating current built in self test (AC BIST) with variable data receiver voltage reference for performing high-speed AC memory subsystem self-test
US20040051553A1 (en) * 2002-09-13 2004-03-18 Chartered Semiconductor Manufacturing Ltd. Test structures for on-chip real-time reliability testing
US20060080058A1 (en) * 2003-09-22 2006-04-13 David Zimmerman Built-in self test for memory interconnect testing
US20060268485A1 (en) * 2005-05-31 2006-11-30 Nec Electronics Corporation Fuse cutting test circuit, fuse cutting test method, and semiconductor circuit
WO2007138958A1 (ja) * 2006-05-30 2007-12-06 Sanyo Electric Co., Ltd. 電気回路

Also Published As

Publication number Publication date
US8098074B2 (en) 2012-01-17
KR100949264B1 (ko) 2010-03-25
KR20090128175A (ko) 2009-12-15
TW201011765A (en) 2010-03-16
US20090303650A1 (en) 2009-12-10

Similar Documents

Publication Publication Date Title
TWI417892B (zh) 用於半導體裝置之監視電路
US7307911B1 (en) Apparatus and method for improving sensing margin of electrically programmable fuses
US8208336B2 (en) Fuse circuit and semiconductor device having the same
US7643356B2 (en) Semiconductor memory device having input device
TW201243852A (en) Semiconductor integrated circuit and semiconductor memory device having fuse circuit
TWI416690B (zh) 半導體裝置
US8193851B2 (en) Fuse circuit of semiconductor device and method for monitoring fuse state thereof
KR101110794B1 (ko) 퓨즈 회로 및 리던던시 회로
US7924646B2 (en) Fuse monitoring circuit for semiconductor memory device
US7924647B2 (en) Fuse circuit and driving method thereof
KR100921831B1 (ko) 반도체 메모리 장치의 퓨즈 모니터링 회로
CN101765886A (zh) 具有冗余的感测放大器
US20090046519A1 (en) Method, device and system for configuring a static random access memory cell for improved performance
US20110182113A1 (en) Semiconductor memory device
US6711077B2 (en) Wafer burn-in test and wafer test circuit
KR101156030B1 (ko) 안티퓨즈 회로 및 그를 포함하는 반도체 집적회로
JP2010278277A (ja) 内部電源回路、半導体装置、及び半導体装置の製造方法
US6225836B1 (en) Semiconductor integrated circuit device capable of altering an operating mode by an electrical input applied from outside product package
US7495472B2 (en) Circuits/methods for electrically isolating fuses in integrated circuits
US8184496B2 (en) Semiconductor device and method for operating the same
US6654300B2 (en) Semiconductor memory device having internal circuit screening function
US9589603B2 (en) Semiconductor device and operating method thereof
KR20050102305A (ko) 리페어 퓨즈의 손상을 감지하는 반도체메모리소자
KR20050106580A (ko) 퓨즈 컷팅시에 외부 전원전압과 다른 별도의 외부전원전압을 사용하는 전기적 퓨즈 회로
JP2009158081A (ja) メモリ素子のテスト装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees