KR20050106580A - 퓨즈 컷팅시에 외부 전원전압과 다른 별도의 외부전원전압을 사용하는 전기적 퓨즈 회로 - Google Patents

퓨즈 컷팅시에 외부 전원전압과 다른 별도의 외부전원전압을 사용하는 전기적 퓨즈 회로 Download PDF

Info

Publication number
KR20050106580A
KR20050106580A KR1020040031356A KR20040031356A KR20050106580A KR 20050106580 A KR20050106580 A KR 20050106580A KR 1020040031356 A KR1020040031356 A KR 1020040031356A KR 20040031356 A KR20040031356 A KR 20040031356A KR 20050106580 A KR20050106580 A KR 20050106580A
Authority
KR
South Korea
Prior art keywords
power supply
supply voltage
fuse
external power
fuse circuit
Prior art date
Application number
KR1020040031356A
Other languages
English (en)
Inventor
최종현
서영훈
김미조
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040031356A priority Critical patent/KR20050106580A/ko
Publication of KR20050106580A publication Critical patent/KR20050106580A/ko

Links

Classifications

    • D—TEXTILES; PAPER
    • D21—PAPER-MAKING; PRODUCTION OF CELLULOSE
    • D21J—FIBREBOARD; MANUFACTURE OF ARTICLES FROM CELLULOSIC FIBROUS SUSPENSIONS OR FROM PAPIER-MACHE
    • D21J3/00—Manufacture of articles by pressing wet fibre pulp, or papier-mâché, between moulds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B30—PRESSES
    • B30B—PRESSES IN GENERAL
    • B30B15/00—Details of, or accessories for, presses; Auxiliary measures in connection with pressing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B30—PRESSES
    • B30B—PRESSES IN GENERAL
    • B30B9/00—Presses specially adapted for particular purposes
    • B30B9/28—Presses specially adapted for particular purposes for forming shaped articles

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

정상동작시에는 외부 전원전압을 사용하며 퓨즈 컷팅시에는 충분한 전류공급 능력이 있고 상기 외부 전원전압과 다른 별도의 외부 전원전압을 사용하는 반도체장치의 전기적 퓨즈(E-Fuse) 회로가 개시된다. 상기 전기적 퓨즈(E-Fuse) 회로는, 패키지 리페어를 위해 전기적으로 컷팅이 가능한 퓨즈를 포함하는 전기적 퓨즈 회로부, 및 정상동작시에는 상기 전기적 퓨즈 회로부의 전원으로서 정상동작용 전원전압을 선택하여 상기 전기적 퓨즈 회로부에 제공하고 패키지 리페어시에는 상기 전기적 퓨즈 회로부의 전원으로서 퓨즈 컷팅용 전원전압을 선택하여 상기 전기적 퓨즈 회로부에 제공하는 제어부를 구비하는 것을 특징으로 한다. 상기 정상동작용 전원전압은 상기 반도체장치의 외부에서 공급되는 외부 전원전압이고, 상기 퓨즈 컷팅용 전원전압은 상기 외부 전원전압과 다른 별도의 외부 전원전압이다.

Description

퓨즈 컷팅시에 외부 전원전압과 다른 별도의 외부 전원전압을 사용하는 전기적 퓨즈 회로{Electrical-Fuse circuit using different external power supply voltage from external power supply voltage}
본 발명은 반도체장치에 관한 것으로, 특히 반도체장치의 전기적 퓨즈(Electrical-Fuse) 회로에 관한 것이다.
반도체장치에는 테스트 및 리페어(repair) 등과 같은 다양한 용도를 위해 퓨즈 회로가 포함된다. 특히 반도체 메모리장치에서는 패키지 상태에서 리페어를 위해 전기적으로 컷팅이 가능한 전기적 퓨즈(Electrical-Fuse, 이하 E-Fuse라 함.)가 이용된다.
E-Fuse를 반도체장치에 적용하기 위해서는 퓨징 전압(Fusing Voltage), 퓨징 전류(Fusing Current), 및 E-Fuse 컷팅(cutting)의 신뢰성이 가장 중요한 요소라고 할 수 있다. 한편 반도체 제조공정이 변화함에 따라 퓨징 전압 및 퓨징 전류도 변하게 되며, 일반적으로 E-Fuse를 컷팅하기 위해서는 수 볼트 이상의 퓨징 전압과 수십 mA의 퓨징 전류가 요구된다.
따라서 E-FUSE 컷팅의 신뢰성을 보장하기 위한 전원 공급을 위해서는 충분한 전류공급 능력을 갖춘 전원전압이 필요하다.
따라서 본 발명이 이루고자하는 기술적 과제는, 정상동작시에는 외부 전원전압을 사용하며 퓨즈 컷팅시에는 충분한 전류공급 능력이 있고 상기 외부 전원전압과 다른 별도의 외부 전원전압을 사용하는 반도체장치의 전기적 퓨즈(E-Fuse) 회로를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 전기적 퓨즈(E-Fuse) 회로는, 패키지 리페어를 위해 전기적으로 컷팅이 가능한 퓨즈를 포함하는 전기적 퓨즈 회로부, 및 정상동작시에는 상기 전기적 퓨즈 회로부의 전원으로서 정상동작용 전원전압을 선택하여 상기 전기적 퓨즈 회로부에 제공하고 패키지 리페어시에는 상기 전기적 퓨즈 회로부의 전원으로서 퓨즈 컷팅용 전원전압을 선택하여 상기 전기적 퓨즈 회로부에 제공하는 제어부를 구비하는 것을 특징으로 한다.
상기 정상동작용 전원전압은 상기 반도체장치의 외부에서 공급되는 외부 전원전압이고, 상기 퓨즈 컷팅용 전원전압은 상기 외부 전원전압과 다른 별도의 외부 전원전압이다.
상기 반도체장치는 반도체 메모리장치이고, 상기 제어부는 상기 반도체 메모리장치 내의 모드 레지스터 셋트(Mode Register Set, MRS)의 출력신호에 응답하여 상기 정상동작용 전원전압과 상기 퓨즈 컷팅용 전원전압중 하나를 선택한다.
본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 래치형 전류 감지증폭기(current sense amplifier)를 이용한 기본적인 E-FUSE 회로를 나타내는 도면이다.
도 1을 참조하면, E-Fuse(F1)과 큰 저항(R1)은 컷팅의 편의를 위해 외부 전원전압(VCC)에 한쪽이 연결되어 있고 컷팅 제어신호(EFUSE_CUT)에 의해 제어되는 컷팅 드라이버 트랜지스터(MN1)은 E-Fuse(F1)의 다른 한쪽과 드레인이 연결되어 있다. 트랜지스터들(M1,M2,M3,M4)은 전류소모가 거의 없고 노드(A)와 노드(B)를 서로 반대의 상태로 만들어 주는 상보형 래치(Complementary Latch)를 이루고 있다. 초기에 파우워 업(Power-Up)시 노드(A)와 노드(B)의 상태는 각 노드의 기생 부하(Parasitic Loading)에 따라 임의의 상태가 된다.
초기신호(INIT_SET)에 의해 제어되는 트랜지스터들(M5,M6)와 트랜지스터들(M3,M4)는 전류 감지증폭기를 구성한다. 초기신호(INIT_SET)로서 반도체 메모리장치 내의 모드 레지스터 셋트(Mode Register Set, MRS)의 출력신호가 사용된다.
한편 노드(A)와 노드(B)의 초기전압을 정해 주기 위해, E-Fuse(F1)의 저항값보다 저항(R1)의 저항값이 크게 설정된다. E-Fuse(F1)와 저항(R1) 간의 저항값 차이에 의해 미세한 전류차이가 발생되며 이에 따라 트랜지스터들(M5,M6,M3,M4)에 의해 형성되는 전류 감지증폭기에 의해 미세한 전압차이가 노드(A)와 노드(B) 사이에 발생된다.
초기신호(INIT_SET)가 논리"하이"로부터 논리"로우"로 천이하면, 노드(A)와 노드(B) 간의 미세한 전압차이를 트랜지스터들(M1,M2,M3,M4)에 의해 구성되는 상보형 래치(Complementary Latch)가 Rail-To-Rail 전압으로 완전히 벌려주게 된다.
다음에 컷팅 제어신호(EFUSE_CUT)가 "하이"로 천이하면 컷팅 드라이버 트랜지스터(MN1)가 턴온되어 순간적으로 많은 전류가 흐르게 되어 E-Fuse(F1)가 끊어지게 되며, E-Fuse(F1)의 저항값이 저항(R1)의 저항값보다 커지게 된다.
그 이후에 초기신호(INIT_SET)가 "하이"로 천이하면, 이때에 다시 상기 전류 감지증폭기가 동작하여 미세한 전압차이를 노드(A)와 노드(B) 사이에 발생시키고, 초기신호(INIT_SET)가 "로우"로 천이하면 상기 트랜지스터들(M1,M2,M3,M4)에 의해 형성되는 상기 상보형 래치(Complementary Latch)에 의해 노드(A) 및 노드(B)의 전압은 다시 Rail-To-Rail 전압으로 스윙(Swing) 하게 된다. 이때 노드(A) 및 노드(B)의 전압은 E-Fuse(F1)를 컷팅하기 전의 전압과는 반대가 된다. 이로써, 상기 상보형 래치가 E-Fuse(F1)가 끊겼다는 정보를 래치하게 된다.
도 2는 본 발명의 일실시예에 따른 E-FUSE 회로를 나타내는 도면이다.
도 2를 참조하면, 본 발명의 일실시예에 따른 E-FUSE 회로는, E-FUSE 회로부(21), 제어부(23), 제1레벨쉬프터(25), 및 제2레벨쉬프터(27)를 구비한다.
E-FUSE 회로부(21)는 도 1의 래치형 전류 감지증폭기를 이용한 기본적인 E-FUSE 회로와 동일하며 패키지 리페어를 위해 전기적으로 컷팅이 가능한 퓨즈(F1)를 포함한다.
E-FUSE 회로부(21)는 E-Fuse(F1), 큰 저항(R1), 컷팅 드라이버 트랜지스터(MN1), 피모스 트랜지스터들(M3,M4), 엔모스 트랜지스터들(M1,M2,M5,M6), 및 인버터들(211,213)을 포함하여 구성된다. 상술한 바와 같이 트랜지스터들(M1,M2,M3,M4)은 전류소모가 거의 없고 노드(A)와 노드(B)를 서로 반대의 상태로 만들어 주는 상보형 래치(Complementary Latch)를 형성한다. 트랜지스터들(M5,M6,M3,M4)은 전류 감지증폭기를 형성한다. 그리고 초기신호(INIT_SET)로서 반도체 메모리장치 내의 모드 레지스터 셋트(Mode Register Set, MRS)의 출력신호가 사용된다.
제어부(23)는 정상동작시에는 E-FUSE 회로부(21)의 전원으로서 정상동작용 전원전압, 즉 외부 전원전압(VCC)을 선택하여 E-FUSE 회로부(21)에 제공하고 패키지 리페어시에는 E-FUSE 회로부(21)의 전원으로서 퓨즈 컷팅용 전원전압, 즉 외부 전원전압(VCC)과 다른 별도의 충분한 전류공급 능력을 갖춘 외부 전원전압(VCCT)을 선택하여 E-FUSE 회로부(21)에 제공한다.
제어부(23)는 정상동작시에 제2레벨쉬프터(27)의 출력신호에 응답하여 턴온되어 외부 전원전압(VCC)을 E-FUSE 회로부(21)로 전달하는 엔모스 트랜지스터(M7), 제2레벨쉬프터(27)의 출력신호를 반전시키는 인버터(231), 및 패키지 리페어시에 인버터(231)의 출력신호에 응답하여 턴온되어 외부 전원전압(VCC)과 다른 별도의 외부 전원전압(VCCT)을 E-FUSE 회로부(21)로 전달하는 엔모스 트랜지스터(M8)을 포함하여 구성된다.
한편 제1레벨쉬프터(25)는 내부 전원전압(IVCC) 레벨을 갖는 컷팅 제어신호(EFUSE_CUT)를 퓨즈 컷팅용 전원전압, 즉 상기 별도의 외부 전원전압(VCCT) 레벨로 변환하여 E-FUSE 회로부(21)의 컷팅 드라이버 트랜지스터(MN1)의 게이트에 제공한다. 제1레벨쉬프터(25)는 피모스 트랜지스터들(M9,M10)과 엔모스 트랜지스터들(M11,M12,M13,M14)로 구성되는 레벨쉬프터 부, 및 인버터들(251,253,255)을 포함하여 구성된다.
제2레벨쉬프터(27)는 내부 전원전압(IVCC) 레벨을 갖는 전원선택 제어신호(EFUSE_CUT_MAIN)를 상기 별도의 외부 전원전압(VCCT) 레벨로 변환하여 제어부(23)의 엔모스 트랜지스터(M7)의 게이트에 제공한다. 제2레벨쉬프터(27)는 피모스 트랜지스터들(M15,M16)과 엔모스 트랜지스터들(M17,M18,M19,M20)로 구성되는 레벨쉬프터 부, 및 인버터들(271,273,275)을 포함하여 구성된다.
전원선택 제어신호(EFUSE_CUT_MAIN)는 반도체 메모리장치 내의 모드 레지스터 셋트(Mode Register Set, MRS)의 출력신호로서 정상동작시에는 "하이"가 되고 패키지 리페어시에는 "로우"가 된다. 이에 따라 정상동작시에는 제2레벨쉬프터(27)의 출력신호가 "하이"가 되어 제어부(23)의 엔모스 트랜지스터(M7)가 턴온되고 정상동작용 전원전압, 즉 외부 전원전압(VCC)이 E-FUSE 회로부(21)로 전달된다. 그리고 패키지 리페어시에는 제2레벨쉬프터(27)의 출력신호가 "로우"가 되어 제어부(23)의 엔모스 트랜지스터(M8)가 턴온되고 퓨즈 컷팅용 전원전압, 즉 외부 전원전압(VCC)과 다른 별도의 외부 전원전압(VCCT)이 E-FUSE 회로부(21)로 전달된다.
이상 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 전기적 퓨즈(E-Fuse) 회로는 정상동작시에는 외부 전원전압을 사용하며 퓨즈 컷팅시에는 충분한 전류공급 능력이 있고 상기 외부 전원전압과 다른 별도의 외부 전원전압을 사용한다. 따라서 퓨즈 컷팅시 정확하게 퓨즈가 컷팅되는 등 퓨즈 컷팅의 신뢰성이 향상될 수 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 래치형 전류 감지증폭기(current sense amplifier)를 이용한 기본적인 E-FUSE 회로를 나타내는 도면이다.
도 2는 본 발명의 일실시예에 따른 E-FUSE 회로를 나타내는 도면이다.

Claims (6)

  1. 패키지 리페어를 위해 전기적으로 컷팅이 가능한 퓨즈를 포함하는 전기적 퓨즈 회로부; 및
    정상동작시에는 상기 전기적 퓨즈 회로부의 전원으로서 정상동작용 전원전압을 선택하여 상기 전기적 퓨즈 회로부에 제공하고 패키지 리페어시에는 상기 전기적 퓨즈 회로부의 전원으로서 퓨즈 컷팅용 전원전압을 선택하여 상기 전기적 퓨즈 회로부에 제공하는 제어부를 구비하는 것을 특징으로 하는 반도체장치의 전기적 퓨즈 회로.
  2. 제1항에 있어서, 상기 정상동작용 전원전압은 상기 반도체장치의 외부에서 공급되는 외부 전원전압인 것을 특징으로 하는 반도체장치의 전기적 퓨즈 회로.
  3. 제2항에 있어서, 상기 퓨즈 컷팅용 전원전압은 상기 외부 전원전압과 다른 별도의 외부 전원전압인 것을 특징으로 하는 반도체장치의 전기적 퓨즈 회로.
  4. 제1항에 있어서, 상기 반도체장치는 반도체 메모리장치이고, 상기 제어부는 상기 반도체 메모리장치 내의 모드 레지스터 셋트(Mode Register Set, MRS)의 출력신호에 응답하여 상기 정상동작용 전원전압과 상기 퓨즈 컷팅용 전원전압중 하나를 선택하는 것을 특징으로 하는 전기적 퓨즈 회로.
  5. 패키지 리페어를 위해 전기적으로 컷팅이 가능한 퓨즈를 포함하는 전기적 퓨즈 회로부를 구비하고,
    정상동작시에는 외부 전원전압을 공급받고 상기 퓨즈의 컷팅시에는 상기 외부 전원전압과 다른 별도의 외부 전원전압을 공급받는 것을 특징으로 하는 반도체장치의 전기적 퓨즈 회로.
  6. 제5항에 있어서, 상기 반도체장치는 반도체 메모리장치이고, 상기 반도체 메모리장치 내의 모드 레지스터 셋트(Mode Register Set, MRS)의 출력신호에 의해 상기 정상동작용 외부 전원전압과 상기 퓨즈 컷팅용 외부 전원전압중 하나가 선택되는 것을 특징으로 하는 전기적 퓨즈 회로.
KR1020040031356A 2004-05-04 2004-05-04 퓨즈 컷팅시에 외부 전원전압과 다른 별도의 외부전원전압을 사용하는 전기적 퓨즈 회로 KR20050106580A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040031356A KR20050106580A (ko) 2004-05-04 2004-05-04 퓨즈 컷팅시에 외부 전원전압과 다른 별도의 외부전원전압을 사용하는 전기적 퓨즈 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040031356A KR20050106580A (ko) 2004-05-04 2004-05-04 퓨즈 컷팅시에 외부 전원전압과 다른 별도의 외부전원전압을 사용하는 전기적 퓨즈 회로

Publications (1)

Publication Number Publication Date
KR20050106580A true KR20050106580A (ko) 2005-11-10

Family

ID=37283321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040031356A KR20050106580A (ko) 2004-05-04 2004-05-04 퓨즈 컷팅시에 외부 전원전압과 다른 별도의 외부전원전압을 사용하는 전기적 퓨즈 회로

Country Status (1)

Country Link
KR (1) KR20050106580A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100824879B1 (ko) * 2006-12-28 2008-04-23 동부일렉트로닉스 주식회사 퓨즈를 가지는 반도체 소자
US8477553B2 (en) 2010-02-04 2013-07-02 Samsung Electronics Co., Ltd. Fuse circuit and semiconductor device having the same
US10872559B2 (en) 2018-10-24 2020-12-22 Lg Display Co., Ltd. Display panel and method for electrically-isolating light emitting diode in display panel

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100824879B1 (ko) * 2006-12-28 2008-04-23 동부일렉트로닉스 주식회사 퓨즈를 가지는 반도체 소자
US8477553B2 (en) 2010-02-04 2013-07-02 Samsung Electronics Co., Ltd. Fuse circuit and semiconductor device having the same
US10872559B2 (en) 2018-10-24 2020-12-22 Lg Display Co., Ltd. Display panel and method for electrically-isolating light emitting diode in display panel

Similar Documents

Publication Publication Date Title
JP2821411B2 (ja) 半導体メモリ素子
KR100193307B1 (ko) 선택기 회로
US6125069A (en) Semiconductor memory device with redundancy circuit having a reference resistance
US7501879B1 (en) eFuse resistance sensing scheme with improved accuracy
US8305822B2 (en) Fuse circuit and semiconductor memory device including the same
KR100949264B1 (ko) 반도체 소자의 모니터링 회로
US20050169071A1 (en) Fuse circuit and semiconductor integrated circuit device
US7061304B2 (en) Fuse latch with compensated programmable resistive trip point
JP2006012211A (ja) 半導体集積回路
JPH10144090A (ja) 半導体メモリ装置の冗長セルデコード回路
KR100361658B1 (ko) 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법
KR20050106580A (ko) 퓨즈 컷팅시에 외부 전원전압과 다른 별도의 외부전원전압을 사용하는 전기적 퓨즈 회로
US7403432B2 (en) Differential read-out circuit for fuse memory cells
US6327178B1 (en) Programmable circuit and its method of operation
US7495472B2 (en) Circuits/methods for electrically isolating fuses in integrated circuits
KR100528480B1 (ko) 반도체장치의 전기적 퓨즈 회로
JPH11328991A (ja) メモリ素子用アンチヒューズ安定化装置
KR100480906B1 (ko) 반도체 메모리 소자의 리페어 회로
JP5458236B2 (ja) 電気ヒューズ判定回路及び判定方法
KR100713064B1 (ko) 반도체 메모리의 데이터폭 제어장치
KR100689804B1 (ko) 반도체 메모리 장치의 고전압 발생회로
KR100439104B1 (ko) 안티퓨즈 제어 회로
KR100632617B1 (ko) 리페어 회로
KR100871376B1 (ko) 퓨즈 회로
JP3076267B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination