TWI416705B - 靜電放電防護裝置 - Google Patents

靜電放電防護裝置 Download PDF

Info

Publication number
TWI416705B
TWI416705B TW099143641A TW99143641A TWI416705B TW I416705 B TWI416705 B TW I416705B TW 099143641 A TW099143641 A TW 099143641A TW 99143641 A TW99143641 A TW 99143641A TW I416705 B TWI416705 B TW I416705B
Authority
TW
Taiwan
Prior art keywords
opening
electrostatic discharge
protection device
metal contact
substrate
Prior art date
Application number
TW099143641A
Other languages
English (en)
Other versions
TW201225255A (en
Inventor
Yeh Jen Huang
Yeh Ning Jou
Ming Dou Ker
Wen Yi Chen
Chia Wei Hung
Hwa Chyi Chiou
Original Assignee
Vanguard Int Semiconduct Corp
Univ Nat Chiao Tung
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard Int Semiconduct Corp, Univ Nat Chiao Tung filed Critical Vanguard Int Semiconduct Corp
Priority to TW099143641A priority Critical patent/TWI416705B/zh
Priority to US13/040,415 priority patent/US8507946B2/en
Publication of TW201225255A publication Critical patent/TW201225255A/zh
Application granted granted Critical
Publication of TWI416705B publication Critical patent/TWI416705B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62Protection against overvoltage, e.g. fuses, shunts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

靜電放電防護裝置
本發明提供一種防護結構,特別是有關於一種靜電放電(Electrostatic Discharge;ESD)防護結構。
積體電路的ESD事件,指的是具有高電壓的靜電電荷,透過積體電路晶片的釋放過程。雖然如此的靜電電荷量通常不多,但是,因為高電壓的原因,其釋放的瞬間能量也相當的可觀,如果沒有善加處理,往往會造成積體電路的燒毀。
因此,ESD已經是半導體產品中重要的可靠度考量之一。比較為一般人熟悉的ESD測試有兩種,人體放電模式(human body model,HBM)以及機器放電模式(machine model,MM)。一般商業用的積體電路都必須具備一定程度的HBM以及MM之耐受度,才可以販售,否則,積體電路非常容易因為偶然的ESD事件而損毀。也因此,如何製造一個有效率的ESD防護裝置/元件,來保護積體電路,也是業界一直不斷探討與研究的問題。
本發明提供一種靜電放電防護裝置包括,一基底、一第一摻雜區、一第二摻雜區、一第三摻雜區、一閘極以及複數第一金屬接觸窗。基底具有一第一導電型態。第一摻雜區形成在基底之中,並具有一第二導電型態。第二摻雜區形成在基底之中,並具有第二導電型態。第三摻雜區形成在基底之中,具有第一導電型態,並位於第一及第二摻雜區之間。閘極形成在基底之上,並位於第一及第二摻雜區之間。閘極具有一第一開口。第一金屬接觸窗穿過第一開口,接觸第三摻雜區。
為讓本發明之特徵和優點能更明顯易懂,下文特舉出較佳實施例,並配合所附圖式,作詳細說明如下:
第1A圖為本發明之靜電放電防護裝置之一可能實施例。如圖所示,靜電放電防護裝置100包括,基底110、摻雜區120、130、140、閘極150以及金屬接觸窗161~163。基底110具有一第一導電型態。第一導電型態可為P型或N型。
摻雜區120、130及140形成在基底110之中。在本實施例中,摻雜區120及130具有一第二導電型態。摻雜區140位於摻雜區120及130之間,並具有第一導電型態。在本實施例中,第二導電型態不同於第一導電型態。在一可能實施例中,第一導電型態為P型,第二導電型態為N型。在另一可能實施例中,第一導電型態為N型,第二導電型態為P型。
閘極150形成在基底110之上,並位於摻雜區120及130之間。在本實施例中,閘極150具有開口151。藉由開口151,便可露出摻雜區140。複數金屬接觸窗(contact)穿過開口151,接觸摻雜區140。在本實施例中,金屬接觸窗與閘極150彼此絕緣。
本發明並不限定開口151的形狀、面積及數量。在本實施例中,閘極150僅具有一開口151。開口151係為一封閉區域,但並非用以限制本發明。在本實施例中,開口151的形狀為長方形。在另一可能實施例中,開口151可為正方形、圓形、或其它形狀。在其它實施例中,閘極150具有複數開口,每個開口的形狀及面積可相同或不同。
另外,本發明並不限定穿過開口151的金屬接觸窗的數量以及排列方式。為方便說明,第1A圖僅顯示三個金屬接觸窗161~163。在其它實施例中,至少有二個金屬接觸窗穿過開口151。另外,在本實施例中,金屬接觸窗161~163係以直線方式排列。在其它實施例中,穿過開口151的金屬接觸窗可以其它方式排列。
第1B圖為第1A圖的部分俯視圖。如圖所示,金屬接觸窗161~163穿過閘極150的開口151,用以連接摻區140。在本實施例中,摻雜區120及130各自具有金屬接觸窗121~123及131~133。
摻雜區120、130及140可透過金屬接觸窗121~123、131~133及161~163,連接到外部的導線。在本實施例中,金屬接觸窗121~123及131~133的排列方式與金屬接觸窗161~163相同,但並非用以限制本發明。在其它實施例中,金屬接觸窗121~123、131~133及161~163的排列方式可互不相同。
第1C圖為本發明之閘極之另一可能俯視圖。如圖所示,閘極150C具有開口151C及152C。開口151C的形狀及面積不同於開口152C。在本實施例中,開口151C為正方形,而開口152C為長方形。
如圖所示,開口151C的金屬接觸窗161C~164C的數量大於開口152C的金屬接觸窗165C~166C的數量。在本實施例中,開口151C具有金屬接觸窗161C~164C,而開口152C具有金屬接觸窗165C~166C。金屬接觸窗161C~166C係連接到相同的摻雜區。
第1D圖為本發明之閘極之另一可能俯視圖。在本實施例中,閘極150D具有開口151D~153D。開口151D~153D的形狀相同,但面積不同。開口152D的金屬接觸窗的數量多於開口151D及153D的金屬接觸窗的數量
第1E圖為本發明之閘極之另一可能俯視圖。如圖所示,閘極150E具有開口151E~154E。開口151E~154E的形狀相似,並且具有相同數量的金屬接觸窗。在本實施例中,開口151E的金屬接觸窗的排列方式與開口152E的金屬接觸窗的排列方式相同,但不同於開口153E及154E的金屬接觸窗的排列方式。
藉由第1B~1E圖可知,本發明之靜電放電防護裝置的閘極具有至少一開口,用以讓複數金屬接觸窗穿過。該等金屬接觸窗穿過閘極,耦接閘極下方的摻雜區,因而提高靜電放電防護裝置的維持電壓(holding voltage)。本發明並不限定開口的數量、形狀、面積以及穿過開口的金屬接觸窗的排列方式及數量。
第2圖為本發明之靜電放電防護裝置之另一可能實施例。如圖所示,靜電放電防護裝置200具有基底210、摻雜區221~223、231~236以及閘極240。基底210、摻雜區221~223、231~236以及閘極240的形成位置如第2圖所示,故不再贅述。
在一可能實施例中,基底210、摻雜區223、232、234及236具有P型導電型態,而摻雜區221、222、231、233及235具有N型導電型態。因此,靜電放電防護裝置200係為一N型矽控整流器(N-type Silicon Controlled Rectifier;NSCR),其可使用在高操作電壓的系統中。在另一可能實施例中,基底210、摻雜區223、232、234及236具有N型導電型態,而摻雜區221、222、231、233及235具有P型導電型態。因此,靜電放電防護裝置200可構成一PSCR。
以NSCR為例,在本實施例中,摻雜區221係為一高壓N型井區(HVNW),摻雜區222係為N型汲極漂移區(NDD),摻雜區223係為P型本體(P_Body),摻雜區231~236具有高摻雜濃度。
在本實施例中,摻雜區234透過金屬接觸窗264連接至導線272,其中金屬接觸窗264穿過閘極240的開口241。另外,摻雜區235及236分別透過金屬接觸窗265及266,連接至導線272。摻雜區231~233分別透過金屬接觸窗261~263,連接至導線271。
當一靜電放電事件發生在導線271,並且導線272連接至地(ground)時,靜電放電防護裝置200可將靜電放電電流,釋放至地。在本實施例中,藉由穿過開口241的多個金屬接觸窗264,便可提高靜電放電防護裝置200的維持電壓(holding voltage)。
第3圖為本發明之靜電放電防護裝置之另一可能實施例。如圖所示,靜電放電防護裝置300包括基底310、摻雜區321~323、331~334以及閘極340。由於基底310、摻雜區321~323、331~334以及閘極340的形成位置如第3圖所示,故不再加以贅述。
在一可能實施例中,基底310、摻雜區323、332及334具有P型導電型態,而摻雜區321、322、331及333具有N型導電型態。因此,靜電放電防護裝置300可構成一NMOS電晶體。在另一可能實施例中,基底310、摻雜區323、332及334具有N型導電型態,而摻雜區321、322、331及333具有P型導電型態。因此,靜電放電防護裝置300可構成一PMOS電晶體。
以NMOS電晶體為例,在本實施例中,摻雜區321係為一高壓N型井區;摻雜區322係為NDD結構,摻雜區323為P型本體。摻雜區331透過金屬接觸窗,連接到導線351。摻雜區332~334透過金屬接觸窗,連接到導線352。
當一靜電放電事件發生在導線351,並且導線352接地時,靜電放電防護裝置300可將一靜電放電電流釋放至地。另外,由於摻雜區332透過多個金屬接觸窗連接到導線352,故可增加靜電放電防護裝置300的維持電壓。
第4圖為本發明之靜電放電防護裝置之另一可能實施例。在本實施例中,靜電放電防護裝置400係為(絕緣閘極雙極性電晶體(Insulated Gate Bipolar Transistor;IGBT)。如圖所示,靜電放電防護裝置400包括,基底410、摻雜區421~423、431~434以及閘極440。
在本實施例中,基底410、摻雜區423、431、432及434具有P型導電型態,摻雜區421、422、433具有N型導電型態。在一可能實施例中,摻雜區421為高壓N型井區,摻雜區422為NDD結構,摻雜區423為P型本體。
閘極440具有開口441。金屬接觸窗451~453穿過開口441連接摻雜區432。藉由穿過開口441的金屬接觸窗451~453,便可提高靜電放電防護裝置400的維持電壓。
除非另作定義,在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外,除非明白表示,詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致,而不應解釋為理想狀態或過分正式之語態。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、300、400...靜電放電防護裝置
110、210、310、410...基底
271、272、351、352...導線
150、150C、150D、150E、240、340、440...閘極
120、130、140、221~223、231~236、321~323、331~334、421~423、431~434...摻雜區
151、151C、152C、151D~153D、151E~154E、241、341、441...開口
121~123、131~133、153、154、161~163、161C~166C、261~266、451~453...金屬接觸窗
第1A圖為本發明之靜電放電防護裝置之一可能實施例。
第1B~1E圖為本發明之閘極之可能實施例。
第2-4圖為本發明之靜電放電防護裝置之其它可能實施例。
100...靜電放電防護結構
110...基底
120、130、140...摻雜區
150...閘極
151...開口
161~163...金屬接觸窗

Claims (10)

  1. 一種靜電放電防護裝置,包括:一基底,具有一第一導電型態;一第一摻雜區,形成在該基底之中,並具有一第二導電型態;一第二摻雜區,形成在該基底之中,並具有該第二導電型態;一第三摻雜區,形成在該基底之中,具有該第一導電型態,並位於該第一及第二摻雜區之間;一閘極,形成在該基底之上,並位於該第一及第二摻雜區之間,該閘極具有一第一開口及一第二開口;以及複數第一金屬接觸窗,穿過該第一開口,接觸該第三摻雜區。
  2. 如申請專利範圍第1項所述之靜電放電防護裝置,其中該第一開口為一封閉區域。
  3. 如申請專利範圍第1項所述之靜電放電防護裝置,其中該第二開口的面積等於該第一開口的面積。
  4. 如申請專利範圍第1項所述之靜電放電防護裝置,其中該第二開口的面積不等於該第一開口的面積。
  5. 如申請專利範圍第4項所述之靜電放電防護裝置,更包括:複數第二金屬接觸窗,穿過該第二開口,接觸該第三摻雜區。
  6. 如申請專利範圍第5項所述之靜電放電防護裝置,其中該等第二金屬接觸窗的數量大於或小於該等第一金屬接 觸窗的數量。
  7. 如申請專利範圍第5項所述之靜電放電防護裝置,其中該等第二金屬接觸窗的排列方式不同於該等第一金屬接觸窗的排列方式。
  8. 如申請專利範圍第4項所述之靜電放電防護裝置,其中該第二開口的形狀不同於該第一開口的形狀。
  9. 如申請專利範圍第1項所述之靜電放電防護裝置,其中該等第一金屬接觸窗與該閘極彼此絕緣。
  10. 如申請專利範圍第1項所述之靜電放電防護裝置,其中該第一導電型態為P型,該第二導電型態為N型。
TW099143641A 2010-12-14 2010-12-14 靜電放電防護裝置 TWI416705B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099143641A TWI416705B (zh) 2010-12-14 2010-12-14 靜電放電防護裝置
US13/040,415 US8507946B2 (en) 2010-12-14 2011-03-04 Electrostatic discharge protection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099143641A TWI416705B (zh) 2010-12-14 2010-12-14 靜電放電防護裝置

Publications (2)

Publication Number Publication Date
TW201225255A TW201225255A (en) 2012-06-16
TWI416705B true TWI416705B (zh) 2013-11-21

Family

ID=46198496

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099143641A TWI416705B (zh) 2010-12-14 2010-12-14 靜電放電防護裝置

Country Status (2)

Country Link
US (1) US8507946B2 (zh)
TW (1) TWI416705B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316805B1 (en) * 2000-01-06 2001-11-13 Vanguard International Semiconductor Corporation Electrostatic discharge device with gate-controlled field oxide transistor
US6392860B1 (en) * 1999-12-30 2002-05-21 Vanguard International Semiconductor Corp. Electrostatic discharge protection circuit with gate-modulated field-oxide device
TW502459B (en) * 2001-01-03 2002-09-11 Taiwan Semiconductor Mfg Diode structure with high electrostatic discharge protection and electrostatic discharge protection circuit design of the diode

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714784A (en) * 1995-10-19 1998-02-03 Winbond Electronics Corporation Electrostatic discharge protection device
US6002156A (en) * 1997-09-16 1999-12-14 Winbond Electronics Corp. Distributed MOSFET structure with enclosed gate for improved transistor size/layout area ratio and uniform ESD triggering
US6794715B1 (en) * 2001-07-05 2004-09-21 Altera Corporation ESD protection device for high performance IC
TW560042B (en) * 2002-09-18 2003-11-01 Vanguard Int Semiconduct Corp ESD protection device
JP2004363136A (ja) * 2003-06-02 2004-12-24 Nec Electronics Corp 半導体回路装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392860B1 (en) * 1999-12-30 2002-05-21 Vanguard International Semiconductor Corp. Electrostatic discharge protection circuit with gate-modulated field-oxide device
US6316805B1 (en) * 2000-01-06 2001-11-13 Vanguard International Semiconductor Corporation Electrostatic discharge device with gate-controlled field oxide transistor
TW502459B (en) * 2001-01-03 2002-09-11 Taiwan Semiconductor Mfg Diode structure with high electrostatic discharge protection and electrostatic discharge protection circuit design of the diode

Also Published As

Publication number Publication date
US20120146151A1 (en) 2012-06-14
TW201225255A (en) 2012-06-16
US8507946B2 (en) 2013-08-13

Similar Documents

Publication Publication Date Title
US8569836B2 (en) Semiconductor device
US20100148256A1 (en) Lateral diffused metal oxide semiconductor (ldmos) devices with electrostatic discharge (esd) protection capability in integrated circuit
CN108122904B (zh) 一种esd保护结构
US20200294993A1 (en) Electrostatic discharge (esd) robust transistors and related methods
US10566412B2 (en) High voltage junction field effect transistor (JFET) with spiral voltage divider
TWI416705B (zh) 靜電放電防護裝置
TW201539745A (zh) 高壓半導體元件及其製造方法
CN104465666B (zh) Soi工艺的静电保护结构及其构成的静电保护电路
TWI613786B (zh) 半導體裝置
TWI575747B (zh) 半導體裝置
CN109037195A (zh) 半导体结构及其形成方法
CN109671702B (zh) 静电放电保护设备
TWI566376B (zh) 半導體裝置及其製造方法
TW201717351A (zh) 一種半導體裝置
TWI575701B (zh) 靜電放電保護裝置
US9659921B2 (en) Power switch device
TWI678790B (zh) 靜電放電防護元件
JP2013219246A (ja) 保護ダイオード
TWI473268B (zh) 高壓半導體元件及其操作方法
TWI742221B (zh) 溝槽金氧半導體元件及其製造方法
US9397088B2 (en) Semiconductor device
TWI555163B (zh) 半導體結構
TWI585936B (zh) 靜電放電保護結構
TWI458091B (zh) 靜電放電防護裝置
JP2005223026A (ja) 半導体装置