TWI416449B - 用於真空螢光顯示器之絲線電源供應器電路 - Google Patents

Description

用於真空螢光顯示器之絲線電源供應器電路

本發明係有關用於真空螢光顯示器之絲線電源供應器電路。

發明背景

本發明關於用於一真空螢光顯示器的一驅動電路且，更特定地說，關於用於給一真空螢光顯示器之絲線供應電力的一驅動電路。

一真空螢光顯示器是在具有至少一個透明側面的一已排空容器(包封)中容置一陽極與一陰極的一電子管。通常地，該真空螢光顯示器具有一個三極管結構，該三極管結構在該陽極與該陰極之間具有一柵極以控制由該陰極發射的電子的移動。在此真空螢光顯示器中，該柵極加速由該陰極所發射的電子以使這些電子與施加在該陽極上的磷光體碰撞。然後，該磷光體發光，且顯示一所欲的圖案。

通常地，該陰極使用施有一電子發射材料的一絲線。將電力供應至該絲線以使其產生熱，藉此產生熱電子。

為驅動該真空螢光顯示器，需要一用於供應一絲線電壓、一柵極電壓、及一陽極電壓的驅動電路。

該絲線電壓需要是一低AC電壓，例如，約5V。然而，該柵極電壓及該陽極電壓需要是約50V的高DC電壓。通常地，該柵極電壓與該陽極電壓使用相同的電壓。在下文中，該柵極電壓與該陽極電壓將被共同地稱之為一“顯示電壓”。

習知地，當將該絲線電壓與該顯示電壓供應給該真空螢光顯示器時，一電壓倍增電路將一AC絲線電壓加倍及整流以產生一DC顯示電壓。此配置提供了該絲線電壓電源供應器與該顯示電壓電源供應器之部份共同性。

然而，當該AC電壓遭加倍且整流時，功率損失很大。此外，由於該電壓倍增電路變熱，可靠性降低。

一種透過脈衝驅動一電壓倍增電路而降低損耗的驅動電路已被提出(日本專利早期公開案第2003-29711與第2005-181413號案)。

第5圖顯示了脈衝驅動一電壓倍增電路的一驅動電路之配置的一範例。參考第5圖，一驅動電路200包括一邏輯電源供應器20、一參考振盪器21、一1/2頻分電路22、一絲線驅動IC 23、及一增加電路24。

該邏輯電源供應器20從一輸入電壓(DC電壓)Vi產生一DC電源供應器電壓Vcc。

該參考振盪器21包括一反相放大器IC、二極體、電阻器及一電容器，且產生如第6A圖所顯示的約100至200kHz的一參考時鐘信號。該參考時鐘信號是輸入至該絲線驅動器IC 23的一端SEL。該1/2頻分電路22包括一正反器及電阻器，且透過使該參考時鐘信號的頻率減半而產生如第6B圖所示的一外部時鐘信號。該外部時鐘信號是輸入至該絲線驅動器IC 23的一外部時鐘輸入端EXTCK。

該絲線驅動器IC 23開關該輸入電壓Vi且從輸出端OUT1與OUT2輸出互補差異脈衝電壓P1與P2(第6C圖與第6D圖)。將來自該絲線驅動器IC 23的該等差異脈衝電壓P1與P2供應至一絲線6，藉此將一AC絲線電壓Ef施加在該絲線6之各處上(在F1與F2兩端之間)。當該SEL端處於“H”位準時，是執行基於該絲線驅動器IC 23的一內部振盪器(未顯示)的一內部時鐘操作。當該SEL端處於“L”位準時，是執行基於該外部時鐘信號的一外部時鐘操作。

該增加電路24由包括二極體與電容器的一電壓倍增電路，及包括一電晶體、齊納二極體(Zener diode)、電阻器及電容器的一射極隨動調整器所形成。該增加電路24增加且整流從該絲線驅動器IC 23所輸出的該等差異脈衝電壓P1與P2，並將其等作為該顯示電壓的一DC電壓VDD2而輸出。

然而，在以上所描述的習知驅動電路中，當該DC電源供應Vi改變時，該DC電源供應器電壓Vcc變化，且供應至該絲線的有效電壓也改變。這致使由該絲線所發射的電子數量上的變化，且降低顯示品質，導致，例如，該真空螢光顯示器的壽命縮短或閃爍的顯示。

發明概要

本發明之一目標是當一DC電源供應器電壓Vcc改變時抑制一真空螢光顯示器之顯示品質的降低。

為實現以上目標，依據本發明，提供了一種真空螢光顯示器的絲線電源供應器電路，其包含一積分電路，連接至一信號輸入端，該信號輸入端是接收具有與一DC電源供應器電壓相對應之幅度的一脈衝信號；一比較電路，連接至該積分電路，該比較電路是將來自該積分電路的一輸出電壓與一參考電壓相比較，並輸出一結果；一第一絲線陰極連接端，是連接至一真空螢光顯示器的一絲線陰極的一端，且將該DC電源供應器電壓施加至該絲線陰極的該端，該真空螢光顯示器包括該絲線陰極、一與該絲線陰極相間隔且具有一螢光材料施加於其上的陽極，及用於容置該絲線陰極與該陽極的一已排空容器；一第二絲線陰極連接端，是連接至該絲線陰極的另一端，以透過一電容性元件將該絲線陰極的另一端接地；及一個三端元件，包括一第一端、一第二端、及一第三端，該第一端是連接至該第一絲線陰極連接端，該第二端被接地，而該第三端是接收來自該比較電路的一輸出，以藉此依據來自該比較電路的該輸出開關在該第一端與該第二端之間的一路徑。

圖式簡單說明

第1圖是一電路圖，顯示了依據本發明之實施例的一真空螢光顯示器的一絲線電源供應器電路之配置；第2A圖至第2E圖是用於解釋在第1圖中所顯示的該絲線電源供應器電路之操作的時序圖；第3A圖至第3E圖是用於解釋在第1圖中所顯示的該絲線電源供應器電路之操作的時序圖；第4A圖至第4C圖是用於解釋該真空螢光顯示器發光時序與該絲線驅動電壓波形之間的關聯的時序圖；第5圖是一電路圖，顯示了一習知的驅動電路的配置之一範例；及第6A圖至第6D圖是用於解釋第5圖中所顯示的該驅動電路之操作的時序圖。

較佳實施例之詳細說明

現在將參考該等附圖描述本發明之實施例。

參考第1圖，一VFD(真空螢光顯示器)是在例如由玻璃製造的一已排空容器中容置一形成於一基體且具有一螢光材料施加於其上的陽極，分離地組配在該陽極之上的一絲線陰極301，及組配在該陽極與該絲線陰極之間的一柵極電極(未顯示)，而形成。

該VFD 30包括將從一絲線電源供應器電路(下文將描述)所供應的一絲線電壓施加於其上的絲線陰極連接端F1與F2，將作為顯示電壓的一DC電壓VDD與一DC電源供應器電壓Vcc(約5V)施加於其上的電源供應器端，及用以接收從一外部裝置(用於驅動VFD的CPU 10)所供應用於該VFD 30之驅動及顯示的各種信號CLK、BK、LAT、及SI的信號輸入端。

注意到，本實施例之該VFD 30是呈一矩陣類型，包括多個由俯視來看是呈矩陣排列的陽極。然而，在本發明中，該VFD可以是所謂的段類型(segment type)，包括具有任意形狀的陽極，只要其使用一絲線陰極作為一電子源。

作為一顯示電壓的該DC電壓VDD可藉由例如習知的一電壓倍增電路從該DC電源供應器電壓Vcc所獲得。然而，第1圖並未說明該電壓倍增電路等，且將省略對其之詳細描述。

用於驅動該VFD的該CPU 10是一真空螢光顯示器驅動電路，其接收該DC電源供應器電壓Vcc及輸出該等信號CLK、BK、LAT、及SI以驅動該VFD 30。該用於驅動VFD的CPU 10具有一時鐘信號輸出端101以輸出一類脈衝時鐘信號，其具有一與該VFD驅動信號之週期的一整約數(integral submultiple)相對應的週期，且與該DC電源供應器電壓Vcc相對應的一峰值。從該CPU 10的該時鐘信號輸出端101所輸出並用於驅動該VFD的該時鐘信號之振盪源與從該CPU 10所輸出的該VFD驅動信號(例如，CLK)的振盪源是相同的。因此，該時鐘信號的週期可被精確地設定至該VFD驅動信號之週期的一整約數，而不必與該VFD驅動信號同步。

在依據此實施例的該絲線電源供應器電路中，從該CPU 10的該時鐘信號輸出端101所輸出之用於驅動VFD的該時鐘信號可作為該輸入信號，即，將在下文描述的該絲線電源供應器電路的該時鐘信號。

[1.絲線電源供應器電路的配置]

依據此實施例的該絲線電源供應器電路包括接收具有與該DC電源供應器電壓Vcc相對應的一幅度之一脈衝信號的一RC電路40，將該RC電路40的輸出電壓與一參考電壓相比較且輸出該結果的一比較電路20，及作為一個三端元件的一開關電晶體TR1，其依據來自該比較電路20的該輸出而把被施加該DC電源供應器電壓Vcc的該VFD 30的該絲線陰極連接端F1接地。

更特定地說，該RC電路40包括具有連接至接收從該CPU 10所輸出用於驅動VFD的該時鐘信號的一信號輸入端a的一端的一電阻性元件R1，及具有連接至該電阻性元件R1的另一端的一端及接地的另一端的一電容性元件C1。該RC電路40是如同一積分電路般運作。

該比較電路20的反相輸入端是連接至在該電阻性元件R1與該電容性元件C1之間的節點。該電容性元件C1上的電壓是施加至該反相輸入端。該比較電路20的該非反相輸入端是連接至一參考電壓電路50的輸出端。一預定的參考電壓是施加至該非反相輸入端。

注意到，該參考電壓電路50透過將一預定電壓Vref藉由電阻性元件R2與R3之分壓而輸出一預定參考電壓Vs(=Vref×R3/(R2+R3))。

該第一絲線陰極連接端F1是連接至該VFD 30之該絲線陰極301的一端，以透過一電感L1將該DC電源供應器電壓Vcc施加至該絲線陰極301的該端上。另一方面，該第二陰極連接端F2是連接至該絲線陰極301的另一端，以透過一電容性元件C2使該絲線陰極301的另一端接地。因此，當該第一及第二絲線陰極連接端F1、F2被連接至該絲線陰極301時，即形成了包括該電感L1及該電容性元件C2的一LC電路。

在該開關電晶體TR1中，作為該第一端的該汲極端是連接至該第一絲線陰極連接端F1。作為該第二端的源極端是接地。來自該比較電路20的輸出是輸入至作為該第三端的該閘極端，以藉此使該汲極與源極之間的路徑是依據來自該比較電路20的該輸出而被開關。

[2.絲線電源供應器電路之操作]

接下來參考第2A至2E圖與第3A至3E圖將描述依據此實施例的該絲線電源供應器電路之操作。第2A至2E圖與第3A至3E圖顯示了在該絲線電源供應器電路的以下點上電壓的時間-速率變化。

第2A圖與第3A圖：該絲線電源供應器電路的該信號輸入端(第1圖中的點a)；第2B圖與第3B圖：該比較電路20的該反相輸入端(點b)與該非反相輸入端(點c)；第2C圖與第3C圖：該比較電路20的該輸出信號(點d)；第2D圖與第3D圖：該第一絲線陰極連接端F1(點e)；第2E圖與第3E圖顯示了供應至該絲線陰極的一電壓上的時間-速率變化。

[2.1.絲線電源供應器電路的基本操作]

首先參考第2A至2E圖將描述依據此實施例的該絲線電源供應器電路之基本操作。

如第2A圖所示，從該CPU 10輸出用於驅動VFD且輸入至該信號輸入端(點a)的該時鐘信號是具有峰值Vcc、週期T、及一開啟時間τ的一類脈衝信號。

該時鐘信號是輸入至包括有該電阻性元件R1與該電容性元件C1的該RC電路40。該電容性元件C1上的電壓依據由該電阻性元件R1與該電容性元件C1所決定的一時間常數而呈現一鋸齒形變化，如在第2B圖中所示。此電壓是輸入至該比較電路20的該反相輸入端(點b)。

另一方面，該預定電壓Vs是輸入至該比較電路20的該非反相輸入端(點c)。因此，當該比較電路20的非反相輸入是大於反向輸入時是處於開啟狀態(ton=t1+t2)，且當該非反相輸入小於該反相輸入時是處於關閉狀態(toff=T-ton)的一信號是輸出至該比較電路20的該輸出端(點d)，如在第2C圖中所示。

該反相輸入端(點b)的該電壓波形之VHIGH、VLOW、t1、及t2為：

VHIGH=Vcc×{1-e^-(t/R1C1) }/{1-e^-(T/R1C1) }　...(1)

VLOW=VHIGH×e^{-((T-t)/R1C1)} 　...(2)

t1=-R1×C1×ln(VLOW/Vs)　...(3)

t2=-R1×C1×ln{(Vcc-Vs)/(Vcc-VLOW)}　...(4)

當在第2C圖中所顯示的該信號是輸入至該開關電晶體TR1的該閘極端以開啟/關閉在該汲極與該源極之間的該路徑時，該第一絲線陰極連接端F1(點e)之電勢上的變化具有與該比較電路20的該輸出信號(第2C圖)相反的相位，如在第2D圖中所示。

此時，該第一絲線陰極連接端F1的一電勢VDS可由來自該比較電路20的該輸出之一工作週期D的一函數表示，且由以下方程式給出：

VDS=Vcc×(T/toff)=Vcc/(1-D)　...(5)

其中D=ton/T

因此，每次開啟/關閉在該開關電晶體TR1的該汲極與源極之間的該路徑時，該電容性元件C2是重複地被充電與放電，且第2圖中所示的一電壓(絲線電壓)是施加至該絲線陰極301。此時，被施加至該絲線陰極301的一正向電壓Vef1與一反向電壓Vef2為：

Vef1=VDS-VF2=D×Vcc/(1-D)　....(6)

Vef2=VF2=Vcc　....(7)

由於當開啟該開關電晶體TR1時透過該絲線陰極301從該電容性元件C2上移除的電荷等於當關閉該開關電晶體TR1時透過該絲線陰極301儲存在該電容性元件C2中的電荷，該第二絲線陰極連接端F2的電勢為VF2=Vcc。為滿足以上描述的VF2=Vcc，該第二絲線陰極連接端F2可直接連接至該DC電源供應器電壓Vcc。

施加至該絲線陰極301的該等電壓的有效值為：

ef1=Vef1×(1-D)^1/2 =Vcc×D×(1-D)^1/2 　...(8)

ef2=Vef2×D^1/2 　...(9)

該絲線電壓為：

Ef=(ef1² +ef2² )^1/2 　...(10)

由以上的描述可知，該絲線電壓Ef是由該時鐘信號週期T、開啟時間τ、電阻R1、電容C1、預定參考電壓Vs、及DC電源供應器電壓Vcc所表示。

該等參數值是被設定以使由該DC電源供應器電壓Vcc中的變化所引起的該絲線電壓Ef變化最小化。這使當該DC電源供應器電壓Vcc改變時，能夠穩定該絲線電壓Ef且抑制在該VFD之顯示品質上的降低。

[2.2.DC電源供應器電壓Vcc的變化與絲線電壓供應器電路的操作]

接下來參考第3A至3E圖將描述當該DC電源供應器電壓Vcc改變時該絲線電源供應器電路之操作。

當該DC電源供應器電壓Vcc降低時，如第3A圖中該間斷線所指示，該電容性元件C1上的電壓，即，該比較電路20的該反相輸入端(點b)的該輸入電壓信號也降低，如第3B圖中該間斷線所指示。相反地，不管該DC電源供應器電壓Vcc是如何，該比較電路20的該非反相輸入端(點c)的該電勢Vs始終不變。

因此，當該DC電源供應器電壓Vcc降低時，該比較電路20的反相輸入小於非反相輸入的時間變長。因此如第3C圖所示，該比較電路20的該輸出之工作週期改變。該開啟時間ton變長，且該關閉時間toff變短。

當該DC電源供應器電壓Vcc降低時，該比較電路20的該輸出之該開啟時間ton變長，且該關閉時間toff變短。也就是說，該比較電路20的該輸出之該工作週期D增加。

如果該工作週期D增加，在該開關電晶體TR1的該汲極與該源極之間的該路徑遭關斷以將該電壓Vef1透過該增加線圈L1施加至該第一絲線陰極連接端F1的時間縮短，如第3E圖中的間斷線所示。此時，該電壓Vef1的值增加，從方程式(6)即可清楚看出。

另一方面，當該DC電源供應器電壓Vcc升高時，該比較電路20的該輸出之該工作週期D降低。因此，在該開關電晶體TR1的該汲極與源極之間的該路徑遭關斷以透過該增加線圈L1將該電壓Vef1施加至該第一絲線陰極連接端F1的時間變長，且該電壓Vef1的值降低。

即使當該DC電源供應器電壓Vcc改變時，施加至該絲線陰極301的絲線電壓及其應用時間發生改變以吸收在該DC電源供應器電壓Vcc上的改變。因此，即使當該DC電源供應器電壓Vcc改變時，仍可能穩定該絲線電壓，且抑制由在該DC電源供應器電壓Vcc之改變所引起的在該VFD之該顯示品質上的降低。

如上所述，從該CPU 10之該時鐘信號輸出端101所供應用於驅動VFD的該絲線電源供應器電路之該時鐘信號，是基於與驅動該VFD 30的該等各種信號CLK、BK、LAT、及SI相同的振盪源的。因此，該時鐘信號的週期可精確地遭設定至該VFD驅動信號之週期的一整約數。

第4A圖至第4C圖顯示了在該VFD發光時序與該絲線驅動電壓波形之間的關聯。在此實施例中，該絲線驅動電壓的該週期T是該VFD驅動信號之週期的一整約數。因此，一給定的發光時間Tn總包括該絲線驅動電壓之週期T的整數倍(m)(T=Tn/m)，如第4B圖中所示。因此，該絲線電壓的有效值也是不變的。相反地，如果該發光時間Tn不是該絲線驅動電壓之週期T的整數倍(T≠Tn/m)，如第4C圖所示，在每個發光時間Tn，該有效值皆會改變。

如上所述，從該CPU 10所輸出用以驅動VFD且具有與該驅動信號值的週期的一整約數相對應的週期之該絲線電源供應器電路的該時鐘信號，是被作為該輸入信號。因此，在該發光時序期間該絲線電源供應器電路的時鐘數總是一整數，且一預定有效電壓在每個發光時序期間是供應至該絲線。這改進了顯示品質。

當使用來自該CPU 10用於驅動VFD的該輸出時，即不需額外之用於該絲線電源供應器電路的振盪電路。

在此實施例中，輸出自該CPU 10用於驅動VFD的該時鐘信號是作為該輸入信號。然而，在本發明中，並非總是需要輸入從該CPU 10所供應之用於驅動VFD的該時鐘信號。如果其他的振盪電路可供應具有一穩定頻率與工作週期的一時鐘信號，則其他的振盪電路也可用於供應一時鐘信號。

在此實施例中，該RC電路40是用作一積分電路。然而，可使用具有其他配置的一積分電路。

僅需要的是，該比較電路20是設計為輸出表示該參考電壓與該RC電路40之輸出電壓之間的幅度關係的一信號，及該開關電晶體TR1是設計為當該RC電路40的輸出電壓低於該參考電壓時開啟在該汲極與源極之間的該路徑，及當該RC電路40的輸出電壓高於該參考電壓時關閉在該汲極與源極之間的該路徑。

如上所述，依據此實施例，因此，即使當該DC電源供應器電壓Vcc改變時，也可穩定該絲線電壓，及抑制由在該DC電源供應器電壓Vcc中的改變所引起之該VFD 30之顯示品質上的降低。

從該CPU 10所輸出用於驅動真空螢光顯示器且具有與該驅動信號之週期的一整約數相對應的週期之該絲線電源供應器電路的該時鐘信號，是作為該輸入信號。這使該絲線電源供應器電路的週期可被精確地設定至該真空螢光顯示器30的該發光時序之一整約數，並改善其顯示品質。

6．．．絲線

10．．．中央處理單元(CPU)

20．．．比較電路

30．．．真空螢光顯示器(VFD)

40．．．RC電路

50．．．參考電壓電路

101．．．時鐘信號輸出端

301．．．絲線陰極

Vcc．．．DC電源供應器電壓

Vref．．．預定電壓

VDD．．．DC電壓

R1、R2、R3．．．電阻性元件

C1、C2．．．電容性元件

F1、F2．．．第一、二絲線陰極連接端

L1．．．電感

a、b、c、d、e．．．點

CLK,BK,LAT,SI．．．信號

TR1．．．開關電晶體

VDS．．．電勢

ton．．．開啟時間

toff．．．關閉時間

Vef1．．．正向電壓

Vef2．．．反向電壓

T．．．週期

τ．．．開啟時間

Vs．．．參考電壓

ef1、ef2．．．有效值

Tn．．．發光時間

第1圖是一電路圖，顯示了依據本發明之實施例的一真空螢光顯示器的一絲線電源供應器電路之配置；

第2A圖至第2E圖是用於解釋在第1圖中所顯示的該絲線電源供應器電路之操作的時序圖；

第3A圖至第3E圖是用於解釋在第1圖中所顯示的該絲線電源供應器電路之操作的時序圖；

第4A圖至第4C圖是用於解釋該真空螢光顯示器發光時序與該絲線驅動電壓波形之間的關聯的時序圖；

第5圖是一電路圖，顯示了一習知的驅動電路的配置之一範例；及

第6A圖至第6D圖是用於解釋第5圖中所顯示的該驅動電路之操作的時序圖。

10．．．中央處理單元(CPU)

20．．．比較電路

30．．．真空螢光顯示器(VFD)

40．．．RC電路

50．．．參考電壓電路

101．．．時鐘信號輸出端

301．．．絲線陰極

Vcc．．．DC電源供應器電壓

Vref．．．預定電壓

VDD．．．DC電壓

R1、R2、R3．．．電阻性元件

C1、C2．．．電容性元件

L1．．．電感

F1、F2．．．第一、二絲線陰極連接端

a、b、c、d、e．．．點

CLK,BK,LAT,SI．．．信號

TR1．．．開關電晶體

Claims (6)

1. 一種真空螢光顯示器的絲線電源供應器電路，其特徵在於該絲線電源供應器電路包含：一積分電路，連接至一信號輸入端，該信號輸入端是接收具有與一DC電源供應器電壓相對應之幅度的一脈衝信號；一比較電路，連接至該積分電路，該比較電路是將來自該積分電路的一輸出電壓與一參考電壓相比較，並輸出一結果；一第一絲線陰極連接端，是連接至一真空螢光顯示器的一絲線陰極的一端，且將該DC電源供應器電壓施加至該絲線陰極的該端，該真空螢光顯示器包括該絲線陰極、一與該絲線陰極相間隔且具有一螢光材料施加於其上的陽極，及用於容置該絲線陰極與該陽極的一已排空容器；一第二絲線陰極連接端，是連接至該絲線陰極的另一端，以透過一電容性元件將該絲線陰極的另一端接地；及一個三端元件，包括一第一端、一第二端、及一第三端，該第一端是連接至該第一絲線陰極連接端，該第二端被接地，而該第三端是接收來自該比較電路的一輸出，以藉此依據來自該比較電路的該輸出開關在該第一端與該第二端之間的一路徑。
2. 如申請專利範圍第1項所述之絲線電源供應器電路，進一步包含連接至該第一絲線陰極連接端的一電感，其中該第一絲線陰極連接端透過該電感將該DC電源供應器電壓施加至該絲線陰極的該端上。
3. 如申請專利範圍第1項所述之絲線電源供應器電路，其中該積分電路包含：一電阻性元件，具有連接至該信號輸入端的一端；及一電容性元件，具有連接至該電阻性元件之另一端的一端，及接地的另一端，且該比較電路是連接至在該電阻性元件與該電容性元件之間的一節點上。
4. 如申請專利範圍第1項所述之絲線電源供應器電路，其中該比較電路包含一反相輸入端與一非反相輸入端，該反相輸入端是連接至該積分電路，而該非反相輸入端接收該參考電壓。
5. 如申請專利範圍第1項所述之絲線電源供應器電路，其中該比較電路輸出一信號，該信號代表該參考電壓與該積分電路之輸出電壓之間的幅度關係，且當來自該積分電路的該輸出電壓低於該參考電壓時，該三端元件開啟在該第一端與該第二端之間的該路徑，及當來自該積分電路的該輸出電壓高於該參考電壓時，該三端元件則關閉在該第一端與該第二端之間的該路徑。
6. 如申請專利範圍第1項所述之絲線電源供應器電路，進一步包含一真空螢光顯示器驅動電路，其在接收到該DC電源供應器電壓時將一驅動信號供應至該真空螢光顯示器的陽極，且將用於該絲線電源供應器電路的一時鐘信號輸出至該信號輸入端，該時鐘信號具有與該驅動信號之一週期之一整約數相對應的一週期。