JP2009258278A - 蛍光表示管のフィラメント用電源回路 - Google Patents

Abstract

【課題】直流電源電圧Ｖccが変動した場合の蛍光表示管の表示品位の劣化を抑える。
【解決手段】フィラメント電源回路を、直流電源電圧Ｖccに応じた大きさを有するパルス信号を入力とするＲＣ回路４０と、このＲＣ回路４０の出力と基準電圧５０とを比較する比較回路２０と、この比較回路２０の出力に応じて、直流電源電圧Ｖccが供給されるＶＦＤ３０のフィラメントカソード接続端子Ｆ1 を接地するスイッチング素子ＴＲ1 とから構成した。
【選択図】 図１

Description

本発明は、蛍光表示管の駆動回路に関し、特に、蛍光表示管のフィラメントに電力を供給する駆動回路に関するものである。

蛍光表示管は、少なくとも一方が透明な真空容器（外囲器）の中にアノードとカソードを収容した電子管である。通常、アノードとカソードとの間に、カソードから放出された電子の動きを制御するグリッドをさらに備えた３極構造をとる。このような蛍光表示管においては、カソードから放出される電子をグリッドで加速して、アノード上に塗布された蛍光体に衝突させることにより、この蛍光体を発光させて、所望のパターンを表示する。
ここでカソードには、通常、電子放出材料が塗布されたフィラメントが用いられる。このフィラメントに電力を供給し、フィラメントを発熱させることによって、熱電子を発生させている。

蛍光表示管を駆動するためには、フィラメント電圧とグリッド電圧とアノード電圧を供給する駆動回路が必要となる。
フィラメント電圧に必要とされるのは例えば５Ｖ程度の交流の低電圧であるのに対し、グリッド電圧とアノード電圧（通常、グリッドとアノードには同一電圧が使用される。以下、グリッド用電圧とアノード用電圧とを併せて「表示電圧」という。）に必要とされるのは例えば５０Ｖ程度の直流の高電圧である。

従来より、蛍光表示管にフィラメント電圧と表示電圧とを供給するにあたり、倍電圧回路を用いて交流のフィラメント電圧を倍電圧整流して直流の表示電圧を生成することによって、フィラメント電圧用電源および表示電圧用電源の１部共用化が行われていた。
しかしながら、交流を倍電圧整流した場合には、電力損失が大きく、倍電圧回路が高温になるため、信頼性が低下するという問題があった。
そこで、倍電圧回路をパルス駆動することで低損失化を図った駆動回路が提案されている（特許文献１参照。）。

図５に、倍電圧回路をパルス駆動する駆動回路の一構成例を示す。また、図６は図５に示す駆動回路の動作を示す波形図である。
図５において、駆動回路２００は、ロジック電源２０、基準発信器２１、２分周回路２２、フィラメントドライバＩＣ２３、昇圧回路２４から構成されている。

ここでロジック電源２０は、入力電圧（直流電圧）Ｖi から直流電源電圧Ｖccを生成する。
基準発振器２１は、反転増幅器ＩＣ、ダイオード、抵抗器およびコンデンサから構成され、図６（ａ）に示すような、１００〜２００ｋＨｚ程度の基準クロック信号を生成する。この基準クロック信号は、フィラメントドライバＩＣ２３の端子ＳＥＬに入力される。
２分周回路２２は、フリップフロップおよび抵抗器から構成され、基準クロック信号の周波数を１／２にした図６（ｂ）のような外部クロック信号を生成する。この外部クロック信号は、フィラメントドライバＩＣ２３の外部クロック入力端子ＥＸＴＣＫに入力される。

フィラメントドライバＩＣ２３は、入力電圧Ｖi をスイッチングして、出力端子ＯＵＴ１，ＯＵＴ２から互いに相補な差動パルス電圧Ｐ１，Ｐ２を出力する（図６（ｃ），（ｄ））。フィラメントドライバ２３からの差動パルス電圧Ｐ１，Ｐ２はフィラメント６に与えられ、これにより、フィラメント６間（端子Ｆ１−Ｆ２間）に、交流のフィラメント電圧Ｅｆが印加される。また、端子ＳＥＬが「Ｈ」レベルの場合には、フィラメントドライバＩＣ２３内の図示しない内部発振器による内部クロック動作となり、端子ＳＥＬが「Ｌ」レベルの場合には、外部クロック信号による外部クロック動作となる。

昇圧回路２４は、ダイオードおよびコンデンサからなる倍電圧回路と、トランジスタ、ツェナダイオード、抵抗器およびコンデンサからなるエミッタフォロワレギュレータとから構成され、フィラメントドライバＩＣ２３から出力された差動パルス電圧Ｐ１，Ｐ２を昇圧整流し、表示電圧用の直流電圧ＶDD2 として出力する。

特開２００３−２９７１１号公報 特開２００５−１８１４１３号公報

しかしながら、上述した従来の駆動回路では、直流電源Ｖi が変動すると直流電源電圧Ｖccが変化して、フィラメントに供給される実効電圧が変動してしまう。そのため、フィラメントから放出される電子の量が変動して、蛍光表示管の寿命が短くなる、表示がちらつくなど、表示品位の劣化の原因となっていた。

本発明は、直流電源電圧Ｖccが変動した場合の蛍光表示管の表示品位の劣化を抑えることを目的とする。

上記の目的を達成するために、本発明は、蛍光材料が塗布されたアノード電極と、このアノード電極と離間して配設されたフィラメントカソードとを真空外囲器内に収容した蛍光表示管のフィラメント用電源回路であって、直流電源電圧に応じた大きさを有するパルス信号が入力される信号入力端子に一端が接続された抵抗素子と、一端が前記抵抗素子の他端に接続され、他端が接地された容量素子と、反転入力端子が前記抵抗素子と前記容量素子との接続点に接続され、非反転入力端子が参照電圧回路と接続された比較回路と、前記蛍光表示管の前記フィラメントカソードの一端と接続されて、前記フィラメントカソードの一端にインダクタンスを介して前記直流電源電圧を印加する第１のフィラメントカソード接続端子と、前記フィラメントカソードの他端と接続されて、このフィラメントカソードの他端を容量素子を介して接地する第２のフィラメントカソード接続端子と、第１端子が前記第１のフィラメントカソード接続端子に接続され、第２端子が接地され、第３端子に前記比較回路の出力が入力されて、前記比較回路の出力に応じて前記第１端子と前記第２端子との間をスイッチングする三端子素子とを備えることを特徴とする。

本発明に係る蛍光表示管のフィラメント用電源回路においては、さらに直流電源電圧の供給を受けて前記蛍光表示管の前記アノード電極に駆動信号を供給するとともに、この駆動信号の周期の整数分の１の周期を持ったフィラメント電源回路用のクロック信号を出力する蛍光表示管駆動用ＣＰＵを備え、前記信号入力端子にフィラメント電源回路用のクロック信号を入力してもよい。

本発明によれば、直流電源電圧Ｖccの変動に対してフィラメント電圧の安定化を図り、直流電源電圧Ｖccが変動した場合のＶＦＤの表示品位の劣化を抑えることができる。

また、蛍光表示管駆動用ＣＰＵから出力され、駆動信号の周期の整数分の１の周期を持ったフィラメント電源回路用のクロック信号を入力信号とすることによって、フィラメント電源回路の周期を蛍光表示管における点灯タイミングの整数分の１に正確に設定でき、表示品位の向上を図ることができる。

以下、図面を参照して、本発明の実施の形態について説明する。

図１は、本実施の形態に係る蛍光表示管のフィラメント用電源回路の構成を説明する図である。
図１において、蛍光表示管（ＶＦＤ：Vacuum Fluorescent Display）３０は、基板上に形成され、蛍光材料が塗布されたアノード電極（図示せず）と、このアノード電極の上方に離間して配設されたフィラメントカソード３０１と、アノード電極とフィラメントカソードとの間に配置されたグリッド電極（図示せず）をガラス等から構成された真空外囲器内に収容したものである。
このＶＦＤ３０は、後述するフィラメント用電源回路から供給されるフィラメント電圧を印可するフィラメントカソード接続端子Ｆ1，Ｆ2の他、表示電圧用直流電圧ＶDDや直流電源電圧Ｖcc（約５Ｖ）が印可される電源端子や、ＶＦＤ３０の駆動表示のために外部（ＶＦＤ駆動用ＣＰＵ１０）から供給される各種信号（ＣＬＫ，ＢＫ，ＬＡＴ，ＳＩ等）を入力する信号入力端子を備えている。

なお、本実施の形態において、ＶＦＤ３０は、複数の上記アノード電極が平面視マトリクス状に配列されたマトリクス型とするが、本発明においては、電子放出源としてフィラメントカソードを用いたものである限り、任意の形状のアノード電極を配置したいわゆるセグメント型のＶＦＤであってもよい。
また、表示電圧用直流電圧ＶDDは、例えば、公知の倍電圧回路を用いて直流電源電圧Ｖccから得てもよいが、図１においては倍電圧回路等の表示を省略し、その具体的説明も省略する。

ＶＦＤ駆動用ＣＰＵ１０は、直流電源電圧Ｖccの供給を受けてＶＦＤ３０を駆動するためのＣＬＫ，ＢＫ，ＬＡＴ，ＳＩ等の各種信号を出力する蛍光表示管駆動回路である。このＶＦＤ駆動用ＣＰＵ１０は、ＶＦＤの駆動信号の周期の整数分の１の周期を持ち、直流電源電圧Ｖccに応じた波高値を有するパルス状のクロック信号を出力するクロック信号出力端子１０１を備えている。このＶＦＤ駆動用ＣＰＵ１０のクロック信号出力端子１０１から出力されるクロック信号は、同じくＣＰＵ１０から出力されるＶＦＤの駆動信号（ＣＬＫ等）と源振が同一なため、このＶＦＤの駆動信号と同期を取るまでもなく、正確にＶＦＤの駆動信号の周期の整数分の１の周期になるように設定できる。
後述するように、本実施の形態に係るフィラメント用電源回路においては、この駆動用ＣＰＵ１０のクロック信号出力端子１０１から出力されるクロック信号を入力信号、すなわち、フィラメント電源回路用のクロック信号として用いることとする。

［１．フィラメント用電源回路の構成］
本実施の形態に係るＶＦＤのフィラメント用電源回路は、直流電源電圧Ｖccに応じた大きさを有するパルス信号を入力とするＲＣ回路４０と、このＲＣ回路４０の出力と基準電圧とを比較する比較回路２０と、この比較回路２０の出力に応じて、直流電源電圧Ｖccが供給されるＶＦＤ３０のフィラメントカソード接続端子Ｆ1 を接地する三端子素子として作用するスイッチング素子ＴＲ1 とから構成されている。

より具体的には、ＶＦＤ駆動用ＣＰＵ１０から出力されるクロック信号が入力される信号入力端子（ａ）に一端が接続された抵抗素子Ｒ1 と、一端が抵抗素子Ｒ1 の他端に接続され、他端が接地された容量素子Ｃ1 とによって上記ＲＣ回路を構成する。
比較回路２０の反転入力端子は、抵抗素子Ｒ1 と容量素子Ｃ1 との接続点に接続され、容量素子Ｃ1 の端子間電圧が反転入力端子に与えられる。また、比較回路２０の非反転入力端子は、参照電圧回路５０の出力端子と接続され、所定の電圧がこの非反転入力端子に与えられる。
なお、参照電圧回路は、所定の参照電圧Ｖrefを抵抗素子Ｒ2 と抵抗素子Ｒ3 とで分圧することによって所定の電圧Ｖs（＝Ｖref×Ｒ3／（Ｒ2＋Ｒ3）） を出力する。

また、第１のフィラメントカソード接続端子Ｆ1 は、ＶＦＤ３０のフィラメントカソード３０１の一端と接続されて、そのフィラメントカソード３０１の一端にインダクタンスＬ１を介して直流電源電圧Ｖccを印加する一方、第２のフィラメントカソード接続端子Ｆ2 は、フィラメントカソード３０１の他端と接続されて、このフィラメントカソード３０１の他端を容量素子Ｃ2 を介して接地する。したがって、
第１，第２のフィラメントカソード接続端子Ｆ1 ，Ｆ2 をフィラメントカソード３０１に接続することによって、Ｌ１とＣ２によるＬＣ回路が形成される。

さらに、第１端子としてドレイン端子が第１のフィラメントカソード接続端子Ｆ1 に接続され、第２端子としてソース端子が接地され、第３端子としてゲート端子に比較回路２０の出力が入力されて、この比較回路２０の出力に応じてドレイン−ソース間をスイッチングするスイッチングトランジスタＴＲ１を備えている。

［２．フィラメント用電源回路の動作］
次に、本実施の形態に係るフィラメント用電源回路の動作について図２および図３を参照して説明する。図２および図３の双方において、（１）〜（４）は、それぞれフィラメント用電源回路の下記の各点における電圧の時間変化、（５）は、フィラメントカソードに供給される電圧の時間変化を示す。
（１）：フィラメント用電源回路の信号入力端子（図１におけるａ点）
（２）：比較回路２０の反転入力端子（同ｂ点）および非反転入力端子（同ｃ点）
（３）：比較回路２０の出力信号（同ｄ点）
（４）：第１のフィラメントカソード接続端子Ｆ1 （同ｅ点）

［２．１．フィラメント用電源回路の基本的な動作］
まず、図２を参照して、本実施の形態に係るフィラメント用電源回路の基本的な動作について説明する。
図２（１）に示すように、ＶＦＤ駆動用ＣＰＵ１０から出力され、信号入力端子（ａ点）に入力されるクロック信号は、波高値Ｖcc、周期Ｔ、ＯＮとなる時間がτのパルス状の信号である。
このクロック信号を抵抗素子Ｒ1 と容量素子Ｃ1 とからなるＲＣ回路に入力すると、容量素子Ｃ1 の端子間電圧は、Ｒ1 とＣ1 によって決まる時定数によって、図２（２）に示すような鋸歯状の電圧変化を示し、これが比較回路２０の反転入力端子（ｂ点）に入力される。
一方、比較回路２０の非反転入力端子（ｃ点）には、一定の電圧Ｖｓ が入力される。
その結果、図２（３）に示すように、比較回路２０の出力端子（ｄ点）には、比較回路２０の反転入力よりも非反転入力の方が大きい間はＯＮ（ｔon＝ｔ１＋ｔ2 ）、小さい間はＯＦＦ（ｔoff＝Ｔ−ｔon ）となる信号が出力される。

ここで反転入力端子（ｂ点）の電圧波形のＶHIGH，ＶLOWおよびｔ1，ｔ2は、それぞれ次のように表すことができる。

ＶHIGH＝Ｖcc × ｛１−ｅ^-(τ/R1C1)｝／｛１−ｅ^-(T/R1C1)｝ ・・・・・式（１）
ＶLOW ＝ＶHIGH×ｅ^{-((T-τ)/R1C1)}｝ ・・・・・・・・・・・・・・・式（２）
ｔ1 ＝ −Ｒ1×Ｃ1×ｌｎ（ＶLOW／Ｖｓ） ・・・・・・・・・・・・・式（３）
ｔ2 ＝ −Ｒ1×Ｃ1×ｌｎ｛（Ｖcc−Ｖs）／（Ｖcc−ＶLOW）｝ ・・・式（４）

図２（３）に示す信号がスイッチングトランジスタＴＲ１のゲート端子に入力され、ドレイン−ソース間がＯＮ／ＯＦＦすることにより、第１のフィラメントカソード接続端子Ｆ1 （ｅ点）の電位の変化は、図２（４）に示すように、比較回路２０の出力信号（図２（３））と逆相となる。
このとき、第１のフィラメントカソード接続端子Ｆ1 の電位ＶDSは、比較回路２０の出力のデューティ（Ｄ）の関数となり、次のように表すことができる。

ＶDS ＝ Ｖcc×（Ｔ／ｔoff）
＝ Ｖcc／（１−Ｄ） ・・・・・・・・・・・・・・・・・・・式（５）
ただし、Ｄ＝ｔon／Ｔ

この結果、スイッチングトランジスタＴＲ１のドレイン−ソース間がＯＮ／ＯＦＦするごとに、容量素子Ｃ2 の充放電が繰り返され、フィラメントカソード３０１には図２（５）に示すような電圧（フィラメント電圧）が印可されることになる。このとき、フィラメントカソード３０１に印可される正方向の電圧Ｖef1と逆方向の電圧Ｖef2は、次のように表される。
このとき、スイッチングトランジスタＴＲ１がＯＮして容量素子Ｃ2 からフィラメント３０１を介して放電される電荷と、スイッチングトランジスタＴＲ１がＯＦＦしてＶccからフィラメント３０１を介して容量素子Ｃ2 に充電される電荷は等しいから、第２のフィラメントカソード接続端子Ｆ2 の電位は ＶF2＝Ｖcc で表される。また、上述したＶF2＝Ｖcc を満足するためには、第２のフィラメントカソード接続端子Ｆ2 を直流電源電圧Ｖccに直結してもよい。

Ｖef1 ＝ＶDS−ＶF2
＝Ｄ×Ｖcc／（１−Ｄ） ・・・・・・・・・・・・・・・・・・式（６）
Ｖef2 ＝ＶF2＝Ｖcc ・・・・・・・・・・・・・・・・・・・・・・式（７）

したがって、フィラメントカソードに供給される電圧の実効値は、次のように表される。

ｅf1 ＝Ｖef1 ×（１−Ｄ）^1/2
＝Ｖcc ×Ｄ×（１−Ｄ）^1/2 ・・・・・・・・・・・・・・・・・式（８）
ｅf2 ＝Ｖef2 ×Ｄ^1/2 ・・・・・・・・・・・・・・・・・・・・・式（９）
フィラメント電圧
Ｅｆ＝（ｅf1²＋ｅf2²）^1/2 ・・・・・・・・・・・・・・・・・・・・式（10）

以上のことから、フィラメント電圧Ｅf は、クロック信号の周期Ｔ、ＯＮ時間τ、抵抗Ｒ1、容量Ｃ1、所定の参照電圧Ｖs、および直流電源電圧Ｖccの関数となっていることがわかる。
したがって、Ｖccが変動したときのＥfの変動が小さくなるようにその他のパラメータの値を設定することにより、フィラメント電圧Ｅfの安定化を図り、直流電源電圧Ｖccが変動した場合のＶＦＤの表示品位の劣化を抑えることができる。

［２．２．直流電源電圧Ｖccの変動とフィラメント用電源回路の動作］
次に図３を参照して、直流電源電圧Ｖccが変動したときのフィラメント用電源回路の動作を説明する。
図３（１）において破線で示すように、直流電源電圧Ｖccが低くなった場合、容量素子Ｃ1 の端子間電圧、すなわち、比較回路２０の反転入力端子（ｂ点）の入力電圧信号も図３（２）の破線で示すように低くなる。これに対して、比較回路２０の非反転入力端子（ｃ点）の電位Ｖｓは、Ｖccの値に関わらず常に一定である。
したがって、直流電源電圧Ｖccが低くなると、比較回路２０の反転入力が非反転入力よりも小さい時間が長くなるので、図３（３）に示すように、比較回路２０の出力のデューティが変化して、ＯＮとなる時間ｔonが長くなり、ＯＦＦとなる時間ｔoffが短くなる。
このように、直流電源電圧Ｖccが低くなった場合には、比較回路２０の出力は、ＯＮとなる時間ｔonが長くなり、ＯＦＦとなる時間ｔoffが短くなる。すなわち、比較回路２０の出力のデューティＤが大きくなる。

このようにデューティＤが大きくなると、図３（５）において破線で示すように、スイッチングトランジスタＴＲ１のドレイン−ソース間がＯＦＦして昇圧用コイルＬ１を介して第１のフィラメントカソード接続端子Ｆ1 に電圧Ｖef1が印可される時間が短くなると同時に、この電圧Ｖef1 の値が、式（６）から明らかなように、大きくなるのである。

これに対し、直流電源電圧Ｖccが上昇した場合には、比較回路２０の出力のデューティＤが下がるので、スイッチングトランジスタＴＲ１のドレイン−ソース間がＯＦＦして昇圧用コイルＬ１を介して第１のフィラメントカソード接続端子Ｆ1 に電圧Ｖef1が印可される時間が長くなると同時に、この電圧Ｖef1 の値が小さくなる。

したがって、直流電源電圧Ｖccが変動しても、フィラメントカソード３０１に印加されるフィラメント電圧とその印可時間が変動して、直流電源電圧Ｖccの変動を吸収するので、直流電源電圧Ｖccの変動に対してフィラメント電圧の安定化を図り、直流電源電圧Ｖccが変動した場合のＶＦＤの表示品位の劣化を抑えることができる。

また、上述したように、ＶＦＤ駆動用ＣＰＵ１０のクロック信号出力端子１０１から供給されるフィラメント電源回路用のクロック信号は、ＶＦＤ３０を駆動するためのＣＬＫ，ＢＫ，ＬＡＴ，ＳＩ等の各種信号と源振を同一とするため、正確にＶＦＤの駆動信号の周期の整数分の１の周期になるように設定できる。
図４に、ＶＦＤの点灯タイミングとフィラメントの駆動電圧波形との関係を示す。本実施の形態においては、フィラメント駆動電圧の周期Ｔは、ＶＦＤの駆動信号の周期の整数分の１であるから、ある点灯時間Ｔn に含まれるフィラメント駆動電圧の周期は常に整数個となるので、フィラメント電圧の実効値も一定になる。これに対し、点灯時間Ｔn がフィラメント駆動電圧の周期Ｔの整数倍とならない場合には、各点灯時間ごとに実効値が変動してしまう。
このようにＶＦＤ駆動用ＣＰＵ１０から出力され、駆動信号の周期の整数分の１の周期を持ったフィラメント電源回路用のクロック信号を入力信号としているので、点灯タイミング中でのフィラメント電源回路のクロック数は必ず整数個となり、各点灯タイミング間でのフィラメントに供給される実効電圧は一定となり、表示品位の向上を図ることができる。
また、ＶＦＤ駆動用ＣＰＵ１０からの出力を用いることで、新たにフィラメント電源回路用の発振回路を構成する必要がなくなる。

なお、本実施の形態においては、ＶＦＤ駆動用ＣＰＵ１０から供給されるクロック信号を入力信号としたが、本発明においては、必ずしもＶＦＤ駆動用ＣＰＵ１０から供給されるクロック信号を入力しなければならないものではなく、周波数およびデューティが安定なクロック信号を供給できる限り、他の発振回路等からクロック信号を供給するようにしてもよい。

本発明の実施の形態に係る蛍光表示管のフィラメント用電源回路の構成を説明する図である。 本発明の実施の形態に係る蛍光表示管のフィラメント用電源回路の動作を説明する図である。 本発明の実施の形態に係る蛍光表示管のフィラメント用電源回路の動作を説明する図である。 本発明の実施の形態に係る蛍光表示管の点灯タイミングとフィラメント駆動電圧波形との関係を説明する図である。 従来の駆動回路の構成例を示す図である。 従来の駆動回路の動作を説明する図である。

符号の説明

１０…蛍光表示管駆動用ＣＰＵ、１０１…クロック信号出力端子、２０…比較回路、３０…蛍光表示管、３０１…フィラメントカソード、４０…ＲＣ回路、５０…参照電圧回路。

Claims (2)

1. 蛍光材料が塗布されたアノード電極と、このアノード電極と離間して配設されたフィラメントカソードとを真空外囲器内に収容した蛍光表示管のフィラメント用電源回路であって、
   直流電源電圧に応じた大きさを有するパルス信号が入力される信号入力端子に一端が接続された抵抗素子と、
   一端が前記抵抗素子の他端に接続され、他端が接地された容量素子と、
   反転入力端子が前記抵抗素子と前記容量素子との接続点に接続され、非反転入力端子が参照電圧回路と接続された比較回路と、
   前記蛍光表示管の前記フィラメントカソードの一端と接続されて、前記フィラメントカソードの一端にインダクタンスを介して前記直流電源電圧を印加する第１のフィラメントカソード接続端子と、
   前記フィラメントカソードの他端と接続されて、このフィラメントカソードの他端を容量素子を介して接地する第２のフィラメントカソード接続端子と、
   第１端子が前記第１のフィラメントカソード接続端子に接続され、第２端子が接地され、第３端子に前記比較回路の出力が入力されて、前記比較回路の出力に応じて前記第１端子と前記第２端子との間をスイッチングする三端子素子と
   を備えることを特徴とする蛍光表示管のフィラメント用電源回路。
2. 請求項１に記載された蛍光表示管のフィラメント用電源回路において、
   さらに前記直流電源電圧の供給を受けて前記蛍光表示管の前記アノード電極に駆動信号を供給するとともに、この駆動信号の周期の整数分の１の周期を持ったフィラメント電源回路用のクロック信号を出力する蛍光表示管駆動用ＣＰＵを備え、
   前記信号入力端子に前記クロック信号が入力される
   ことを特徴とする蛍光表示管のフィラメント用電源回路。

Images