TWI412849B - 薄膜電晶體基板，製造該基板之方法以及具有該基板之液晶顯示器面板 - Google Patents

薄膜電晶體基板，製造該基板之方法以及具有該基板之液晶顯示器面板 Download PDF

Info

Publication number
TWI412849B
TWI412849B TW096126411A TW96126411A TWI412849B TW I412849 B TWI412849 B TW I412849B TW 096126411 A TW096126411 A TW 096126411A TW 96126411 A TW96126411 A TW 96126411A TW I412849 B TWI412849 B TW I412849B
Authority
TW
Taiwan
Prior art keywords
thin film
gate
substrate
lines
common
Prior art date
Application number
TW096126411A
Other languages
English (en)
Other versions
TW200815883A (en
Inventor
Bong Ju Kim
Chun Gi You
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW200815883A publication Critical patent/TW200815883A/zh
Application granted granted Critical
Publication of TWI412849B publication Critical patent/TWI412849B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Description

薄膜電晶體基板，製造該基板之方法以及具有該基板之液晶顯示器面板
本發明係關於薄膜電晶體基板、製造薄膜電晶體基板之方法，及包括薄膜電晶體基板之液晶顯示器面板。更特定言之，本發明係關於一種具有共同電極安置於閘極絕緣層上且經由接觸孔而連接至共同電壓線之結構之薄膜電晶體基板，以及一種製造該薄膜電晶體基板之方法，及一種包括該薄膜電晶體基板之平面至線切換(plane－to－line switching,PLS)模式液晶顯示器面板。
為了改良液晶顯示器面板之視角，已開發出不同的廣視角技術，諸如，共平面切換(IPS)模式、邊緣場切換(FFS)模式，及圖案化垂直排列(PVA)模式。
然而，以上廣角檢視技術提出了挑戰。舉例而言，可能會歸因於使用電極之橫向場的模式特徵而導致電極之上部中的場失真，藉此導致實際上透射背光之區域受到限制。
因此，最近，已開發出將電極之死空間用作開口之平面至線切換(PLS)模式。
在PLS模式中，將平面形共同電極及線性像素電極安置於薄膜電晶體基板上。液晶分子藉由在向電極施加電壓時產生之電場而排列。PLS模式為有利的，因為其藉由使用額外共同電極來移除IPS模式中電極之死空間。
在先前技術之PLS模式液晶顯示器中，首先形成共同電極且接著形成閘極線。其後，在高溫下，例如，在350℃或更高溫度下，將包括閘極絕緣層、作用層及歐姆接觸層之三個層相繼地沈積於共同電極上。
在此狀況下，若將共同電極(例如，氧化銦錫(ITO))曝露於高溫，則組合物之間的黏結強度可能會變弱，且因此，銦離子或錫離子可能會損害其他層。為了防止此損害，可在較低溫度下(例如，在280℃下)沈積該三個層。然而，即使可防止組合物之間的黏結強度之變弱，三個層(包括由非晶矽形成之作用層)的界面性能亦顯著地降級，此可使薄膜電晶體之可靠性降級。
本發明提供一種薄膜電晶體基板，其可維持共同電極之組合物之間的黏結強度與歐姆接觸層、作用層及閘極絕緣層之界面性能。
本發明亦提供一種製造該薄膜電晶體基板之方法。
本發明亦提供一種包括該薄膜電晶體之液晶顯示器面板。
本發明之額外特徵將在以下描述中加以陳述，且自該描述部分地將變得顯而易見，或可藉由本發明之實踐而被獲知。
本發明揭示一種薄膜電晶體基板，其包括：一基板；閘極線，其安置於基板上且在第一方向上延伸；共同電壓線，其安置於基板上且與閘極線間隔開；及一閘極絕緣膜，其安置於閘極線及共同電壓線上，該閘極絕緣膜具有曝露每一共同電壓線之一部分的第一接觸孔。該薄膜電晶體基板進一步包括：共同電極，其安置於閘極絕緣膜上且經由第一接觸孔而連接至共同電壓線；資料線，其安置於閘極絕緣膜上且在與閘極線交叉之第二方向上延伸；薄膜電晶體，其安置於閘極線與資料線之交叉處，該等薄膜電晶體連接至閘極線及資料線且包括源電極及汲電極；及像素電極，其連接至薄膜電晶體。
本發明亦揭示一種製造薄膜電晶體基板之方法，其包括：將在第一方向上延伸之閘極線安置於基板上；及將閘電極及共同電壓線安置於基板上，使得其與閘極線間隔開。該方法進一步包括將閘極絕緣膜、作用層及歐姆接觸層相繼地安置於閘極線及共同電壓線上以形成薄膜電晶體之作用區域。曝露每一共同電壓線之一部分的第一接觸孔形成於閘極絕緣膜上，且在第二方向上延伸且與閘極線交叉之資料線安置於基板上。該等資料線包括源電極、汲電極及共同電極，該等共同電極經由第一接觸孔而連接至共同電壓線。鈍化膜安置於資料線及共同電壓線上，且包括曝露每一汲電極之一部分的第二接觸孔。像素電極安置於基板上且經由第二接觸孔而連接至汲電極。
本發明亦揭示一種液晶顯示器面板，其包括一薄膜電晶體基板、一彩色濾光片基板，及注射於該薄膜電晶體基板與該彩色濾光片基板之間的液晶。薄膜電晶體基板包括：一第一基板；閘極線，其安置於第一基板上且在第一方向上延伸；共同電壓線，其安置於基板上且與閘極線間隔開；及一閘極絕緣膜，其安置於閘極線及共同電壓線上，該閘極絕緣膜具有曝露每一共同電壓線之一部分的第一接觸孔。薄膜電晶體基板進一步包括：共同電極，其安置於閘極絕緣膜上且經由第一接觸孔而連接至共同電壓線；資料線，其安置於閘極絕緣膜上且在與閘極線交叉之第二方向上延伸；及薄膜電晶體，其安置於閘極線與資料線之交叉處。薄膜電晶體連接至閘極線及資料線且包括源電極及汲電極，且像素電極連接至薄膜電晶體。彩色濾光片基板經配置成與薄膜電晶體基板相對，且包括一第二基板、一安置於第二基板上之黑色矩陣、安置於第二基板及黑色矩陣上之複數個彩色濾光片，及一安置於複數個彩色濾光片上之塗飾膜。
本發明亦揭示一種薄膜電晶體基板，其包含：一基板；閘極線，其形成於基板上以在一方向上延伸；共同電壓線，其形成於基板上以與閘極線間隔開；一閘極絕緣膜，其形成於閘極線及共同電壓線上；共同電極，其形成於閘極絕緣膜上；資料線，其形成於閘極絕緣膜上以在與閘極線相交之方向上延伸；薄膜電晶體，其形成於閘極線與資料線之相交處、連接至閘極線及資料線，且包含源電極及汲電極；一鈍化膜，其形成於薄膜電晶體及共同電極上；及像素電極，其形成於鈍化膜上，且包含複數個像素電極圖案及一與該等像素電極圖案間隔開之橋電極圖案，其中該橋電極圖案經形成以連接共同電壓線與共同電極，且該複數個像素電極圖案經形成以連接至汲電極。
本發明亦揭示一種製造薄膜電晶體基板之方法，其包含：將在一方向上延伸且包括閘電極及與閘極線間隔開之共同電壓線的閘極線形成於一基板上；將一閘極絕緣膜、一作用層、一歐姆接觸層及一導電層相繼地形成於閘極線及共同電壓線上，且接著形成在與薄膜電晶體之作用區域及閘極線交叉之方向上延伸且包括源電極及汲電極的資料線；將共同電極形成於閘極絕緣膜上；將一鈍化膜形成於薄膜電晶體及共同電極上，且接著形成曝露共同電壓線之一部分的第一接觸孔、曝露共同電極之一部分的第二接觸孔及曝露汲電極之一部分的第三接觸孔；及將包含複數個像素電極圖案及一與該複數個像素電極圖案間隔開之橋電極圖案的像素電極形成於鈍化膜上，其中該橋電極圖案形成於第一接觸孔及第二接觸孔上以經由第一接觸孔及第二接觸孔而連接共同電壓線與共同電極，且該複數個像素電極圖案之一部分形成於第三接觸孔上以經由第三接觸孔而連接至汲電極。
應瞭解，上述總體描述與以下詳細描述為例示性及說明性的，且意欲提供對所主張之本發明的進一步說明。
在下文中參看展示本發明之例示性實施例的隨附圖式來更充分地描述本發明。然而，本發明可以許多不同形式來體現且不應被理解為限於本文中所陳述之實施例。相反地，提供此等實施例以使得此揭示內容為透徹的，且將本發明之範疇完全傳達至熟習此項技術者。在圖式中，為了清楚起見，可誇示層及區域之大小及相對大小。圖式中相同的參考數字表示相同的元件。
應瞭解，當一元件或層被稱作在另一元件或層"上"或"連接至"另一元件或層時，其可直接在另一元件或層上或直接連接至另一元件或層，或可存在插入元件或層。鄉相反地，當一元件被稱作"直接"在另一元件或層"上"或"直接連接至"另一元件或層時，不存在插入元件或層。
在下文中，將參看隨附圖式來詳細地描述本發明之例示性實施例。
圖1為展示根據本發明之一例示性實施例之薄膜電晶體基板的平面圖，且圖2為沿圖1之線I－I所截取的橫截面圖。
參看圖1及圖2，薄膜電晶體基板100包括透明絕緣基板101、閘極線GL、共同電壓線120、閘極絕緣膜130、共同電極160、資料線DL、薄膜電晶體、鈍化膜180及像素電極190。閘極線GL安置於基板101上，在一方向上延伸，且包括閘電極110。共同電壓線120安置於基板上且與閘極線GL間隔開。閘極絕緣膜130安置於閘極線GL及共同電壓線120上且具有曝露共同電壓線120之一部分的第一接觸孔150。共同電極160安置於閘極絕緣膜130上且經由第一接觸孔150而連接至共同電壓線120。資料線DL安置於閘極絕緣膜130上、在與閘極線GL交叉之方向上延伸，且包括源電極。薄膜電晶體安置於閘極線GL與資料線DL之交叉處且連接至閘極線GL及資料線DL。每一薄膜電晶體包括閘電極110、源電極171及汲電極173。鈍化膜180安置於薄膜電晶體及共同電極160上且包括曝露每一汲電極173之一部分的第二接觸孔185。像素電極190安置於鈍化膜180上且經由第二接觸孔185而連接至薄膜電晶體之汲電極173。
閘極線GL安置於基板101上且在水平方向上延伸。閘極焊墊(未圖示)安置於每一閘極線GL之一端處。共同電壓線120延伸於閘極線GL之間。在該例示性實施例中，共同電壓線120如同閘極線一樣在水平方向上延伸，但共同電壓線120之組態不限於此。
閘極絕緣膜130安置於閘極線GL及共同電壓線120上。接著，作用層141及歐姆接觸層143形成於閘極絕緣膜130上且經圖案化以形成作用區域140。另外，第一接觸孔150形成於閘極絕緣膜130中。
資料線DL在垂直方向上安置於閘極絕緣膜130上，且資料焊墊(未圖示)安置於每一資料線DL之一端處。在此狀況下，資料線DL係由雙導電膜形成，且下部導電膜係用作共同電極160。
源電極171及汲電極173係由雙導電膜製成且安置於薄膜電晶體之作用區域140中。在閘極絕緣膜130之預定區域(除了作用區域140以外)中，安置具有平面形狀(例如，多邊形(諸如，矩形、正方形，等等))之共同電極160。共同電極160經由形成於閘極絕緣膜130中之第一接觸孔150而連接至共同電壓線120。另外，如該例示性實施例中所述，共同電極160可安置於閘極線GL與資料線DL之交叉處。
如上文所述，當形成包括閘極絕緣膜130、作用層141及歐姆接觸層143之三層且接著形成共同電極時，即使在高溫下沈積三層，亦可能不存在對共同電極之損害。另外，考慮到共同電極，可在低溫下沈積三層。因此，有可能維持共同電極內部之組合物之間的黏結強度，同時亦維持三層之界面性能，此藉此可改良薄膜電晶體之可靠性。
上述薄膜電晶體中之每一者包括連接至閘極線GL之閘電極110、連接至資料線DL之源電極171、連接至像素電極190之汲電極173、相繼地安置於閘電極110與源電極171及汲電極173之間的閘極絕緣層130及作用層141，及安置於作用層141之至少一部分上的歐姆接觸層143。歐姆層143亦可安置於作用層141之除了通道部分以外的一部分上。
鈍化膜180安置於薄膜電晶體及共同電極160上。曝露每一汲電極173之一部分的第二接觸孔185形成於鈍化膜180中，且像素電極190安置於鈍化膜180上。
像素電極190經組態以包括複數個線性像素電極圖案191、192、193、194及195。
個別像素電極圖案經配置以使得其彼此間隔開且彼此電連接。在該例示性實施例中，像素電極圖案之第一端彼此連接，但其第二端彼此不連接且在平行於資料線之方向上延伸。然而，像素電極圖案之形狀及配置不限於此，且像素電極圖案可經修改成具有各種形狀及配置。
共同電極160及像素電極190可包括透明導電材料，例如，氧化銦錫(ITO)或氧化銦鋅(IZO)。
圖3A及圖3B分別為展示製造根據本發明之一例示性實施例之薄膜電晶體基板之製程的平面圖及橫截面圖。
參看圖3A及圖3B，藉由氣相沈積方法，諸如，化學氣相沈積(CVD)方法、電漿氣相沈積(PVD)方法或濺鍍方法，將第一導電膜安置於透明絕緣基板101上。第一導電膜可由Cr、MoW、Cr/Al、Cu、Al(Nd)、Mo/Al、Mo/Al(Nd)及Cr/Al(Nd)中之至少一者形成。另外，第一導電膜可為多層膜。將感光膜安置於第一導電膜上，且執行使用第一光罩(未圖示)之光微影製程，以形成第一感光膜光罩圖案(未圖示)。隨後，如圖3A及圖3B所示，藉由將第一感光膜光罩圖案用作蝕刻光罩來執行蝕刻製程，以形成包括閘電極110及共同電壓線120之閘極線GL。接著，執行溶離製程以移除第一感光膜光罩圖案。
參看圖4A及圖4B，將閘極絕緣膜130、作用層141及歐姆接觸層143相繼地安置於圖3A及圖3B所示之基板上，且使用第二感光膜光罩圖案(未圖示)來執行蝕刻製程，以形成薄膜電晶體之作用區域。
藉由氣相沈積方法，諸如，電漿增強化學氣相沈積(PECVD)方法或濺鍍方法，將閘極絕緣膜130安置於基板上。在此狀況下，閘極絕緣膜130可由無機絕緣材料(諸如，氧化矽或氮化矽)製成。藉由氣相沈積方法，將作用層141及歐姆接觸層143相繼地安置於閘極絕緣膜130上。非晶矽層可用作作用層141，且重摻雜有矽化物或n型雜質之非晶矽層可用作歐姆接觸層143。將感光膜安置於歐姆接觸層143上，且執行使用第二光罩(未圖示)之光微影製程，以形成第二感光膜光罩圖案(未圖示)。隨後，藉由將第二感光膜光罩圖案用作蝕刻光罩且將閘極絕緣膜130用作蝕刻終止層來執行蝕刻製程，以移除歐姆接觸層143及作用層141，藉此在閘電極110上方形成具有預定形狀之作用區域140。接著，執行溶離製程以移除剩餘的第二感光膜光罩圖案。
參看圖5A及圖5B，將感光膜安置於閘極絕緣膜130上，且接著，執行使用第三光罩(未圖示)之光微影製程，以形成第三感光膜光罩圖案(未圖示)。隨後，如圖5A及圖5B所示，藉由將第三感光膜光罩圖案用作蝕刻光罩來執行蝕刻製程，以在閘極絕緣膜130中形成曝露共同電壓線120之一部分的第一接觸孔150。其後，執行溶離製程以移除第三感光膜光罩膜。
參看圖6A及圖6B，將第二導電膜及第三導電膜相繼地安置於每一薄膜電晶體之作用區域140及形成有第一接觸孔150之基板上，且接著，使用第四感光膜光罩圖案(未圖示)來選擇性地執行蝕刻製程，以形成資料線DL、源電極171、汲電極173及共同電極160。
藉由氣相沈積方法，諸如，CVD方法、PVD方法或濺鍍方法，可將第二導電膜及第三導電膜安置於整個基板上。在此狀況下，因為第二導電膜可用作共同電極，所以第二導電膜較佳由透明導電材料(例如，ITO或IZO)製成。第三導電膜進一步較佳由Mo、Al、Cr及Ti中之至少一者製成，或由與第一導電膜相同之材料製成。
將感光膜安置於第三導電膜上，且接著，執行使用第四光罩(未圖示)之光微影製程，以形成第四感光膜光罩圖案(未圖示)。由狹縫圖案所形成之半色調光罩(halftone mask)或光罩可用作第四光罩。由於光微影製程，形成第四感光膜光罩圖案。第四感光膜光罩圖案之厚度可在基板之不同區域上變化，亦即，膜光罩圖案之厚度可在共同電極附近具有一厚度且在資料線附近具有一不同厚度。
藉由將第四感光膜光罩圖案用作蝕刻光罩來執行選擇性蝕刻製程，以形成雙層化結構。舉例而言，源電極171、汲電極173及資料線DL可藉由第二導電膜及第三導電膜來形成。共同電極可藉由第二導電膜來形成。將參看圖9來描述第四光罩形成製程。
參看圖7A及圖7B，將鈍化膜180安置於基板(薄膜電晶體、資料線DL及共同電極160安置於該基板)上，且將感光膜安置於鈍化膜180上。其後，使用第五光罩(未圖示)來執行光微影製程，以形成第五感光膜光罩圖案(未圖示)。使用第五感光膜光罩圖案來執行蝕刻製程，以移除鈍化膜180之一部分。藉此形成第二接觸孔185。
參看圖8A及圖8B，將第四導電膜安置於鈍化膜180上，且接著，藉由使用第六光罩(未圖示)之光微影製程來形成第六感光膜光罩圖案(未圖示)。使用第六感光膜光罩圖案來圖案化第四導電膜，以形成具有像素電極圖案191、192、193、194及195之像素電極190。在此狀況下，第四導電膜較佳由透明導電材料(諸如，ITO或IZO)製成。
在該實施例中，即使例示了第六光罩製程，製造薄膜電晶體基板之製程亦不限於第六光罩製程且可使用各種製程。
圖9A、圖9B、圖9C及圖9D為展示製造根據本發明之一例示性實施例之薄膜電晶體基板之製程中之第四光罩製程的橫截面圖。
參看圖9A，將感光膜安置於基板上，第二導電膜及第三導電膜相繼地安置於該基板上。接著，使用第四光罩(未圖示)來執行光微影製程，以形成第四感光膜光罩圖案500。
在此狀況下，第四感光膜光罩圖案500之厚度可在基板之不同區域上變化。第四感光膜光罩圖案500包括對應於共同電極區域之S2 區域、對應於資料線(未圖示)及薄膜電晶體之源電極及汲電極的S3 區域，及對應於剩餘區域之S1 區域。在此狀況下，當假定S2 區域之厚度為d2 且S3 區域之厚度為d3 時，感光膜光罩圖案不形成於S1 區域中，且d3 大於d2 。
為了形成第四感光膜光罩圖案500以使得其如上文所述具有不同厚度，半色調光罩或狹縫圖案光罩可用作第四光罩(未圖示)。
參看圖9B，藉由將第四感光膜光罩圖案500用作蝕刻光罩且將閘極絕緣膜130用作蝕刻終止層來執行蝕刻製程，且移除對應於S1 區域之第二導電膜及第三導電膜以形成資料線(未圖示)、源電極171及汲電極173。
參看圖9B，執行灰化製程以減少第四感光膜光罩圖案500之總厚度。在此狀況下，可使用O2 電漿來執行灰化製程。可繼續灰化製程，直至曝露S2 區域中之第三導電膜。
參看圖9C，藉由將經灰化之第四感光膜光罩圖案500用作蝕刻光罩以蝕刻第三導電膜來執行蝕刻製程，以形成共同電極160。另外，亦蝕刻在薄膜電晶體之通道區域中連接源電極171與汲電極173之歐姆接觸層143。在該例示性實施例中，在蝕刻第三導電膜之後執行歐姆接觸層143之蝕刻。然而，蝕刻製程之次序不限於此，且可在執行圖9B之蝕刻製程之後執行該蝕刻製程。亦即，可在形成資料線、源電極171及汲電極173之後蝕刻歐姆接觸層143。
參看圖9D，執行溶離製程以移除第四感光膜光罩圖案之餘留於基板上的一部分。
圖10為示意性地展示包括根據本發明之一例示性實施例之薄膜電晶體之液晶面板的橫截面圖。
參看圖10，液晶顯示器面板包括薄膜電晶體基板100、經配置成與薄膜電晶體基板100相對之彩色濾光片基板200、維持兩個基板之間的單元間隙之間隔片240，及注射於基板之間的液晶300。在此狀況下，彩色濾光片基板200包括透明絕緣基板201、安置於基板201上之黑色矩陣210、安置於基板201(黑色矩陣210安置於該基板上)上之複數個彩色濾光片220，及安置於複數個彩色濾光片220上之塗飾膜230。
圖11為示意性地說明根據本發明之另一實施例之薄膜電晶體基板的平面圖，且圖12為沿圖11之線II－II所截取的橫截面圖。
參看圖11及圖12，薄膜電晶體基板包括透明絕緣基板101、閘極線GL、資料線DL、共同電壓線120、閘極絕緣膜130、薄膜電晶體、第一接觸孔151、第二接觸孔153、共同電極160、鈍化膜180、第三接觸孔185，及像素電極191至195及199。每一薄膜電晶體包括閘電極110、作用區域140、源電極171及汲電極173。
閘極線GL形成於透明絕緣基板101上以在水平方向上延伸，且閘極焊墊(未圖示)形成於每一閘極線之一端處。共同電壓線120經形成以與閘極線GL間隔開。在該實施例中，即使在與閘極線相同之水平方向上形成共同電壓線120，共同電壓線120之形狀及位置亦不限於此，且可被改變或修改。
閘極絕緣膜130形成於閘極線GL及共同電壓線120上，且包括作用層141及歐姆接觸層143之作用區域140形成於閘極絕緣膜130上。
資料線DL在垂直方向上形成於閘極絕緣膜130上，且資料焊墊(未圖示)形成於其一端處。源電極171及汲電極173形成於作用區域140中。
共同電極160形成於閘極絕緣膜130之一區域中，在該區域中，作用區域140未經形成為具有平面形狀，諸如，正方形或矩形。另外，如該實施例中所述，共同電極160可形成於由閘極線GL及資料線DL所界定之區域中。
每一薄膜電晶體包括連接至閘極線GL之閘電極110、連接至資料線DL之源電極171、連接至像素電極之汲電極173、相繼地形成於閘電極110與源電極171及汲電極173之間的閘極絕緣層130及作用層141，及形成於作用層141之至少一部分上的歐姆接觸層143。在此狀況下，除了通道部分以外，歐姆層143亦可形成於作用層141上。
鈍化膜180形成於薄膜電晶體及共同電極160上，且藉由移除鈍化膜180及閘極絕緣膜130之一部分來形成第一接觸孔151，以便曝露共同電壓線120之一部分。藉由移除鈍化膜180之一部分來形成第二接觸孔153，以便曝露共同電極160之一部分，且藉由移除鈍化膜180之一部分來形成第三接觸孔185，以便曝露汲電極173之一部分。
藉由複數個像素電極圖案191至195及橋電極圖案199而組態之像素電極形成於鈍化膜180上，第一接觸孔151、第二接觸孔153及第三接觸孔185形成於該鈍化膜180中。橋電極圖案199形成於第一接觸孔151及第二接觸孔153上以連接共同電壓線120與共同電極160。另外，複數個像素電極圖案191至195形成於第三接觸孔185上以與薄膜電晶體之汲電極173連接。
在此狀況下，線型地形成個別像素電極圖案191至195以使彼此間隔開，且使彼此電連接。在該實施例中，像素電極圖案之第一端彼此連接，但其第二端彼此不連接且在平行於閘極線GL之方向上延伸。然而，像素電極圖案之形狀及配置不限於此，且可經修改成具有各種形狀及配置。
共同電極160及像素電極可由透明導電材料(例如，氧化銦錫(ITO)或氧化銦鋅(IZO))形成。
圖13A及圖13B分別為說明製造根據本發明之另一實施例之薄膜電晶體基板之製程中之第一光罩製程的平面圖及橫截面圖。
參看圖13A及圖13B，藉由氣相沈積方法，諸如，CVD方法、PVD方法或濺鍍方法，將第一導電膜形成於透明絕緣基板101上。在此狀況下，第一導電膜較佳由選自Cr、MoW、Cr/Al、Cu、Al(Nd)、Mo/Al、Mo/Al(Nd)及Cr/Al(Nd)中之至少一者形成。另外，第一導電膜可由多層形成。接著，將感光膜施加於第一導電膜上，且執行使用第一光罩(未圖示)之光微影製程，以形成第一感光膜光罩圖案(未圖示)。隨後，如圖13A及圖13B所示，藉由將第一感光膜光罩圖案用作蝕刻光罩來執行蝕刻製程，以形成包括閘電極110及共同電壓線120之閘極線GL。接著，執行溶離製程以移除第一感光膜光罩圖案。
圖14A及圖14B為說明製造根據本發明之另一實施例之薄膜電晶體基板之製程中之第二光罩製程的平面圖及橫截面圖。
參看圖4A及圖4B，將閘極絕緣膜130、作用層141、歐姆接觸層143及第二導電膜相繼地形成於圖13A及圖13B所示之基板上，且接著，使用第二光罩(未圖示)來執行光微影製程，以形成第二感光膜光罩圖案(未圖示)。使用第二感光光罩圖案來執行蝕刻製程，以形成薄膜電晶體之作用區域140及包括源電極171及汲電極173之資料線DL。將閘極絕緣膜130、作用層141及歐姆接觸層143相繼地沈積於透明絕緣基板101(包括閘電極110及共同電壓線120之閘極線GL形成於該基板上)上，且接著，將第二導電膜沈積於其上。在此狀況下，閘極絕緣膜130可由包括氧化矽或氮化矽之無機絕緣材料形成。非晶矽層用作作用層141，且重摻雜有矽化物或n型雜質之非晶矽層用作歐姆接觸層143。
根據該實施例，第二光罩形成對應於薄膜電晶體之通道區域的區域以具有狹縫形狀或為半穿透半反射區域。當藉由使用該第二光罩來執行光微影製程時，薄膜電晶體之通道區域被不充分地曝露。因此，在顯影製程之後，餘留於作用區域之通道區域中的第二感光光罩圖案比其他區域之感光光罩圖案厚。
使用具有不同厚度之第二感光光罩圖案來相繼地蝕刻第二導電膜、歐姆接觸層143及作用層141，以同時形成包括源電極171及汲電極173之資料線DL及作用區域140。其後，當回蝕形成於通道區域中且比其他圖案薄之第二感光光罩圖案時，僅餘留移除薄膜電晶體之通道區域中之第二導電膜的圖案。其後，在蝕刻通道區域中之第二導電膜之後，移除圖案，且藉由將源電極171及汲電極173用作光罩來回蝕歐姆接觸層143。
圖15A及圖15B為說明製造根據另一實施例之薄膜電晶體基板之製程中之第三光罩製程的平面圖及橫截面圖。
參看圖15A及圖15B，第三導電膜形成於圖14A及圖14B所示之基板上。在此狀況下，因為將第三導電膜用作共同電極，所以第三導電膜可由透明導電材料(諸如，氧化銦錫(ITO)或氧化銦鋅(IZO))形成。其後，將感光膜施加於其上，且接著，執行使用第三光罩(未圖示)之光微影製程，以形成第三感光膜光罩圖案(未圖示)。隨後，藉由將第三感光膜光罩圖案用作蝕刻光罩來執行蝕刻製程，以形成圖15A及圖15B所示之共同電極160。共同電極160形成於由閘極線GL及資料線DL所界定之區域中以具有平面形狀。其後，執行溶離製程以移除第三感光光罩圖案。
圖16A及圖16B為說明製造根據另一實施例之薄膜電晶體基板之製程中之第四光罩製程的平面圖及橫截面圖。
參看圖16A及圖16B，將鈍化膜180形成於基板(薄膜電晶體、資料線DL及共同電極160形成於該基板上)上，且將光阻膜施加於鈍化膜180上，以藉由使用第四光罩(未圖示)之光微影製程來形成第四感光膜光罩圖案(未圖示)。藉由使用第四感光光罩圖案之蝕刻製程來移除鈍化膜180之一部分，以形成第二接觸孔153及第三接觸孔185。另外，移除鈍化膜180及閘極絕緣膜130之一部分以形成第一接觸孔151。其後，執行溶離製程以移除第四感光膜光罩圖案。
圖17A及圖17B為說明製造根據另一實施例之薄膜電晶體基板之製程中之第五光罩製程的平面圖及橫截面圖。
參看圖17A及圖17B，將第四導電膜形成於鈍化膜180上，且接著，使用第五光罩(未圖示)來執行光微影製程，以形成第五感光光罩圖案(未圖示)。藉由使用第五感光光罩圖案來圖案化第四導電膜，以形成藉由像素電極圖案191至195及橋電極圖案199而組態之像素電極。在此狀況下，第四導電膜可由包括ITO或IZO之透明導電材料形成。像素電極圖案191至195之一部分形成於第三接觸孔185上以連接至薄膜電晶體之汲電極173，且橋電極圖案199形成於第一接觸孔151及第二接觸孔153上以連接共同電壓線120與共同電極160。
其後，執行溶離製程以移除第五感光光罩圖案。
在該實施例中，即使例示了五個光罩製程，製造薄膜電晶體基板之製程亦不限於此，而可被改變或修改。
圖18為示意性地說明包括根據本發明之以上實施例之薄膜電晶體之液晶面板的橫截面圖。因為圖18所示之液晶顯示器面板的薄膜電晶體基板具有與圖11及圖12所示之組態相同的組態，所以將省略其描述。
參看圖18，液晶面板包括薄膜電晶體基板、經配置成與薄膜電晶體基板相對之彩色濾光片基板、維持兩個基板之間的單元間隙之間隔片240，及注射於基板之間的液晶300。在此狀況下，彩色濾光片基板包括透明絕緣基板201、形成於基板201上之黑色矩陣210、形成於基板201(黑色矩陣210形成於該基板上)上之複數個彩色濾光片220，及形成於複數個彩色濾光片220上之塗飾膜230。
儘管上文已描述根據本發明之薄膜電晶體基板、製造薄膜電晶體基板之方法及包括薄膜電晶體基板之液晶顯示器面板，但此等僅為說明性實例。本發明不限於此，而是由隨附申請專利範圍界定。
如上文所述，根據本發明，將包括閘極絕緣膜、作用層及歐姆接觸層之三個層沈積於基板上，且接著，形成共同電極。因此，即使可在高溫下沈積三個層，亦不將共同電極曝露於高溫。因此，可維持共同電極之內部組合物之間的黏結強度，且亦可維持三個層之界面性能。因此，可改良薄膜電晶體基板之可靠性。
熟習此項技術者將顯而易見，在不脫離本發明之精神或範疇的情況下，可在本發明中進行各種修改及變化。因此，意欲使本發明涵蓋本發明之修改及變化，其限制條件為：此等修改及變化在隨附申請專利範圍及其均等物之範疇內。
100．．．薄膜電晶體基板
101．．．透明絕緣基板
110．．．閘電極
120．．．共同電壓線
130．．．閘極絕緣膜
140．．．作用區域
141．．．作用層
143．．．歐姆接觸層
150．．．第一接觸孔
151．．．第一接觸孔
153．．．第二接觸孔
160．．．共同電極
171．．．源電極
173．．．汲電極
180．．．鈍化膜
185．．．第二接觸孔/第三接觸孔
190．．．像素電極
191、192、193、194、195．．．像素電極圖案
199．．．橋電極圖案
200．．．彩色濾光片基板
201．．．透明絕緣基板
210．．．黑色矩陣
220．．．彩色濾光片
230．．．塗飾膜
240．．．間隔片
300．．．液晶
500．．．第四感光膜光罩圖案
DL．．．資料線
GL．．．閘極線
S1 、S2 、S3 ．．．區域
圖1為展示根據本發明之一例示性實施例之薄膜電晶體基板的平面圖。
圖2為沿圖1之線I－I所截取的橫截面圖。
圖3A、圖3B、圖4A、圖4B、圖5A、圖5B、圖6A、圖6B、圖7A、圖7B、圖8A及圖8B為製造根據本發明之一例示性實施例之薄膜電晶體基板之製程的平面圖及橫截面圖。
圖9A、圖9B、圖9C及圖9D為展示製造根據本發明之一例示性實施例之薄膜電晶體基板之製程中之第四光罩製程的橫截面圖。
圖10為展示包括根據本發明之一例示性實施例之薄膜電晶體基板之液晶顯示器面板的橫截面圖。
圖11為示意性地說明根據本發明之另一實施例之薄膜電晶體基板的平面圖；
圖12為沿圖11之線II－II所截取的橫截面圖；圖13A至圖17B為製造根據本發明之另一實施例之薄膜電晶體基板之製程的平面圖及橫截面圖；及圖18為示意性地說明包括根據本發明之另一實施例之薄膜電晶體基板之液晶顯示器面板的橫截面圖。
110．．．閘電極
120．．．共同電壓線
140．．．作用區域
150．．．第一接觸孔
160．．．共同電極
171．．．源電極
173．．．汲電極
185．．．第二接觸孔/第三接觸孔
190．．．像素電極
191、192、193、194、195．．．像素電極圖案
DL．．．資料線
GL．．．閘極線

Claims (31)

  1. 一種薄膜電晶體基板，其包含：一基板；閘極線，其安置於該基板上且在一第一方向上延伸；共同電壓線，其安置於該基板上且與該等閘極線間隔開；一閘極絕緣膜，其安置於該等閘極線及該等共同電壓線上，其中該閘極絕緣膜包含曝露每一共同電壓線之一部分的第一接觸孔；共同電極，其安置於該閘極絕緣膜上且經由該等第一接觸孔而連接至該等共同電壓線；資料線，其安置於該閘極絕緣膜上且在一與該等閘極線交叉之第二方向上延伸；薄膜電晶體，其安置於該等閘極線與該等資料線之交叉處，其中該等薄膜電晶體連接至該等閘極線及該等資料線且包含源電極及汲電極；及像素電極，其連接至該等薄膜電晶體；其中該等閘極線、閘電極及該等共同電壓線係經由一第一導電膜形成，該等共同電極係經由一第二導電膜形成，且該等源電極、該等汲電極及該等資料線係經由該第二導電膜及一第三導電膜形成。
  2. 如請求項1之薄膜電晶體基板，其進一步包含：一鈍化膜，其包含曝露每一汲電極之一部分的第二接 觸孔，該鈍化膜安置於該等薄膜電晶體及該等共同電極上，其中該等像素電極經由該等第二接觸孔而連接至該等薄膜電晶體之該等汲電極。
  3. 如請求項1之薄膜電晶體基板，其中該等共同電極具有一平面形狀。
  4. 如請求項3之薄膜電晶體基板，其中該等共同電極安置於該等閘極線與該等資料線之交叉處。
  5. 如請求項1之薄膜電晶體基板，其中該等像素電極各包含複數個線性像素電極圖案。
  6. 如請求項5之薄膜電晶體基板，其中該等像素電極圖案彼此間隔開且彼此連接。
  7. 如請求項6之薄膜電晶體基板，其中該等各別像素電極圖案之第一端彼此連接。
  8. 如請求項6之薄膜電晶體基板，其中該等像素電極圖案在一平行於該等資料線之方向上延伸。
  9. 如請求項1之薄膜電晶體基板，其中該等共同電極及該等像素電極包含氧化銦錫或氧化銦鋅。
  10. 一種製造一薄膜電晶體基板之方法，其包含：在一基板上形成一第一方向上延伸且包含閘電極之閘極線；於該基板上形成共同電壓線，使得與該等閘極線間隔開；於該等閘極線及該等共同電壓線上形成一閘極絕緣 膜、一作用層及一歐姆接觸層相繼地以形成薄膜電晶體之作用區域；於該閘極絕緣膜中形成第一接觸孔，該等第一接觸孔曝露每一共同電壓線之一部分；將資料線、汲電極及共同電極安置於該基板上，該等資料線在一與該等閘極線交叉之第二方向上延伸且包含源電極，且該等共同電極經由該等第一接觸孔而連接至該等共同電壓線；於該等資料線及該等共同電壓線上形成一鈍化膜，該鈍化膜包含曝露每一汲電極之一部分的第二接觸孔；及於該基板上形成像素電極，該等像素電極經由該等第二接觸孔而連接至該等汲電極；其中該等閘極線、該閘電極及該等共同電壓線係經由一第一導電膜形成，該等共同電極係經由一第二導電膜形成，且該等源電極、該等汲電極及該等資料線係經由該第二導電膜及一第三導電膜形成。
  11. 如請求項10之方法，其中該等共同電極具有一平面形狀。
  12. 如請求項11之方法，其中該等共同電極安置於該等閘極線與該等資料線之交叉處。
  13. 如請求項10之方法，其中該等像素電極包含複數個像素電極圖案，該等像素電極圖案為線性的、彼此間隔開且彼此連接。
  14. 如請求項13之方法，其中該等各別像素電極圖案之第一端彼此連接。
  15. 如請求項13之方法，其中該等像素電極圖案在一平行於該等資料線之方向上延伸。
  16. 如請求項10之方法，其中形成該等資料線、該等汲電極及該等共同電極包含：相繼地形成一用於該等共同電極之導電膜及一用於該等資料線之導電膜；於用於該等共同電極之該導電膜上形成一感光膜光罩圖案，且該感光膜光罩圖案之厚度在該基板之不同區域中變化；及使用該感光膜光罩圖案來選擇性地蝕刻用於該等共同電極之該導電膜及用於該等資料線之該導電膜。
  17. 如請求項16之方法，其中厚度在該基板之不同區域中變化之該感光膜光罩圖案的該形成包含形成感光膜光罩圖案以使得對應於該等共同電極的該感光膜光罩圖案之厚度小於對應於該等資料線的該感光膜光罩圖案之厚度。
  18. 如請求項16之方法，其中厚度在該基板之不同區域中變化之該感光膜光罩圖案的該形成包含使用一由一半色調光罩或一狹縫圖案光罩所形成之光罩來形成一感光膜光罩圖案。
  19. 一種液晶顯示器面板，其包含：一薄膜電晶體基板，其包含：一第一基板， 閘極線，其安置於該第一基板上且在一第一方向上延伸，共同電壓線，其安置於該基板上且與該等閘極線間隔開，一閘極絕緣膜，其安置於該等閘極線及該等共同電壓線上，該閘極絕緣膜包含曝露每一共同電壓線之一部分的第一接觸孔，共同電極，其安置於該閘極絕緣膜上且經由該等第一接觸孔而連接至該等共同電壓線，資料線，其安置於該閘極絕緣膜上且在一與該等閘極線交叉之第二方向上延伸，薄膜電晶體，其安置於該等閘極線與該等資料線之該等交叉處，該等薄膜電晶體連接至該等閘極線及該等資料線且包含源電極及汲電極，及像素電極，其連接至該等薄膜電晶體；一彩色濾光片基板，其經配置成與該薄膜電晶體基板相對且包含：一第二基板，一黑色矩陣，其安置於該第二基板上，複數個彩色濾光片，其安置於該第二基板及該黑色矩陣上，及一塗飾膜，其安置於該複數個彩色濾光片上；及液晶，其注射於該薄膜電晶體基板與該彩色濾光片基板之間。
  20. 如請求項19之液晶顯示器面板，其進一步包含間隔片，該等間隔片維持該薄膜電晶體基板與該彩色濾光片基板之間的單元間隙。
  21. 一種薄膜電晶體基板，其包含：一基板；閘極線，其形成於該基板上以在一方向上延伸；共同電壓線，其形成於該基板上以與該等閘極線間隔開；一閘極絕緣膜，其形成於該等閘極線及該等共同電壓線上；共同電極，其形成於該閘極絕緣膜上；資料線，其形成於該閘極絕緣膜上以在一與該等閘極線相交之方向上延伸；薄膜電晶體，其形成於該等閘極線與該等資料線之相交處、連接至該等閘極線及該等資料線，且包含源電極及汲電極；一鈍化膜，其形成於該等薄膜電晶體及該等共同電極上；及像素電極，其形成於該鈍化膜上且包含複數個像素電極圖案及一與該等像素電極圖案間隔開之橋電極圖案；其中該橋電極圖案經形成以連接該等共同電壓線與該等共同電極，且該複數個像素電極圖案經形成以連接至該等汲電極；其中該等閘極線、閘電極及該等共同電壓線係經由一 第一導電膜形成，該等共同電極係經由一第二導電膜形成，且該等源電極、該等汲電極及該等資料線係經由該第二導電膜及一第三導電膜形成。
  22. 如請求項21之薄膜電晶體基板，其中該橋電極圖案形成於一曝露該等共同電壓線之一部分的第一接觸孔及一曝露該等共同電極之一部分的第二接觸孔上，且該複數個像素電極圖案之一部分形成於一曝露該等汲電極之一部分的第三接觸孔上。
  23. 如請求項22之薄膜電晶體基板，其中該等共同電極經形成以具有一平面形狀。
  24. 如請求項23之薄膜電晶體基板，其中該等共同電極形成於由該等閘極線及該等資料線所界定之區域中。
  25. 如請求項22之薄膜電晶體基板，其中該等像素電極圖案經形成以具有一線型圖案，且彼此間隔開，且該等像素電極圖案之一端彼此連接。
  26. 如請求項25之薄膜電晶體基板，其中該等像素電極圖案經形成以在一平行於該等閘極線之方向上延伸。
  27. 一種製造一薄膜電晶體基板之方法，其包含：於一基板上形成在一方向上延伸且包括閘電極之閘極線及與該等閘極線間隔開之共同電壓線；將一閘極絕緣膜、一作用層、一歐姆接觸層及一導電層相繼地形成於該等閘極線及該等共同電壓線上，且接著形成在一與薄膜電晶體之作用區域及該等閘極線交叉 之方向上延伸且包括源電極及汲電極的資料線；將共同電極形成於該閘極絕緣膜上；於該薄膜電晶體及該等共同電極上形成一鈍化膜，且接著形成曝露該等共同電壓線之一部分的第一接觸孔、曝露該等共同電極之一部分的第二接觸孔及曝露該等汲電極之一部分的第三接觸孔；及於該鈍化膜上形成包含複數個像素電極圖案及一與該複數個像素電極圖案間隔開之橋電極圖案的像素電極，其中該橋電極圖案形成於該等第一接觸孔及該等第二接觸孔上以經由該等第一接觸孔及該等第二接觸孔而連接該等共同電壓線與該等共同電極，且該複數個像素電極圖案之一部分形成於該等第三接觸孔上以經由該等第三接觸孔而連接至該汲電極；其中該等閘極線、該閘電極及該等共同電壓線係經由一第一導電膜形成，該等共同電極係經由一第二導電膜形成，且該等源電極、該等汲電極及該等資料線係經由該第二導電膜及一第三導電膜形成。
  28. 如請求項27之方法，其中共同電極之該形成包含形成該等共同電極以具有一平面形狀。
  29. 如請求項28之方法，其中共同電極之該形成包含將該等共同電極形成於由該等閘極線及該等資料線所界定之區域中。
  30. 如請求項27之方法，其中像素電極之該形成包含以一線 型圖案來形成該等像素電極圖案以使彼此間隔開，該等個別像素電極圖案之一端彼此連接。
  31. 如請求項30之方法，其中像素電極之該形成包含形成該等像素電極圖案以在一平行於該等閘極線之方向上延伸。
TW096126411A 2006-09-26 2007-07-19 薄膜電晶體基板，製造該基板之方法以及具有該基板之液晶顯示器面板 TWI412849B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060093519A KR101270705B1 (ko) 2006-09-26 2006-09-26 박막 트랜지스터 기판과 이의 제조 방법 및 이를 구비한액정표시패널

Publications (2)

Publication Number Publication Date
TW200815883A TW200815883A (en) 2008-04-01
TWI412849B true TWI412849B (zh) 2013-10-21

Family

ID=39224531

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096126411A TWI412849B (zh) 2006-09-26 2007-07-19 薄膜電晶體基板，製造該基板之方法以及具有該基板之液晶顯示器面板

Country Status (4)

Country Link
US (1) US8031285B2 (zh)
JP (1) JP5190593B2 (zh)
KR (1) KR101270705B1 (zh)
TW (1) TWI412849B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219038B1 (ko) * 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20090049659A (ko) 2007-11-14 2009-05-19 삼성전자주식회사 표시 기판 및 이를 구비한 표시 패널
CN103985718B (zh) 2008-09-19 2019-03-22 株式会社半导体能源研究所 显示装置
KR101253049B1 (ko) * 2009-05-07 2013-04-11 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US20110085121A1 (en) * 2009-10-08 2011-04-14 Hydis Technologies Co., Ltd. Fringe Field Switching Mode Liquid Crystal Display Device and Method of Fabricating the Same
KR101777839B1 (ko) 2010-07-16 2017-09-27 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN103364987B (zh) 2013-07-19 2015-11-25 深圳市华星光电技术有限公司 一种阵列基板及显示面板
US20150035741A1 (en) * 2013-07-30 2015-02-05 Samsung Display Co., Ltd. Display apparatus
KR102131191B1 (ko) * 2013-09-30 2020-07-08 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
CN203941365U (zh) * 2014-07-09 2014-11-12 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
JP6591194B2 (ja) * 2015-05-15 2019-10-16 株式会社ジャパンディスプレイ 液晶表示装置
CN105093746B (zh) * 2015-08-10 2017-10-17 深圳市华星光电技术有限公司 阵列基板及液晶显示面板
US11164897B2 (en) * 2019-10-28 2021-11-02 Sharp Kabushiki Kaisha Display device
KR20210129791A (ko) * 2020-04-20 2021-10-29 삼성디스플레이 주식회사 표시 장치
KR20210158261A (ko) 2020-06-23 2021-12-30 삼성전자주식회사 비디오 품질 평가 방법 및 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281953B1 (en) * 1998-08-24 2001-08-28 Hyundai Electronics Industries Co., Ltd. Liquid crystal display having high aperture ratio and high transmittance and method of manufacturing the same
TW541702B (en) * 2000-06-29 2003-07-11 Boe Hydis Technology Co Ltd Method of fabricating fringe field switching mode liquid crystal display
TW200521582A (en) * 2003-12-23 2005-07-01 Innolux Display Corp Liquid crystal display device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW387997B (en) * 1997-12-29 2000-04-21 Hyundai Electronics Ind Liquid crystal display and fabrication method
KR100494682B1 (ko) * 1999-06-30 2005-06-13 비오이 하이디스 테크놀로지 주식회사 액정표시소자 및 그 제조방법
KR20010109681A (ko) * 2000-06-01 2001-12-12 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 액정 표시장치의 제조방법
KR100620322B1 (ko) * 2000-07-10 2006-09-13 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정 표시장치 및 그 제조방법
KR20040016571A (ko) * 2002-08-19 2004-02-25 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 모드 액정 디스플레이 장치
TW594317B (en) * 2003-02-27 2004-06-21 Hannstar Display Corp Pixel structure of in-plane switching liquid crystal display device
KR101217661B1 (ko) * 2005-03-25 2013-01-02 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281953B1 (en) * 1998-08-24 2001-08-28 Hyundai Electronics Industries Co., Ltd. Liquid crystal display having high aperture ratio and high transmittance and method of manufacturing the same
TW541702B (en) * 2000-06-29 2003-07-11 Boe Hydis Technology Co Ltd Method of fabricating fringe field switching mode liquid crystal display
TW200521582A (en) * 2003-12-23 2005-07-01 Innolux Display Corp Liquid crystal display device

Also Published As

Publication number Publication date
US8031285B2 (en) 2011-10-04
TW200815883A (en) 2008-04-01
KR20080028130A (ko) 2008-03-31
JP5190593B2 (ja) 2013-04-24
US20080074572A1 (en) 2008-03-27
KR101270705B1 (ko) 2013-06-03
JP2008083662A (ja) 2008-04-10

Similar Documents

Publication Publication Date Title
TWI412849B (zh) 薄膜電晶體基板，製造該基板之方法以及具有該基板之液晶顯示器面板
US8933460B2 (en) Array substrate for fringe field switching mode liquid crystal display device
KR101394938B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
TWI440945B (zh) 用於邊緣場切換模式液晶顯示裝置之陣列基板及其製造方法
KR101894328B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
EP1939673B1 (en) Liquid crystal display panel and manufacturing method of the same
US6765270B2 (en) Thin film transistor array gate electrode for liquid crystal display device
CN100476529C (zh) 面内切换型液晶显示装置用阵列基板的制造方法
US9768275B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
US7811870B2 (en) Array substrate for liquid crystal display device and fabrication method thereof
US20090032819A1 (en) Array substrate for liquid crystal display device and method of fabricating the same
US8803147B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of manufacturing the same
KR101137861B1 (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조방법
US20090081820A1 (en) Method for manufacturing liquid crystal display device
US7903188B2 (en) Thin film transistor substrate and method of manufacturing the same
KR20110076372A (ko) 액정표시장치용 어레이 기판의 제조방법
KR101320651B1 (ko) 수평 전계 인가형 액정표시패널의 제조방법
KR101970550B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
KR101149938B1 (ko) 프린지 필드 스위치 타입의 박막 트랜지스터 기판 제조방법
KR20130066178A (ko) 박막트랜지스터 기판 및 그 제조 방법
KR101887235B1 (ko) 액정표시장치 제조방법
KR101659259B1 (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR20110067369A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR101898212B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 방법
KR20130103022A (ko) 박막트랜지스터 기판 및 그 제조 방법