KR101253049B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR101253049B1
KR101253049B1 KR1020090039895A KR20090039895A KR101253049B1 KR 101253049 B1 KR101253049 B1 KR 101253049B1 KR 1020090039895 A KR1020090039895 A KR 1020090039895A KR 20090039895 A KR20090039895 A KR 20090039895A KR 101253049 B1 KR101253049 B1 KR 101253049B1
Authority
KR
South Korea
Prior art keywords
electrode
pixel
substrate
thin film
film transistor
Prior art date
Application number
KR1020090039895A
Other languages
English (en)
Other versions
KR20100120983A (ko
Inventor
박동석
박재석
이휘득
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090039895A priority Critical patent/KR101253049B1/ko
Priority to US12/618,418 priority patent/US8253907B2/en
Publication of KR20100120983A publication Critical patent/KR20100120983A/ko
Application granted granted Critical
Publication of KR101253049B1 publication Critical patent/KR101253049B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1323—Arrangements for providing a switchable viewing angle
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/52—RGB geometrical arrangements

Abstract

본 발명은 액정표시장치 및 그 제조 방법에 관한 것으로서, 특히 투과율이 향상된 액정표시장치 및 그 제조 방법에 관한 것이다. 이러한 본 발명은, 제 1 기판과 제 2 기판; 상기 제 1 기판 상에 서로 종횡으로 교차하도록 형성되어 다수의 컬러표시용 픽셀과 시야각 제어용 픽셀을 정의하는 게이트 라인과 데이터 라인; 상기 제 1 기판의 게이트 라인과 데이터 라인이 교차하는 영역마다 형성되며, 게이트 전극, 소스 전극, 드레인 전극을 구비하는 박막 트랜지스터; 상기 제 1 기판의 시야각 제어용 픽셀의 가장자리 영역에 형성된 백라이트 쉴딩 패턴; 상기 제 1 기판의 컬러표시용 픽셀에 형성되며, 박막 트랜지스터의 드레인 전극에 접속된 제 1 화소전극; 상기 제 1 기판의 시야각 제어용 픽셀에 형성되며, 박막 트랜지스터의 드레인 전극에 접속된 제 2 화소전극; 상기 게이트 라인, 데이터 라인, 박막 트랜지스터, 제 1 화소전극, 제 2 화소전극 상에 형성되며, 상기 백라이트 쉴딩 패턴의 일부를 노출시키는 제 1 콘택홀이 형성된 보호막; 상기 보호막 상에 적어도 제 1 화소전극의 일부, 박막 트랜지스터의 일부 및 백라이트 쉴딩 패턴의 일부와 중첩되도록 형성되며, 상기 제 1 화소전극에 중첩되는 다수 개의 슬릿이 형성되고, 상기 보호막의 제 1 콘택홀을 통해 백라이트 쉴딩 패턴에 접속되는 제 1 공통전극; 및 상기 제 2 기판 상에 상기 제 1 화소전극과 대응되게 형성된 제 2 공통전극; 에 의해 달성된다.
액정표시장치, 시야각 제어, 투과율

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 액정표시장치 및 그 제조 방법에 관한 것으로서, 특히 투과율이 향상된 액정표시장치 및 그 제조 방법에 관한 것이다.
일반적으로 액정표시장치는 경량, 박형, 저소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 이에 따라 액정표시장치는 휴대용 컴퓨터, 휴대폰, 사무 자동화 기기 등에 있어서 화면을 디스플레이하기 위한 수단으로서 널리 이용되고 있다.
통상적으로 액정표시장치는 매트릭스형태로 배열된 다수의 제어용 스위칭 소자에 인가되는 영상신호에 따라 광의 투과량이 조절되어 화면에 원하는 화상을 표시하게 된다.
이러한 액정표시장치는 상부기판인 컬러필터 기판과 하부기판인 박막 트랜지스터 어레이 기판이 서로 대향하고 상기 두 기판 사이에 액정층이 형성된 액정패널과, 상기 액정패널에 주사신호 및 화상정보를 공급하여 액정패널을 동작시키는 구동부를 포함하여 구성된다.
이러한 구성을 가지는 액정표시장치는, 액정을 구동시키는 전계의 방향에 따라 수직 전계 인가형과 수평 전계 인가형으로 구분된다.
상기 수직 전계 인가형 액정표시장치는 다수의 화소가 정의되고 서로 대향하는 박막 트랜지스터 어레이 기판과 컬러필터 기판과, 상기 박막 트랜지스터 어레이 기판과 컬러필터 기판 사이에 형성된 액정층과, 상기 박막 트랜지스터 기판 상에 정의된 각 화소마다 형성된 화소전극과, 상기 컬러필터 기판 상에 형성된 공통전극이 마련되고, 이와 같은 구성을 가지는 수직 전계 인가형 액정표시장치는 화소전극과 공통전극 사이에 형성되는 수직 전계에 의해 액정층의 액정이 구동되며, 일예로서 TN(twisted nematic)모드 액정표시장치와 ECB(electrically controlled birefringence) 모드 액정표시장치가 있다.
그리고, 상기 수평 전계 인가형 액정표시장치는 다수의 화소가 정의되고 서로 대향하는 박막 트랜지스터 어레이 기판과 컬러필터 기판과, 상기 박막 트랜지스터 어레이 기판과 컬러필터 기판 사이에 형성된 액정층과, 상기 박막 트랜지스터 어레이 기판 상에 정의된 각 화소마다 실질적으로 평행하게 교대로 다수 개가 형성된 화소전극 및 공통전극이 마련되고, 이와 같은 구성을 가지는 수평 전계 인가형 액정표시장치는 공통전극과 화소전극 사이에 형성되는 수평 전계에 의해 액정층의 액정이 구동되며, 일예로서 IPS(in plane switching)모드 액정표시장치가 있다.
이와 같이 다양한 액정표시장치 중에서, IPS모드 액정표시장치는 시야각의 방향에 대한 액정의 복굴절의 변화가 작아 시야각이 넓은 장점이 있어, 최근에는 액정표시장치의 모드로서의 채용이 늘고있는 추세에 있다.
하지만, IPS 모드 액정표시장치의 시야각이 넓은 장점은, 개인적인 이유로 컴퓨터를 사용할 경우에 사용중인 액정표시장치에 인접한 사람들로부터 사생활을 침해받거나, 기밀의 내용이 포함된 업무를 컴퓨터를 사용하여 수행할 경우에 기밀의 내용이 유출될 수 있는 위험이 있는 등의 역기능을 초래하기도 한다.
이러한 보안상의 문제점을 해결하기 위하여, IPS모드를 구현하는 적색, 녹색, 청색 서브픽셀에 더하여 ECB모드와 오프 모드를 선택적으로 구현하는 시야각 제어용 서브픽셀을 추가로 구비한 액정표시장치가 제안되었다.
이와 같이 시야각 제어를 위한 서브픽셀을 구비한 액정표시장치를 도시한 도 1을 참조하여 간략히 설명하면 다음과 같다.
도 1에 도시한 바와 같이 종래 기술에 의한 액정표시장치는, 제 1 기판(1)과 제 2 기판(미도시), 상기 제 1 기판(1) 상에 서로 종횡으로 교차하도록 형성되어 적색, 녹색, 청색 픽셀과 시야각 제어용 픽셀을 정의하는 게이트 라인(2)과 데이터 라인(3); 상기 제 1 기판(1)의 적색, 녹색, 청색 픽셀과 시야각 제어용 픽셀의 가장 자리에 형성된 백라이트 쉴딩 패턴(backligh shielding pattern; BLSP, 5); 상기 제 1 기판(1)의 게이트 라인(2)과 데이터 라인(3)이 교차하는 영역마다 형성되며, 게이트 전극(4a), 소스 전극(4b), 드레인 전극(4c)을 구비하는 박막 트랜지스터(4); 상기 제 1 기판(1)의 적색, 녹색, 청색 픽셀에 서로 소정 간격 이격되어 교대로 다수 개가 형성된 제 1 화소전극(6)과 제 1 공통전극(10); 상기 제 1 기판(1)의 시야각 제어용 픽셀에 형성된 제 2 화소전극(7); 상기 제 2 기판 상에 상기 제 2 화소전극(7)과 대응되도록 형성된 제 2 공통전극(미도시); 을 포함하여 구성된 다.
그리고, 상기 게이트 라인(2)과, 박막 트랜지스터(4)의 게이트 전극(4a)과, 백라이트 쉴딩 패턴(5) 상에는 게이트 절연막(미도시)이 형성되고, 데이터 라인(3), 박막 트랜지스터(4)의 소스 전극(4b)과 드레인 전극(4c) 상에는 보호막(미도시)이 형성되며, 상기 게이트 절연막과 보호막에는 적색, 녹색, 청색 픽셀과 시야각 제어용 픽셀에 형성된 박막 트랜지스터(4)의 드레인 전극(4c)의 일부 및 백라이트 쉴딩 패턴(5)을 각각 노출시키는 제 1 콘택홀(11) 및 제 2 콘택홀(13)이 형성되고, 상기 적색, 녹색, 청색 픽셀은 박막 트랜지스터(4)의 드레인 전극(4c)이 제 1 콘택홀(11)에 의해 제 1 화소전극(6)에 접속되고 시야각 제어용 픽셀은 박막 트랜지스터(4)의 드레인 전극(4c)이 제 1 콘택홀(11)에 의해 제 2 화소전극(7)에 접속되며, 상기 적색, 녹색, 청색 픽셀의 백라이트 쉴딩 패턴(5)은 제 2 콘택홀(13)에 의해 제 1 공통전극(10)에 접속된다. 또한, 상기 적색, 녹색, 청색 픽셀과 시야각 제어용 픽셀에 형성된 모든 백라이트 쉴딩 패턴(5)은 서로 연결되어 일체로 형성되어 있다.
이와 같은 구성을 가지는 종래 기술에 의한 액정표시장치는 필요에 따라 협시야각 모드 또는 광시야각 모드를 선택하여 구동할 수 있다.
이를 더욱 상세히 설명하면, 광시야각 모드로 구동할 시에는 적색, 녹색, 청색 픽셀을 구동하고 시야각 제어용 픽셀을 구동하지 않으며, 이로써 적색, 녹색, 청색 픽셀에 대응되는 액정층에는 제 1 화소전극(6)과 제 1 공통전극(10) 사이에 수평 전계가 형성된다. 이와 같이 적색, 녹색, 청색 픽셀을 구동하고 시야각 제어 용 픽셀을 구동하지 않으면 IPS모드 액정표시장치를 구동하는 것과 같으므로 광시야각을 구현하게 된다.
그리고, 협시야각 모드로 구동할 시에는 적색, 녹색, 청색 픽셀과 시야각 제어용 픽셀을 모두 구동하며, 이로써 적색, 녹색, 청색 픽셀에 대응되는 액정층에는 제 1 화소전극(6)과 제 1 공통전극(10) 사이에 수평 전계가 형성되고, 시야각 제어용 픽셀의 액정층에는 제 2 화소전극(7)과 제 2 공통전극(미도시) 사이에 수직 전계가 형성된다. 이에 따라, 경사진(측면) 시야각 방향에서는 광이 누설되어 화면의 관찰이 용이하지 않은 협시야각 모드가 구현되게 된다.
하지만, 상기와 같은 종래 기술에 따른 액정표시장치는 컬러표시에 이용되지 않고 시야각 제어에만 이용되는 시야각 제어용 픽셀이 총 화소 수의 1/4을 차지함에 의해 투과율이 높지 않은 단점이 있어 투과율을 높이기 위한 연구가 활발히 이루어지고 있는데, 특히 상기와 같은 종래 기술에 따른 액정표시장치는 적색, 녹색, 청색 픽셀의 제 1 화소전극(6)과 제 1 공통전극(10)의 일부의 위 또는 전체의 위에는 전계가 형성되지 않는데, 이는 투과율을 저하하는 주요 원인이 되고 있다. 또한, 상기와 같은 종래 기술에 따른 액정표시장치는 적색, 녹색, 청색 픽셀 각각에 두 개의 콘택홀(제 1 콘택홀, 제 2 콘택홀)이 필수적으로 형성되어야만 하고 시야각 제어용 픽셀 각각에는 한 개의 콘택홀(제 2 콘택홀)이 필수적으로 형성되어야만 하므로, 화소 내에서 콘택홀이 차지하는 면적으로 인하여 투과율을 저하하는 원인이 되고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 광시야각과 협시야각을 선택적으로 구현할 수 있음과 동시에 투과율이 향상된 액정표시장치 및 그 제조 방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명은, 제 1 기판과 제 2 기판; 상기 제 1 기판 상에 서로 종횡으로 교차하도록 형성되어 다수의 컬러표시용 픽셀과 시야각 제어용 픽셀을 정의하는 게이트 라인과 데이터 라인; 상기 제 1 기판의 게이트 라인과 데이터 라인이 교차하는 영역마다 형성되며, 게이트 전극, 소스 전극, 드레인 전극을 구비하는 박막 트랜지스터; 상기 제 1 기판의 시야각 제어용 픽셀의 가장자리 영역에 형성된 백라이트 쉴딩 패턴; 상기 제 1 기판의 컬러표시용 픽셀에 형성되며, 박막 트랜지스터의 드레인 전극에 접속된 제 1 화소전극; 상기 제 1 기판의 시야각 제어용 픽셀에 형성되며, 박막 트랜지스터의 드레인 전극에 접속된 제 2 화소전극; 상기 게이트 라인, 데이터 라인, 박막 트랜지스터, 제 1 화소전극, 제 2 화소전극 상에 형성되며, 상기 백라이트 쉴딩 패턴의 일부를 노출시키는 제 1 콘택홀이 형성된 보호막; 상기 보호막 상에 적어도 제 1 화소전극의 일부, 박막 트랜지스터의 일부 및 백라이트 쉴딩 패턴의 일부와 중첩되도록 형성되며, 상기 제 1 화소전극에 중첩되는 다수 개의 슬릿이 형성되고, 상기 보호막의 제 1 콘택홀을 통해 백라이트 쉴딩 패턴에 접속되는 제 1 공통전극; 및 상기 제 2 기판 상에 상기 제 1 화소전극과 대응되게 형성된 제 2 공통전극; 을 포함하여 구성된 것을 특징으로 한다.
상기와 같은 구성을 가지는 본 발명의 바람직한 실시예에 따른 액정표시장치 및 그 제조 방법은, 컬러표시용 픽셀의 제 1 화소전극과 제 1 공통전극 상에도 전계가 형성되어 전계가 형성되는 범위가 최대화되므로, 투과율이 향상되게 된다.
또한, 본 발명은 적색, 녹색, 청색 픽셀에는 콘택홀이 형성되지 않고 시야각 제어용 픽셀에만 콘택홀이 하나씩 형성되므로 픽셀 내에서 콘택홀이 차지하는 비율이 최소화되어, 투과율이 향상되게 된다.
이에 따라, 광시야각과 협시야각을 선택적으로 구동할 수 있음과 동시에 화면 표시 품질이 향상된 액정표시장치를 제공할 수 있는 장점이 있다.
이하, 첨부된 도면을 참조로 하여 본 발명의 바람직한 실시예에 따른 액정표시장치 및 그 제조 방법에 대하여 상세히 설명한다.
<본 발명의 구성>
먼저, 도 2 및 도 3을 참조하여 본 발명의 바람직한 실시예에 따른 액정표시장치에 대하여 설명하면 다음과 같다.
도 2와 도 3에 도시한 바와 같이 본 발명의 바람직한 실시예에 따른 액정표시장치는, 제 1 기판(101)과 제 2 기판(미도시); 상기 제 1 기판(101) 상에 서로 종횡으로 교차하도록 형성되어 다수의 컬러표시용 픽셀과 시야각 제어용 픽셀을 정 의하는 게이트 라인(102)과 데이터 라인(103); 상기 제 1 기판(101)의 게이트 라인(102)과 데이터 라인(103)이 교차하는 영역마다 형성되며, 게이트 전극(104a), 소스 전극(104c), 드레인 전극(104d)을 구비하는 박막 트랜지스터(104); 상기 제 1 기판(101)의 시야각 제어용 픽셀의 가장자리 영역에 형성된 백라이트 쉴딩 패턴(backlight shielding pattern; BLSP, 105); 상기 제 1 기판(101)의 컬러표시용 픽셀에 형성되며, 박막 트랜지스터(104)의 드레인 전극(104d)에 접속된 제 1 화소전극(106); 상기 제 1 기판(101)의 시야각 제어용 픽셀에 형성되며, 박막 트랜지스터(104)의 드레인 전극(104d)에 접속된 제 2 화소전극(107); 상기 게이트 라인(102), 데이터 라인(103), 박막 트랜지스터(104), 제 1 화소전극(106), 제 2 화소전극(107) 상에 형성되며, 상기 백라이트 쉴딩 패턴(105)의 일부를 노출시키는 제 1 콘택홀(111)이 형성된 보호막(109); 상기 보호막(109) 상에 적어도 제 1 화소전극(106)의 일부, 박막 트랜지스터(104)의 일부 및 백라이트 쉴딩 패턴(105)의 일부와 중첩되도록 형성되며, 상기 제 1 화소전극(106)에 중첩되는 다수 개의 슬릿(110a)이 형성되고, 상기 보호막(109)의 제 1 콘택홀(111)을 통해 백라이트 쉴딩 패턴(105)에 접속되는 제 1 공통전극(110); 및 상기 제 2 기판 상에 상기 제 1 화소전극(106)과 대응되게 형성된 제 2 공통전극(미도시); 을 포함하여 구성된다.
이와 같은 구성을 가지는 본 발명의 바람직한 실시예에 따른 액정표시장치의 각 구성요소에 대하여 상세히 설명하면 다음과 같다.
도 2와 도 3을 참조하면, 본 발명의 바람직한 실시예에 따른 액정표시장치는 박막 트랜지스터 어레이 기판인 제 1 기판(101)과 컬러필터 기판인 제 2 기판(미도 시)으로 구성된 액정패널이 구비되며, 상기 제 1 기판(101)과 제 2 기판 사이에는 액정층(미도시)이 형성된다.
상기 제 1 기판(101)은 표시 영역과 패드 영역이 정의되며, 상기 표시 영역에는 서로 종횡으로 교차하도록 형성되어 컬러표시용 픽셀과 시야각 제어용 픽셀을 정의하는 게이트 라인(102)과 데이터 라인(103)이 형성되며, 상기 게이트 라인(102)과 데이터 라인(103)이 교차하는 영역에는 박막 트랜지스터(104)가 형성되어 게이트 라인(102) 및 데이터 라인(103)과 연결된다.
본 발명의 바람직한 실시예에 따른 액정표시장치를 설명함에 있어서 상기 다수의 컬러표시용 픽셀은 적색, 녹색, 청색 픽셀인 것을 그 예로 하였으나 본 발명이 이에 한정되는 것은 아니며, 상기 다수의 컬러표시용 픽셀은 컬러를 표시할 수 있는 범위 내에서 다양한 조합이 가능할 것이다.
그리고, 도 2에 도시된 4 개의 픽셀 중에 상부에 위치하는 픽셀 두 개 및 하부에 위치하는 픽셀 중에 우측의 픽셀은 컬러표시용 픽셀이고 하부에 위치하는 픽셀 중에 좌측에 위치하는 픽셀은 시야각 제어용 픽셀인 것을 예로 하였지만, 본 발명이 이에 한정되는 것은 아니며, 상기 컬러표시용 픽셀와 시야각 제어용 픽셀은 본 발명의 요지를 벗어나지는 않는 범위 내에서 다양한 배치 예가 가능할 것이다.
상기 컬러표시용 픽셀과 시야각 제어용 픽셀 각각에 형성된 박막 트랜지스터는(104), 상기 제 1 기판(101) 상에 형성된 게이트 전극(102a)과, 상기 게이트 전극(102a) 상에 형성된 게이트 절연막(108)과, 상기 게이트 절연막(108) 상에 형성된 반도체층(102b)과, 상기 반도체층(102b) 상에 형성된 소스 전극(104c) 및 드레 인 전극(104d)을 포함하여 구성된다. 참고로, 도 2에는 설명의 편의를 위하여 박막 트랜지스터(104) 중에 반도체층(104b)을 생략하고 도시하였으며, 도 3에는 반도체층(104b)을 포함한 박막 트랜지스터(104)를 도시하였다.
상기 제 1 기판(101)에는 시야각 제어용 픽셀의 가장자리 영역에 백라이트 쉴딩 패턴(105)이 형성되며, 이러한 백라이트 쉴딩 패턴(105)은 데이터 라인(103)을 통해 전달되는 화소 전압에 의하여 시야각 제어용 픽셀에 대응되는 액정층의 구동이 왜곡되어 발생하는 표시 품질 저하를 방지한다.
상기 백라이트 쉴딩 패턴(105)은 게이트 라인(102) 및 박막 트랜지스터(104)의 게이트 전극(104a)과 동일 층에 동일 물질로 형성되며, 백라이트 쉴딩 패턴(105), 게이트 라인(102) 및 박막 트랜지스터(104)의 게이트 전극(104a) 상에는 상기에 언급한 바 있는 게이트 절연막(108)이 형성된다.
도 3의 Ⅲ-Ⅲ'을 참조하면, 상기 제 1 기판(101)의 컬러표시용 픽셀에는 해당 픽셀 내에 형성된 박막 트랜지스터(104)의 드레인 전극(104d)과는 콘택홀이 없이 직접 접속되는 제 1 화소전극(106)이 게이트 절연막(108) 상에 형성된다.
도 2를 참조하면, 상기 제 1 기판(101)의 시야각 제어용 픽셀에는 해당 픽셀 내에 형성된 박막 트랜지스터(104)의 드레인 전극(104d)과는 콘택홀이 없이 직접 접속되는 제 2 화소전극(107)이 형성되며, 이러한 제 2 화소전극(107)은 제 1 화소전극(106)과 동일 층에 동일 물질로 형성된다.
도 2와 도 3을 참조하면, 상기 데이터 라인(103), 박막 트랜지스터(104), 제 1 화소전극(106), 제 2 화소전극(107) 상에는 보호막(109)이 형성되며, 이러한 보 호막(109)에는 제 1 콘택홀(111)이 형성된다.
도 3의 Ⅱ-Ⅱ'를 참조하면, 상기 제 1 콘택홀(111)은 보호막(109)과 게이트 절연막(108)에 동시에 형성되어 백라이트 쉴딩 패턴(105)의 일부 영역을 노출시킨다.
도 2 및 도 3의 Ⅲ-Ⅲ'과 Ⅳ-Ⅳ를 참조하면, 상기 보호막(109) 상에는 컬러표시용 픽셀의 제 1 화소전극(106)에 중첩되고 데이터 라인(103)과 평행하는 다수 개의 슬릿(110a)이 마련된 제 1 공통전극(110)이 형성되며, 이러한 제 1 공통전극(110)은 자신이 속한 컬러표시용 픽셀에 형성된 제 1 화소전극(106)과 함께 포물선 형태의 횡전계인 프린지 필드(fringe field)를 형성하여 해당 컬러표시용 픽셀에 대응되는 액정층을 구동한다.
상기 제 1 공통전극(110)은 컬러표시용 픽셀에 형성된 박막 트랜지스터(104) 중에 반도체층(104b)이 소스 전극(104c)과 드레인 전극(104d) 사이에 노출된 영역과 대응되는 영역에 홀(110b)이 형성된다.
도 3의 Ⅱ-Ⅱ'를 참조하면, 상기 제 1 공통전극(110)은 제 1 화소전극(106)의 일부뿐만 아니라 컬러표시용 픽셀 중에서 상기 홀(110b)을 제외한 영역을 비롯하여 시야각 제어용 픽셀의 백라이트 쉴딩 패턴(105)의 일부에도 중첩되도록 형성되며, 이와 같이 백라이트 쉴딩 패턴(105)과 중첩되는 영역은 게이트 절연막(108)과 보호막(109)에 형성된 제 1 콘택홀(111)을 통해 접속되어 백라이트 쉴딩 패턴(105)에도 공통전극이 인가될 수 있도록 한다.
그리고, 상기 제 1 공통전극(110)은 데이터 라인(103) 중에서 시야각 제어용 픽셀의 백라이트 쉴딩 패턴(105)과 인접하지 않은 영역에 중첩하도록 형성되는데, 이로써 제 1 공통전극(106)은 데이터 라인(103)을 통해 전달되는 화소전압에 의하여 컬러표시용 픽셀에 대응되는 액정층의 구동이 왜곡되어 발생하는 표시 품질 저하를 방지하게 된다.
이와 같은 제 1 공통전극(110)은 투명한 도전성 물질을 재료로 하여 형성되는 것이 바람직하며, 일예로서 인듐 틴 옥사이드(indium tin oxide; ITO)가 있다.
도면에 도시하지는 않았지만, 상기 제 2 기판(미도시) 상에는 제 1 기판(101)의 시야각 제어용 픽셀에 형성된 제 1 화소전극(106)과 대응되는 제 2 공통전극(미도시)이 형성되며, 이러한 제 2 공통전극은 제 1 기판(101)의 시야각 제어용 픽셀에 형성된 제 1 화소전극(106)과 함께 수직 전계를 형성하여 해당 시야각 제어용 픽셀에 대응되는 액정층을 구동한다.
그리고, 도면에 도시하지는 않았지만, 상기 제 2 기판(미도시) 상에는 제 1 기판(101)의 컬러표시용 픽셀에 대응되는 영역에 형성되어 컬러를 표시하기 위한 적색, 녹색, 청색의 컬러필터(미도시)가 형성되어 있다.
본 발명의 바람직한 실시예에 따른 액정표시장치는, 제 1 기판(101)의 표시 영역의 주변을 이루는 패드 영역에 공통패드(112), 게이트 패드(114) 및 데이터 패드(116)가 형성되며, 상기 공통패드(112)는 제 1 공통전극(110)에 연결되고, 게이트 패드(114)는 게이트 라인(102)에 연결되며, 데이터 패드(116)는 데이터 라인(103)에 연결된다.
도 2와 도 3의 Ⅰ-Ⅰ'을 참조하면, 상기 공통패드(112)는 공통전압 공급부 (미도시)에 접속되어 제 1 공통전극(110)에 공통전압을 공급하기 위한 것으로서, 제 1 공통전극(110)으로부터 연장된 공통패드 상부전극(112a)과, 상기 게이트 절연막(108)과 보호막(109)에 형성된 제 2 콘택홀(113)을 통해 공통패드 상부전극(112a)과 접속된 공통패드 하부전극(112b)을 포함하여 구성된다.
상기 제 2 콘택홀(113)은 시야각 제어용 픽셀에 형성된 제 1 콘택홀(111)과 함께 게이트 절연막(108)과 보호막(109)에 형성되는데, 이와 관련해서는 이후에 본 발명의 제조 방법에 대한 설명에서 상세히 설명하도록 한다.
본 발명의 바람직한 실시예에 따른 액정표시장치를 설명함에 있어서 상기 공통패드는 데이터 패드(116)군의 우측에 형성된 것을 그 예로 하였지만, 본 발명이 이에 한정되는 것은 아니며, 상기 공통패드(112)는 데이터 패드(116)군의 좌측에 형성되는 등 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 예가 가능할 것이다.
도 2와 도 3의 Ⅴ-Ⅴ'를 참조하면, 상기 게이트 패드(114)는 게이트 드라이버(미도시)와 접속되어 게이트 라인(102)에 게이트 신호를 공급하기 위한 것으로서, 게이트 라인(102)으로부터 연장되는 게이트 패드 하부전극(114a)과, 상기 게이트 절연막(108)과 보호막(109)에 형성되어 게이트 패드 하부전극(114a)을 노출시키는 제 3 콘택홀(115)을 통해 게이트 패드 하부전극(114a)과 연결된 게이트 패드 상부전극(114b)을 포함하여 구성된다. 이때, 상기 제 3 콘택홀(115)은 제 1 및 제 2 콘택홀(111, 113)과 함께 게이트 절연막(108)과 보호막(109)에 형성된다.
도 2와 도 3의 Ⅵ-Ⅵ'을 참조하면, 상기 데이터 패드(116)는 데이터 드라이 버(미도시)와 접속되어 데이터 라인(103)에 화소 전압을 공급하기 위한 것으로서, 데이터 라인(103)으로부터 연장되는 데이터 패드 하부전극(116a)과, 상기 보호막(109)에 형성되어 데이터 패드 하부전극(116a)을 노출시키는 제 4 콘택홀(117)을 통해 데이터 패드 하부전극(116a)과 연결된 데이터 패드 상부전극(116b)을 포함하여 구성된다.
상기 제 2 내지 제 4 콘택홀(113, 115, 117)은 제 1 기판(101)에 있어서 표시영역 외부의 패드영역에 형성되는 콘택홀로서, 컬러표시용 픽셀과 시야각 제어용 픽셀의 외부에 위치하므로 본 발명에 따른 액정표시장치의 투과율을 저하하는 요소는 아니다.
상술한 바와 같은 구성을 가지는 본 발명의 바람직한 실시예에 따른 액정표시장치는, 컬러표시용 픽셀 내부에는 콘택홀이 전혀 형성되지 않고 시야각 제어용 픽셀 각각에만 제 1 콘택홀(111)이 하나씩 형성되므로, 컬러표시용 픽셀과 시야각 제어용 픽셀에서 콘택홀이 차지하는 면적이 최소화되어, 종래에 비교하여 투과율이 향상됨을 알 수 있다.
또한, 본 발명의 바람직한 실시예에 따른 액정표시장치는, 컬러표시용 픽셀의 제 1 화소전극(106)과 제 1 공통전극(110) 상에도 전계가 형성되어 전계가 형성되는 범위가 최대화되므로, 종래에 비교하여 투과율이 월등히 향상됨을 알 수 있다.
상술한 바와 같은 구성을 가지는 본 발명의 바람직한 실시예에 따른 액정표시장치는 필요에 따라 광시야각 모드 또는 협시야각 모드를 선택적으로 구동하는 것이 가능한데, 이에 대하여 상세히 설명하면 다음과 같다.
먼저, 광시야각 모드로 구동할 시에는 컬러표시용 픽셀에 형성된 박막 트랜지스터(104)를 구동하여 컬러표시용 픽셀의 제 1 화소전극(106)에 화소 전압이 인가되도록 하고 시야각 제어용 픽셀은 구동하지 않으며, 이로써 컬러표시용 픽셀에 대응되는 액정층에는 제 1 화소전극(106)에 인가된 화소 전압과 제 1 공통전극(110)에 인가된 공통전압에 의해 프린지 필드가 형성되어 해당 컬러표시용 픽셀에 대응되는 액정층을 구동하여 광시야각을 구현하게 된다.
그리고, 협시야각 모드로 구동할 시에는 컬러표시용 픽셀에 형성된 박막 트랜지스터(104)를 구동하여 컬러표시용 픽셀의 제 1 화소전극(106)에 화소전압이 인가되도록 하고 시야각 제어용 픽셀에 형성된 박막 트랜지스터(104)를 구동하여 시야각 제어용 픽셀의 제 2 화소전극(107)에 구동 전압이 인가되도록 하며, 이로써 컬러표시용 픽셀에 대응되는 액정층에는 제 1 화소전극(106)에 인가된 화소전압과 제 1 공통전극(110)에 인가된 공통전압에 의해 프린지 필드가 형성되어 해당 컬러표시용 픽셀에 대응되는 액정층을 구동하여 컬러를 표시하고, 시야각 제어용 픽셀에 대응되는 액정층에는 제 2 화소전극(107)에 인가된 구동 전압과 제 2 공통전압(미도시)에 인가된 공통전압에 의해 수직전계가 형성되어 해당 시야각 제어용 픽셀에 대응되는 액정층을 구동하여 정면 시야각 방향에서는 블랙이 표시되고 측면 시야각 방향에서는 광이 누설되어 화면의 관찰이 용이하지 않게 되며, 이에 따라 협시야각 모드가 구현되게 된다.
<본 발명의 제조 방법>
이하, 도 4a 내지 도 4g를 참조하여 본 발명의 바람직한 실시예에 따른 액정표시장치의 제조 방법에 대하여 설명하면 다음과 같다.
도 4a 내지 도 4g는 도 2와 도 3에 도시된 제 1 기판의 제조 방법을 순차적으로 도시한 단면도로서, 각 도면에서 왼쪽에는 공통패드(112)를 제조하는 방법을 도시하였고, 중간에는 시야각 제어용 픽셀을 제조하는 방법을 도시하였으며, 오른쪽에는 컬러표시용 픽셀을 제조하는 방법을 도시하였다.
먼저, 표시 영역과 패드 영역이 정의되고 상기 표시 영역에는 다수의 컬러표시용 픽셀과 시야각 제어용 픽셀이 정의된 제 1 기판(101)을 준비한다.
다음으로, 상기 제 1 기판(101) 상에 제 1 도전성 물질층, 제 1 감광막을 차례로 형성한 후에, 제 1 마스크를 이용한 포토리소그라피(photolithography)를 수행하여 제 1 감광막 패턴을 형성한다. 상기 제 1 도전성 물질층은 알루미늄(alumunium; Al), 알루미늄 합금(Al Alloy), 구리(copper, Cu), 크롬(chromium), 몰리브덴(molybdenum; Mo) 등을 재료로 한다.
상기 제 1 마스크는 이후에 형성될 게이트 전극(104a)과, 상기 게이트 전극(104a)과 연결되는 게이트 라인(102)과, 상기 시야각 제어용 픽셀의 가장 자리에 위치하는 백라이트 쉴딩 패턴(105)과, 공통패드 하부전극(112b)에 대응되는 영역에는 광차단 영역이 마련되고 상기 차단 영역을 제외한 영역에는 광노출 영역이 마련되어 있다. 여기서, 상기 제 1 마스크는 제 1 감광막의 종류에 따라 광노출 영역과 광차단 영역이 반대가 될 수 있을 것이다.
다음으로, 상기 제 1 감광막 패턴을 이용하여 제 1 도전성 물질층을 선택적으로 제거하여 도 4a에 도시한 바와 같은 게이트 전극(104a), 게이트 라인(102), 백라이트 쉴딩 패턴(105), 공통패드 하부전극(112b)을 형성한 후에, 제 1 감광막 패턴을 제거한다.
이후에, 도 4b에 도시한 바와 같이, 상기 게이트 전극(104a), 게이트 라인(102), 백라이트 쉴딩 패턴(105), 공통패드 하부전극(112b)이 형성된 제 1 기판 (101)상에 게이트 절연막(108)을 형성한다.
이후에, 상기 게이트 절연막(108)이 형성된 제 1 기판(101) 상에 반도체 물질층, 제 2 감광막을 차례로 형성한 후에, 제 2 마스크를 이용한 포토리소그라피를 수행하여 제 2 감광막 패턴을 형성한다.
상기 제 2 마스크는 이후에 형성될 반도체층(104b)에 대응되는 영역에는 광차단 영역이 마련되고 상기 광차단 영역을 제외한 영역에는 광노출 영역이 마련되어 있다.
다음으로, 상기 제 2 감광막 패턴을 이용하여 반도체 물질층을 선택적으로 제거하여 도 4c에 도시한 바와 같은 반도체층(104b)을 형성한 후에, 제 2 감광막 패턴을 제거한다.
이후에, 상기 반도체층(104b)이 형성된 제 1 기판(101) 상에 제 2 도전성 물질층, 제 3 감광막을 자례로 형성한 후에, 제 3 마스크를 이용한 포토리소그라피를 수행하여 제 3 감광막 패턴을 형성한다. 상기 제 2 도전성 물질층은 투명한 도전성 물질로 이루어지는 것이 바람직하며, 일 예로서 인듐 틴 옥사이드(indium tin oxide; ITO)가 있다.
상기 제 3 마스크는 이후에 형성될 제 1 화소전극(106)과 제 2 화소전극(107)에 대응되는 영역에는 광차단 영역이 마련되고 상기 광차단 영역을 제외한 영역에는 광노출 영역이 마련되어 있다.
다음으로, 상기 제 3 감광막 패턴을 이용하여 제 2 도전성 물질층을 선택적으로 제거하여 도 4d 및 도 3에 도시한 바와 같은 제 1 화소전극(106)과 제 2 화소전극(107)을 형성한 후에, 제 3 감광막 패턴을 제거한다.
이후에, 상기 제 1 화소전극(106)과 제 2 화소전극(107)이 형성된 제 1 기판(101) 상에 제 3 도전성 물질층, 제 4 감광막을 차례로 형성한 후에, 제 4 마스크를 이용한 포토리소그라피를 수행하여 제 4 감광막 패턴을 형성한다. 상기 제 3 도전성 물질층은 알루미늄(alumunium; Al), 알루미늄 합금(Al Alloy), 구리(copper, Cu), 크롬(chromium), 몰리브덴(molybdenum; Mo) 등을 재료로 한다.
상기 제 4 마스크는 이후에 형성될 소스 전극(104c)과 드레인 전극(104d)에 대응되는 영역에는 광차단 영역이 마련되고 상기 광차단 영역을 제외한 영역에는 광노출 영역이 마련되어 있다.
다음으로, 상기 제 4 감광막 패턴을 이용하여 제 3 도전성 물질층을 선택적으로 제거하여 도 4e 및 도 3에 도시한 바와 같은 소스 전극(104c)과 드레인 전극(104d)을 형성한 후에, 제 4 감광막을 제거한다. 이때, 상기 컬러표시용 픽셀에 형성된 드레인 전극(104d)은 제 1 화소전극(106)에 콘택홀이 없이 직접 접속되며, 시야각 제어용 픽셀에 형성된 드레인 전극(104d)은 제 2 화소전극(107)에 콘택홀이 없이 직접 접속된다.
이후에, 상기 소스 전극(104c)과 드레인 전극(104d)이 형성된 제 1 기판(101) 상에 보호막을 형성한다.
이후에, 상기 보호막(109)이 형성된 제 1 기판(101) 상에 제 5 감광막을 형성한 후에, 제 5 마스크를 이용한 포토리소그라피를 수행하여 제 5 감광막 패턴을 형성한다.
상기 제 5 마스크는 이후에 형성될 제 1 콘택홀(111)과 제 2 콘택홀(113)이 형성될 영역에는 광노출 영역이 마련되고 상기 광노출 영역을 제외한 영역에는 광차단 영역이 마련되어 있다. 이때, 상기 제 1 콘택홀(111)은 시야각 제어용 픽셀에 형성된 백라이트 쉴딩 패턴(105)의 일부를 노출시키며, 제 2 콘택홀(113)은 공통패드 하부전극(112b)의 일부를 노출시킨다.
다음으로, 상기 제 5 감광막 패턴을 이용하여 보호막(109)과 게이트 절연막(108)을 선택적으로 제거하여 도 4f와 도 3에 도시한 바와 같은 제 1 콘택홀(111)과 제 2 콘택홀(113)을 형성한 후에, 제 5 감광막을 제거한다.
이후에, 상기 제 1 콘택홀(111)과 제 2 콘택홀(113)이 형성된 제 1 기판(101) 상에 제 4 도전성 물질층, 제 6 감광막을 형성한 후에, 제 6 마스크를 이용한 포토리소그라피를 수해하여 제 6 감광막 패턴을 형성한다. 상기 제 4 도전성 물질층은 투명한 도전성 물질로 이루어지는 것이 바람직하며, 일 예로서 인듐 틴 옥사이드(indium tin oxide)가 있다.
상기 제 6 마스크는 이후에 형성될 공통패드 상부전극(112a)과 제 1 공통전 극(110)에 대응되는 영역에는 광차단 영역이 마련되고 상기 광차단 영역을 제외한 영역에는 광노출 영역이 마련되어 있다.
다음으로, 상기 제 6 감광막 패턴을 이용하여 제 4 도전성 물질층을 선택적으로 제거하여 도 4g 및 도 3에 도시한 바와 같은 공통패드 상부전극(112a)과 제 1 공통전극(110)을 형성한 후에, 제 6 감광막 패턴을 제거한다.
이때, 상기 제 1 공통전극(110)은 상기 보호막(109)과 게이트 절연막(108)에 형성된 제 2 콘택홀(113)을 통해 공통패드 하부전극(112b)에 접속되게 되며, 이로써 공통패드 상부전극(112a)과 공통패드 하부전극(112b)은 공통패드(112)를 이루게 된다.
그리고, 상기 제 1 공통전극(112)은 컬러표시용 픽셀의 제 1 화소전극(106)에 중첩되고 데이터 라인(103)과 평행하는 다수 개의 슬릿(110a)이 마련되어 자신이 속한 컬러표시용 픽셀에 형성된 제 1 화소전극(106)와 함께 포물선 형태의 횡전계인 프린지 필드를 형성하여 해당 컬러표시용 픽셀에 대응되는 액정층을 구동하게 된다.
또한, 상기 제 1 공통전극(110)에는 컬러표시용 픽셀에 형성된 박막 트랜지스터(104) 중에 반도체층(104b)이 소스전극(104c)과 드레인 전극(104d) 사이에 노출된 영역과 대응되는 영역에 홀(110b)이 형성된다.
그리고, 상기 제 1 공통전극(110)은 제 1 화소전극(106)의 일부뿐만 아니라 컬러표시용 픽셀 중에서 상기 홀(110b)을 제외한 영역을 비롯하여 시야각 제어용 픽셀의 백라이트 쉴딩 패턴(105)의 일부에도 중첩되도록 형성되며, 이와 같이 백라 이트 쉴딩 패턴(105)과 중첩되는 영역은 게이트 절연막(108)과 보호막(109)에 형성된 제 1 콘택홀(111)을 통해 접속되어 백라이트 쉴딩 패턴(105)에도 공통전극이 인가될 수 있도록 한다.
또한, 상기 제 1 공통전극(110)은 데이터 라인(103) 중에서 시야각 제어용 픽셀의 백라이트 쉴딩 패턴(105)과 인접하지 않은 영역에 중첩하도록 형성되는데, 이로써 제 1 공통전극(110)은 데이터 라인(103)을 통해 전달되는 화소전압에 의하여 컬러표시용 픽셀에 대응되는 액정층의 구동이 왜곡되어 발생하는 표시 품질 저하를 방지하게 된다.
상술한 바와 같은 다수의 단계를 통해 제조된 제 1 기판(101)은 이후에 제 2 기판(미도시), 즉 컬러필터 기판과 합착되게 되는데, 상기 제 2 기판 상에는 컬러표시용 픽셀에 대응되는 영역에 형성되어 컬러를 표시하기 위한 적색, 녹색, 청색의 컬러필터(미도시)가 형성되어 있으며, 시야각 제어용 픽셀에 대응되는 영역에는 제 1 기판(101)의 제 2 화소전극(107)과 대응되어 수직전계를 형성하는 제 2 공통전극(미도시)이 형성되어 있다.
상술한 바와 같은 구성 및 제조 방법을 가지는 본 발명의 바람직한 실시예에 따른 액정표시장치는, 컬러표시용 픽셀의 제 1 화소전극(106)과 제 1 공통전극(110) 상에도 전계가 형성되어 전계가 형성되는 범위가 최대화되므로, 종래에 비교하여 투과율이 월등히 향상되게 된다.
또한, 본 발명의 바람직한 실시예에 따른 액정표시장치는, 컬러표시용 픽셀 내에는 콘택홀이 전혀 형성되지 않고 시야각 제어용 픽셀 내에는 제 1 콘택홀(111)만이 각각 형성되므로, 픽셀 내에서 콘택홀이 차지하는 비율이 최소화되어, 투과율이 향상되게 된다.
따라서, 광시야각과 협시야각을 선택적으로 구동할 수 있음과 동시에 화면 표시 품질이 향상된 액정표시장치를 제공할 수 있다.
그리고, 제 1 기판(101)의 제 1 공통전극(110)과 백라이트 쉴딩 패턴(105)을 접속시키기 위한 제 1 콘택홀(111)은 공통패드 상부전극(112a)과 공통패드 하부전극(112b)을 접속시키기 위한 제 2 콘택홀(113)을 제 1 기판(101)의 패드 영역에 형성하는 단계에 함께 형성되므로, 제 1 공통전극(110)과 백라이트 쉴딩 패턴(105)을 접속시키기 위한 제 1 콘택홀(111)을 형성하기 위한 별도의 공정을 수행하지 않아도 되므로, 제조 공정 시간 및 노력을 최소화할 수 있다.
도 1은 종래의 일반적인 액정표시장치를 도시한 평면도.
도 2는 본 발명의 바람직한 실시예에 따른 액정표시장치를 도시한 평면도.
도 3은 도 2의 Ⅰ-Ⅰ', Ⅱ-Ⅱ', Ⅲ-Ⅲ', Ⅵ-Ⅵ', Ⅴ-Ⅴ'및 Ⅳ-Ⅳ' 선을 따라 절단한 단면을 도시한 단면도.
도 4a 내지 도 4g는 도 2와 도 3에 도시한 바와 같은 본 발명의 바람직한 실시예에 따른 액정표시장치를 제조 방법을 순차적으로 도시한 단면도.
**도면의 주요 부분에 대한 부호의 설명**
101 : 제 1 기판 102 : 게이트 라인
103 : 데이터 라인 104 : 박막 트랜지스터
104a : 게이트 전극 104b : 반도체층
104c : 소스 전극 104d : 드레인 전극
105 : 백라이트 쉴딩 패턴 106 : 제 1 화소전극
107 : 제 2 화소전극 108 : 게이트 절연막
109 : 보호막 110 : 제 1 공통전극
110a : 슬릿 110b : 홀
111 : 제 1 콘택홀 112 : 공통패드
112a : 공통패드 상부전극 112b : 공통패드 하부전극
113 : 제 2 콘택홀 114 : 게이트 패드
115 : 제 3 콘택홀 116 : 데이터 패드
117 : 제 4 콘택홀

Claims (13)

  1. 제 1 기판과 제 2 기판;
    상기 제 1 기판 상에 서로 종횡으로 교차하도록 형성되어 다수의 컬러표시용 픽셀과 시야각 제어용 픽셀을 정의하는 게이트 라인과 데이터 라인;
    상기 제 1 기판의 게이트 라인과 데이터 라인이 교차하는 영역마다 형성되며, 게이트 전극, 소스 전극, 드레인 전극을 구비하는 박막 트랜지스터;
    상기 제 1 기판의 시야각 제어용 픽셀의 가장자리 영역에 형성된 백라이트 쉴딩 패턴;
    상기 제 1 기판의 컬러표시용 픽셀에 형성되며, 박막 트랜지스터의 드레인 전극에 접속된 제 1 화소전극;
    상기 제 1 기판의 시야각 제어용 픽셀에 형성되며, 박막 트랜지스터의 드레인 전극에 접속된 제 2 화소전극;
    상기 게이트 라인, 데이터 라인, 박막 트랜지스터, 제 1 화소전극, 제 2 화소전극 상에 형성되며, 상기 백라이트 쉴딩 패턴의 일부를 노출시키는 제 1 콘택홀이 형성된 보호막;
    상기 보호막 상에 적어도 제 1 화소전극의 일부, 박막 트랜지스터의 일부 및 백라이트 쉴딩 패턴의 일부와 중첩되도록 형성되며, 상기 제 1 화소전극에 중첩되는 다수 개의 슬릿이 형성되고, 상기 보호막의 제 1 콘택홀을 통해 백라이트 쉴딩 패턴에 접속되는 제 1 공통전극; 및
    상기 제 2 기판 상에 상기 제 1 화소전극과 대응되게 형성된 제 2 공통전극;
    을 포함하여 구성된 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서, 상기 제 1 화소전극과 제 2 화소전극은 박막 트랜지스터의 드레인 전극에 직접 접속되는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서, 상기 게이트 라인 및 박막 트랜지스터의 게이트 전극 상에는 게이트 절연막이 형성되며,
    상기 제 1 콘택홀은 게이트 절연막과 보호막에 동시에 형성되어 백라이트 쉴딩 패턴의 일부 영역을 노출시키는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서, 상기 제 1 공통전극에 연결된 공통패드 상부전극 및 상기 보호막에 형성된 제 2 콘택홀을 통해 상기 공통패드 상부전극에 접속된 공통패드 하부전극을 포함하여 구성된 공통패드가 추가로 형성된 것을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서, 상기 게이트 라인, 공통패드 하부전극 및 박막 트랜지스터의 게이트 전극 상에는 게이트 절연막이 형성되며,
    상기 제 2 콘택홀은 게이트 절연막과 보호막에 동시에 형성되어 공통패드 하부전극의 일부 영역을 노출시키는 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서, 상기 제 1 공통전극에 형성된 다수 개의 슬릿은 데이터 라인과 평행하게 형성된 것을 특징으로 하는 액정표시장치.
  7. 제 1 항에 있어서, 상기 제 1 공통전극은 컬러표시용 픽셀 중에서 박막 트랜지스터의 반도체층이 형성된 영역 중에 적어도 일부와 대응되는 영역에 홀이 형성된 것을 특징으로 하는 액정표시장치.
  8. 다수의 컬러표시용 픽셀과 시야각 제어용 픽셀이 정의된 제 1 기판을 준비하는 단계;
    제 1 마스크를 이용한 포토리소그라피를 수행하여 게이트 전극, 상기 게이트 전극과 연결되는 게이트 라인, 상기 시야각 제어용 픽셀의 가장 자리에 위치하는 백라이트 쉴딩 패턴을 형성하는 단계;
    상기 게이트 전극과 게이트 라인이 형성된 제 1 기판 상에 게이트 절연막을 형성하는 단계;
    제 2 마스크를 이용한 포토리소그라피를 수행하여 상기 게이트 절연막 상에 상기 게이트 전극의 일부와 중첩되는 반도체층을 형성하는 단계;
    제 3 마스크를 이용한 포토리소그라피를 수행하여 상기 반도체층이 형성된 제 1 기판 상에 컬러표시용 픽셀의 제 1 화소전극과 시야각 제어용 픽셀의 제 2 화소전극을 형성하는 단계;
    제 4 마스크를 이용한 포토리소그라피를 수행하여 상기 제 1 화소전극과 제 2 화소전극이 형성된 제 1 기판 상에 상기 반도체층의 일부와 중첩되는 소스 전극과 드레인 전극을 형성하는 단계;
    상기 소스 전극과 드레인 전극이 형성된 제 1 기판 상에 보호막을 형성하는 단계;
    제 5 마스크를 이용한 포토리소그라피를 수행하여 시야각 제어용 픽셀의 백라이트 쉴딩 패턴의 일부를 노출시키는 제 1 콘택홀을 게이트 절연막과 보호막에 형성하는 단계; 및
    제 6 마스크를 이용한 포토리소그라피를 수행하여 상기 제 1 콘택홀이 형성된 보호막 상에 적어도 상기 제 1 화소전극의 일부, 박막 트랜지스터의 일부 및 백라이트 쉴딩 패턴의 일부와 중첩되고 상기 백라이트 쉴딩 패턴과는 제 1 콘택홀을 통해 접속되며 다수 개의 슬릿이 형성되는 제 1 공통전극을 형성하는 단계;
    를 포함하여 이루어지는 것을 특징으로 하는 액정표시장치의 제조 방법.
  9. 제 8 항에 있어서, 상기 제 1 화소전극과 제 2 화소전극은 박막 트랜지스터의 드레인 전극에 직접 접속되도록 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  10. 제 8 항에 있어서, 상기 제 6 마스크를 이용한 포토리소그라피를 수행하여 제 1 공통전극을 형성하는 단계에서는 상기 제 1 공통전극에 연결된 공통패드 상부 전극도 함께 형성하며,
    상기 제 1 마스크를 이용한 포토리소그라피를 수행하여 게이트 전극, 게이트 라인, 백라이트 쉴딩 패턴을 형성하는 단계에서는 상기 공통패드 상부 전극에 접속되는 공통패드 하부전극도 함께 형성하며,
    상기 공통패드 상부전극과 공통패드 하부전극은 공통패드를 이루는 것을 특징으로 하는 액정표시장치의 제조 방법.
  11. 제 10 항에 있어서, 상기 제 5 마스크를 이용한 포토리소그라피를 수행하여 제 1 콘택홀을 형성하는 단계에서는 공통패드 하부전극의 일부를 노출시키는 제 2 콘택홀을 함께 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  12. 제 8 항에 있어서, 상기 제 1 공통전극에 형성된 다수 개의 슬릿은 데이터 라인과 평행하게 형성되는 것을 특징으로 하는 액정표시장치의 제조 방법.
  13. 제 8 항에 있어서, 상기 제 1 공통전극은 컬러표시용 픽셀 중에서 박막 트랜지스터의 반도체층이 형성된 영역 중에서 적어도 일부와 대응되는 영역에 홀이 형성되는 것을 특징으로 하는 액정표시장치의 제조 방법.
KR1020090039895A 2009-05-07 2009-05-07 액정표시장치 및 그 제조방법 KR101253049B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090039895A KR101253049B1 (ko) 2009-05-07 2009-05-07 액정표시장치 및 그 제조방법
US12/618,418 US8253907B2 (en) 2009-05-07 2009-11-13 Liquid crystal display device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090039895A KR101253049B1 (ko) 2009-05-07 2009-05-07 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100120983A KR20100120983A (ko) 2010-11-17
KR101253049B1 true KR101253049B1 (ko) 2013-04-11

Family

ID=43062161

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090039895A KR101253049B1 (ko) 2009-05-07 2009-05-07 액정표시장치 및 그 제조방법

Country Status (2)

Country Link
US (1) US8253907B2 (ko)
KR (1) KR101253049B1 (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102331646A (zh) * 2011-08-30 2012-01-25 福州华映视讯有限公司 显示面板
KR20150113388A (ko) * 2014-03-28 2015-10-08 삼성디스플레이 주식회사 표시장치
CN203941365U (zh) * 2014-07-09 2014-11-12 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
CN104280951A (zh) * 2014-09-23 2015-01-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
TWI596780B (zh) 2014-10-27 2017-08-21 友達光電股份有限公司 陣列基板
EP3369034B1 (en) 2015-10-26 2023-07-05 RealD Spark, LLC Intelligent privacy system, apparatus, and method thereof
CN114554177A (zh) 2016-05-19 2022-05-27 瑞尔D斯帕克有限责任公司 广角成像定向背光源
WO2018208619A1 (en) 2017-05-08 2018-11-15 Reald Spark, Llc Optical stack for directional display
US10126575B1 (en) 2017-05-08 2018-11-13 Reald Spark, Llc Optical stack for privacy display
CN107015406B (zh) * 2017-06-09 2020-03-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板
TW201921060A (zh) 2017-09-15 2019-06-01 美商瑞爾Ｄ斯帕克有限責任公司 用於可切換定向顯示器的光學堆疊結構
US10948648B2 (en) 2017-09-29 2021-03-16 Reald Spark, Llc Backlights having stacked waveguide and optical components with different coefficients of friction
US11070791B2 (en) 2017-11-06 2021-07-20 Reald Spark, Llc Privacy display apparatus
CA3089477A1 (en) 2018-01-25 2019-08-01 Reald Spark, Llc Touch screen for privacy display
US10976578B2 (en) 2018-01-25 2021-04-13 Reald Spark, Llc Reflective optical stack for privacy display
WO2019183525A1 (en) 2018-03-22 2019-09-26 Reald Spark, Llc Optical waveguide for directional backlight
WO2020005756A1 (en) 2018-06-29 2020-01-02 Reald Spark, Llc Stabilization for privacy display
CN112602011A (zh) 2018-07-18 2021-04-02 瑞尔D斯帕克有限责任公司 用于可切换定向显示器的光学堆叠
WO2020072643A1 (en) 2018-10-03 2020-04-09 Reald Spark, Llc Privacy display control apparatus
JP2022504376A (ja) 2018-11-07 2022-01-13 リアルディー スパーク エルエルシー 指向性ディスプレイ装置
US11287677B2 (en) 2019-01-07 2022-03-29 Reald Spark, Llc Optical stack for privacy display
CN109656052B (zh) * 2019-01-18 2022-04-22 昆山龙腾光电股份有限公司 液晶显示面板及其制作方法和显示装置
CN113646695A (zh) 2019-02-12 2021-11-12 瑞尔D斯帕克有限责任公司 用于防窥显示器的漫射器
TW202102883A (zh) 2019-07-02 2021-01-16 美商瑞爾Ｄ斯帕克有限責任公司 定向顯示設備
JP2022543020A (ja) 2019-08-02 2022-10-07 リアルディー スパーク エルエルシー プライバシーディスプレイ用光学スタック
KR20220074941A (ko) 2019-10-02 2022-06-03 리얼디 스파크, 엘엘씨 프라이버시 디스플레이 기기
JP2023501988A (ja) 2019-11-13 2023-01-20 リアルディー スパーク エルエルシー 軸外ディスプレイデバイス
WO2021118936A1 (en) 2019-12-10 2021-06-17 Reald Spark, Llc Control of reflections of a display device
CN114902093A (zh) 2019-12-18 2022-08-12 瑞尔D斯帕克有限责任公司 用于隐私显示的环境光的控制
WO2021222598A1 (en) 2020-04-30 2021-11-04 Reald Spark, Llc Directional display apparatus
CN115735144A (zh) 2020-04-30 2023-03-03 瑞尔D斯帕克有限责任公司 定向显示设备
CN115768643A (zh) 2020-04-30 2023-03-07 瑞尔D斯帕克有限责任公司 定向显示设备
TW202204818A (zh) 2020-07-29 2022-02-01 美商瑞爾Ｄ斯帕克有限責任公司 光瞳照明裝置
CN116209945A (zh) 2020-07-29 2023-06-02 瑞尔D斯帕克有限责任公司 用于可切换定向显示器的背光源
US11892717B2 (en) 2021-09-30 2024-02-06 Reald Spark, Llc Marks for privacy display
WO2023196440A1 (en) 2022-04-07 2023-10-12 Reald Spark, Llc Directional display apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070121047A1 (en) 2005-11-30 2007-05-31 Lg.Philips Lcd Co., Ltd. In-plane switching mode liquid crystal display device with adjustable viewing angle and method of fabricating the same
KR20080028130A (ko) * 2006-09-26 2008-03-31 삼성전자주식회사 박막 트랜지스터 기판과 이의 제조 방법 및 이를 구비한액정표시패널
KR20090000528A (ko) * 2007-06-28 2009-01-07 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101286535B1 (ko) * 2008-03-05 2013-07-16 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
JP5301251B2 (ja) * 2008-11-27 2013-09-25 株式会社ジャパンディスプレイウェスト 液晶表示装置
KR101320072B1 (ko) * 2009-09-02 2013-10-18 엘지디스플레이 주식회사 액정표시장치와 이의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070121047A1 (en) 2005-11-30 2007-05-31 Lg.Philips Lcd Co., Ltd. In-plane switching mode liquid crystal display device with adjustable viewing angle and method of fabricating the same
KR20080028130A (ko) * 2006-09-26 2008-03-31 삼성전자주식회사 박막 트랜지스터 기판과 이의 제조 방법 및 이를 구비한액정표시패널
KR20090000528A (ko) * 2007-06-28 2009-01-07 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법

Also Published As

Publication number Publication date
KR20100120983A (ko) 2010-11-17
US8253907B2 (en) 2012-08-28
US20100283930A1 (en) 2010-11-11

Similar Documents

Publication Publication Date Title
KR101253049B1 (ko) 액정표시장치 및 그 제조방법
KR101222955B1 (ko) 액정표시소자 및 그 제조방법
KR102334808B1 (ko) 표시 패널
US9280021B2 (en) Liquid crystal display apparatus
JP6339810B2 (ja) 液晶表示装置
US10191341B2 (en) Display device and method of manufacturing display device
JP5460123B2 (ja) 液晶表示装置
KR20020063498A (ko) 액정표시장치
JP2009103925A (ja) 横電界方式のアクティブマトリックス型液晶表示装置
KR20100069430A (ko) 시야각 제어가 가능한 액정표시장치 및 그 제조방법
KR101832358B1 (ko) 액정표시장치
CN110058460A (zh) 液晶面板
KR100669377B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20100122404A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
WO2018051878A1 (ja) 実装基板及び表示パネル
KR20090044467A (ko) 액정표시장치 및 그 제조방법
KR100862926B1 (ko) 에프에프에스 모드 액정표시장치 및 그 제조방법
KR20170126055A (ko) 액정표시장치
KR101463025B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20090058989A (ko) 박막 트랜지스터 및 그 제조방법
KR101369258B1 (ko) 횡전계방식 액정표시장치의 제조방법
KR20080003040A (ko) 횡전계방식 액정표시장치 및 그 제조 방법
KR20080003090A (ko) 액정표시장치
KR102334394B1 (ko) 액정 표시 장치 및 그 제조 방법
KR102272422B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 7