TWI412168B - Organic crystal and its manufacturing method - Google Patents

Organic crystal and its manufacturing method Download PDF

Info

Publication number
TWI412168B
TWI412168B TW096103956A TW96103956A TWI412168B TW I412168 B TWI412168 B TW I412168B TW 096103956 A TW096103956 A TW 096103956A TW 96103956 A TW96103956 A TW 96103956A TW I412168 B TWI412168 B TW I412168B
Authority
TW
Taiwan
Prior art keywords
organic
layer
insulating layer
inorganic barrier
barrier layer
Prior art date
Application number
TW096103956A
Other languages
English (en)
Other versions
TW200742141A (en
Inventor
Satoru Ohta
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Publication of TW200742141A publication Critical patent/TW200742141A/zh
Application granted granted Critical
Publication of TWI412168B publication Critical patent/TWI412168B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3125—Layers comprising organo-silicon compounds layers comprising silazane compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

有機電晶體及其製造方法
本發明係關於有機電晶體及其製造方法。
有機電晶體期望可彈性地使用可塗佈形成之有機材料且應用於顯示器之驅動元件及IC標籤。MOS－FET(metal Oxide semiconductor field－effect transistor)構造之有機電晶體，於基板上、具備閘極、閘極絕緣層、源極、汲極、以及有機半導體層，對源極及汲極間，從閘極介由閘極絕緣層施加電壓，來控制流過有機半導體層之電流。
此外，近年來，積極地進行有機TFT(thin film transistor)之研究，其應用之一例，例如，希望藉由有機半導體本身之柔軟性及樹脂基板，而能應用於撓性顯示器。有機TFT之半導體層，大都以蒸鍍來實施成膜，其中，研究最多之並五苯，具有移動度為1cm2 /Vs以上之與非晶矽相同或其以上之性能，故很可能被應用於有機半導體元件。
此外，為了將有機TFT之優點發揮至最大，在低成本處理之前提下，嚐試利用印刷技術等之塗佈來形成有機TFT，並嚐試以塗佈高分子半導體之聚烷基噻吩及並五苯前驅物等之低分子來實施成膜等。此外，不但針對半導體層進行檢討，也針可做為閘極絕緣層之材料之可溶解於可以塗佈實成膜之高分子之溶劑之材料進行檢討。
專利文獻1係為了以高分子形成高介電常數之閘極絕緣層，而提出於由cyanoethylpullulan之含有氰基之高介電常數之高分子材料所構成之非晶絕緣物分散著高介電常數之金屬氧化物之微粒子之閘極絕緣膜。然而，高介電常數之高分子材料，一般而言，體積電阻率較低，此外，因為較大之極化，故載體會局部化，而有電晶體之性能降低，且表面性變差之傾向。
相對於此，專利文獻2及3則提出，採用積層構造之閘極絕緣層，閘極側之第1層採用高介電常數之絕緣層，第2層則採用低介電常數且平坦之高分子材料，而為高性能之有機電晶體。
[專利文獻1]日本特開2002－110999號公報[專利文獻2]日本持開2005－72569號公報[專利文獻3]日本特開2005－26698號公報
然而，閘極絕緣層由高分子材料所構成時，於形成源極及汲極時之蝕刻或射出製程，使用鹼性顯影液或酸之蝕刻液等時，液所含有之離子成分會侵入閘極絕緣層中。此外，以塗佈來實施有機半導體層之成膜時，使用溶解有機半導體之溶媒中之離子成分及塗佈型有機半導體材料時，有機半導體中之離子成分及低分子之塗佈型有機半導體會浸透其本身係由高分子材料所構成之閘極絕緣層中。
如此，離子成分或有機半導體材料若侵入閘極絕緣層中，會成為電晶體之完成品之閘極發生漏電流之原因，斷開時之電流會變大，而降低on/off比。
針對閘極之漏電流之對策，如利用濺鍍等來形成如SiO2 之無機材料之閘極絕緣層之方法，然而，只以無機材料構成閘極絕緣層，若為撓性基板，則彎曲時，會發生龜裂等而有影響彎曲強度之問題。 本發明所欲解決之課題之一例係如上述之問題。
因此，本發明之目的係在提供，可應用撓性基板，且可降低閘極之漏電流之有機電晶體。
申請專利範圍第1項所記載之發明係於基板上具備：配設於一對之源極及汲極、及前述源極及前述汲極間之有機半導體層；及介由閘極絕緣層配設於前述有機半導體層之閘極；之有機電晶體，係其特徵為：前述閘極絕緣層係至少含有有機絕緣層及無機障壁層之積層構造之有機電晶體。
申請專利範圍第10項所記載之發明係用以製造於基板上具備：配設於一對之源極及汲極、前述源極及前述汲極間之有機半導體層；及介由閘極絕緣層配設於前述有機半導體層之閘極；之有機電晶體之方法，係其特徵為：用以形成前述閘極絕緣層之製程係形成至少含有有機絕緣層及無機障壁層之積層構造之有機電晶體之製造方法。
以下，參照圖面，針對本發明之實施例進行說明。此外，本發明並未受限於以下之說明。
本發明之有機電晶體具備：配設於基板、一對之源極及汲極、該源極及汲極間之有機半導體層；及介由閘極絕緣層配設於該有機半導體層之閘極。於對源極及汲極間施加電壓之狀態下，從閘極介由閘極絕緣層對有機半導體層施加電壓，於有機半導體層會形成從源極流向汲極之電流。
本發明之特徵係閘極絕緣層至少含有有機絕緣層及無機障壁層之積層構造。依據此種構成，因為從閘極之漏電流之通路存在著無機障壁層，故可防止漏電流之擴散。
亦即，期望有機電晶體之閘極絕緣層為可塗佈形成之撓性材料之含有有機材料之有機絕緣層，只以有機絕緣層構成閘極絕緣層，形成源極及汲極時之離子成分、及形成有機半導體層時之溶劑之離子成分及有機半導體本身，可能會侵入有機絕緣層，而閘極之漏電流也可能因為該原因而擴散，進行提高電晶體斷開時之電流值。相對於此，如本發明所示，閘極絕緣層係含有有機絕緣層及無機障壁層之積層構造，利用有機絕緣層維持閘極絕緣層之絕緣性及柔軟性之構成，閘極絕緣層中之無機障壁層成為障壁而防止閘極之漏電流之擴散，故可降低閘極之漏電流。
無機障壁層與有機材料相比，不但對漏電流具有相對較高之障壁性能，尚可維持良好之防止離子成分及有機半導體材料之成分侵入之良好高障壁性能，故可有效地防止漏電流之擴散。此外，無機障壁層可以後述之塗佈法來形成，故也可簡化製程。
有機電晶體之一實例如第1圖所示，於基板1上形成閘極2，於閘極2上形成閘極絕緣層3，於閘極絕緣層3上形成互相分離之一對之源極4及汲極5，於其上之源極4及汲極5間之區域，以接觸閘極絕緣層3之方式形成有機半導體層6。
第1圖所示之閘極絕緣層3，係從閘極2側依序積層著有機絕緣層3a及無機障壁層3b。此種構成時，不但可以利用有機絕緣層3a維持絕緣性，尚可利用無機障壁層3b防止閘極2之漏電流之擴散。此外，因為閘極絕緣層3整體薄於無機障壁層3b，故可利用有機絕緣層之柔軟性來提高彎曲強度。此外，有機絕緣層3a及無機障壁層3b皆利用塗佈處理來形成，故可簡化製程而實現低成本化。第1圖所示之實例時，有機絕緣層3a及無機障壁層3b係只在上下方向積層之構成，然而，亦可以如第2圖所示之構成，亦即，除了上下方向以外，於側面方向也同樣積層著有機絕緣層3a及無機障壁層3b。如此，以環繞閘極2之表面及側面之方式配設無機障壁層3b，亦可降低從側面方向之漏電流之擴散。此外，亦可如第3圖所示，亦即，只於源極4及有機絕緣層3a之間、及汲極5及有機絕緣層3a之間介設無機障壁層3b。
此外，本發明之閘極絕緣層之其他形態如第4圖所示，係從閘極2側依序積層第1層之有機絕緣層3a、無機障壁層3b、以及第2層之有機絕緣層3c。如此，於2層之有機絕緣層3a、3c之間配設著無機障壁層3b之構成時，也可防止閘極2之漏電流之擴散。2層之有機絕緣層3a、3c可以使用相同之有機材料，也可使用不同之有機材料。例如，閘極側之第1層之有機絕緣層3a採用介電常數相對較高之有機材料，而有機半導體層側之第2層之有機絕緣層3c則採用具有液晶配光等之機能之材料，可以發揮各自之機能。第5圖所示之實例，係只有上下方向積層著第1層之有機絕緣層3a、無機障壁層3b、以及第2層之有機絕緣層3c之構成，然而，亦可如第4圖所示之構成，亦即，除了上下方向以外，尚於側面方向同樣積層著第1層之有機絕緣層3a、無機障壁層3b、以及第2層之有機絕緣層3c，亦可減少側面之漏電流。
此外，本發明之閘極絕緣層之其他形態如第6圖所示，係從閘極2側依序積層著無機障壁層3b及有機絕緣層3a。如此，於閘極2側配設著無機障壁層3b，亦可防止閘極2之漏電流之擴散。此外，以高介電常數之材料形成無機障壁層3b，而以低介電常數之材料形成有機絕緣層3a，可以得到高性能之電晶體構造。如第6圖所示之例時，係只在上下方向積層著無機障壁層3b及有機絕緣層3a之構成，然而，亦可如第7圖所示之構成，除了上下方向以外，於側面方向也同樣積層著無機障壁層3b及有機絕緣層3a，可以減少側面之漏電流。
此外，上方端子型之有機電晶體之實例時，如第8圖所示，於基板1上依序形成閘極2、有機絕緣層3a、無機障壁層3b、有機半導體層6，於有機半導體層6上形成互相分離之源極4及汲極5。此種構成時，可以利用無機障壁層防止閘極之漏電流。
此外，本發明之閘極絕緣層並未受限於上述形態，有機絕緣層及無機障壁層之積層數、積層順序、及種類可進行適度變更。
閘極絕緣層之無機障壁層係含有無機材料做為主要成分之可對漏電流發揮障壁性能者。無機障壁層應利用塗佈處理或真空處理來形成。
無機障壁層係於閘極、有機絕緣體層、或有機半導體層等之底層之層上塗佈無機高分子材料，對該無機高分子材料實施加熱處理、UV處理、或UV處理及臭氧處理之組合使其變換成無機材料而形成。此種無機高分子材料如含有M－O－Si(M為金屬)結合之金屬噁烷或Si－N結合之聚矽胺烷等。金屬噁烷之一例如含有M為Si之Si－0－Si結合之聚矽氧烷、或含有Ti之多鈦金屬噁烷。使用該等來執行加熱處理，可以得到含有以氧化矽及/或氧化鈦為主要成分之無機材料。利用此種塗佈處理，可以使無機障壁層之介電常數在於2.0至TiO2 之一般介電常數之48為止之範圍。此外，對該等無機高分子材料實施UV處理、或利用UV處理及臭氧層之組合亦可使其變換成無機材料。
此外，無機高分子材料之加熱處理之處理溫度應為400℃以下，200℃以下為佳。超過該溫度，於形成無機障壁層之前，已經形成有機絕緣層或有機導電體層等之有機材料時、或使用樹脂基板做為基板時，該等有機材料可能因熱而變質。
此外，無機高分子材料之塗佈方法如旋轉塗佈或浸塗等。必要時，可以將無機高分子材料溶解於1－丁酮等之溶媒來進行塗佈。
以此種方式形成之無機障壁層，因為可對漏電流發揮障壁性能，故可防止閘極之漏電流之擴散，而提供高性能之有機電晶體。此外，因為無機障壁層可塗佈形成，以低成本即可形成均質之膜。因為可以低溫之加熱處理、或用以取代加熱處理之UV處理或UV處理及臭氧處理之組合來形成，可以防止下層之有機材料因熱受損。
此外，無機障壁層可以利用真空蒸鍍法、真空濺鍍法、或CVD法等之真空處理來形成。利用此種真空處理，可以形成含有氧化矽等之金屬氧化物或氮化矽等之金屬氮化物等之無機膜。利用真空處理，可以形成均質且緻密之無機膜。
無機障壁層之表面平均粗糙度應為0.1nm以上、50nm以下，1.5nm以下為佳，未滿足該範圍之粗糙度難以實現均質製作，超過該範圍，對接觸無機障壁層之層之材料會產生影響而降低電晶體性能。
無機障壁層之厚度應為5nm以上、700nm以下，500nm以下為佳，薄於該範圍之分子等級之厚度5nm程度時，難以形成均質之層，超過該範圍時，閘極絕緣層之容許厚度為1 μm程度，相對於有機絕緣層之無機障壁層之比例較大，而無法活用有機絕緣層之特性。
閘極絕緣層之有機絕緣層應含有具有絕緣性之有機材料，最好為可塗佈成形之撓性材料。此外，如第1圖所示之例，於形成有機絕緣層之後再形成源極、汲極、以及有機半導體層時，有機絕緣層應使用對形成源極及汲極時之離子成分及形成有機半導體層時之溶劑及有機半導體本身等具有耐受性之有機材料。此外，對製程之熱處理等應具有耐受性。
此種有機絕緣層之一例，例如，對PVP(聚乙烯苯酚)及三聚氰胺衍生物之混合物實施硬化之物。此外，該等高分子材料只要具有耐溶劑性及耐熱性，則不一定要實施硬化。其他，例如，聚醯亞胺、聚倍半矽氧烷、二苯環丁烯等。
有機絕緣層之形成方法，例如塗佈法。例如，將PVP及三聚氰胺衍生物之混合物等高分子材料溶解於溶劑，並塗佈於底層之層，進行適度乾燥後實施適度硬化。
有機絕緣層之厚度應為50nm~1 μm，層厚若太薄，動作中，可能發生閘極漏電，層厚若太厚，則電場效果較小，動作中，需要高電壓。
以此方式形成之有機絕緣層之介電常數為2.0~18。
次，具體之閘極絕緣層之形成方法，為了形成如第1圖所示之有機電晶體，於基板1上形成閘極2後，於閘極2上塗佈具有絕緣性之有機材料，實施適度乾燥及硬化，形成有機絕緣層3a，其次，於有機絕緣層3a上塗佈無機高分子材料，利用下層之有機絕緣層3a之分解溫度以下之加熱處理，將無機高分子材料變換成無機材料來形成無機障壁層3b。藉由此方法，因為可以在有機絕緣層3a之分解溫度以下處理無機障壁層3b，故可在保護有機絕緣層3a下形成無機障壁層3b。此外，因為閘極絕緣層3之上層係無機障壁層3b，故可保護形成於其上之源極4及汲極5，以及在形成有機半導體層6時，可以利用無機障壁層3b保護有機絕緣層3a。此外，第2圖及第3圖所示之閘極絕緣層亦可以相同方法來形成。
為了形成第4圖所示之有機電晶體，依據前述之方法，形成第1層之有機絕緣層3a及無機障壁層3b，此外，於無機障壁層3b上，以與第1層相同之方法形成第2層之有機絕緣層3c。藉由此方法，可以於有機絕緣層3a之分解溫度以下處理無機障壁層3b，故可保護第1層之有機絕緣層3a而形成無機障壁層3b。此外，積層2種以上之有機絕緣層時，於其間介設無機障壁層3b，於形成第2層之有機絕緣層3c時，可以防止組成於有機絕緣層間擴散。此外，第5圖所示之閘極絕緣層也可以相同方法來形成。
為了形成第6圖所示之有機電晶體，於基板1上形成閘極2後，於閘極2上塗佈無機高分子材料並實施加熱處理，將無機高分子材料變換成無機材料而形成無機障壁層3b，其次，於無機障壁層3b上，塗佈具有絕緣性之有機材料並實施適度乾燥及硬化，而形成有機絕緣層3b。藉由此方法，因為無機障壁層3b之下層為閘極2，故可將無機障壁層3b之處理溫度設定於較高。此外，使用樹脂基板時，在用以形成樹脂基板之樹脂之分解溫度以下進行處理。此外，第7圖所示之閘極絕緣層亦可以相同方法來形成。
此外，基板並無特別限制，除了玻璃基板等以外，只要無機障壁層之處理溫度可以為400℃以下，亦可以為PES(聚醚碸)、PC(聚碳酸酯)等之塑膠基板、或玻璃及塑膠之貼合基板，此外，亦可以為表面覆蓋著鹼性障壁膜或氣體障壁膜之基板。
此外，有機半導體層只要為具有半導體特性之有機材料即可，除了並五苯以外，例如，亦可以為低分子系材料之酞花青系衍生物、naphthalocyanine系衍生物、偶氮化合物系衍生物、苝系衍生物、靛青系衍生物、喹吖酮系衍生物、蒽醌類等之多環醌系衍生物、花青系衍生物、碳簇類衍生物、或吲哚、咔唑、噁唑、inoxazole、噻唑、咪唑、吡唑、oxadiazole、吡唑啉、三唑等之含氮環式化合物衍生物、肼衍生物、三苯胺衍生物、三苯甲烷衍生物、二苯乙烯類、蒽醌聯對苯醌等之醌化合物衍生物、卟啉衍生物、蒽、芘、菲、蔻等之多環芳香族化合物衍生物等。高分子材料如具有交互結合著聚對苯等之芳香族系共軛性高分子、聚乙炔等之脂肪族系共軛性高分子、聚松腦或聚噻吩等之雜環共軛性高分子、聚苯胺類或聚苯硫等之含異原子共軛性高分子、聚(苯基乙烯)或聚(苯胺基乙烯)或聚(噻吩基乙烯)等之共軛性高分子之構成單位之構造之複合型共軛系高分子等之碳系共軛高分子。此外，如交互鍵聯著聚矽烷類、乙矽烷基丙炔聚合物類、(乙矽烷基)乙烯撐聚合物類、(乙矽烷基)乙炔撐聚合物類之乙矽烷基碳系共軛性聚合物構造等之寡矽烷類及碳系共軛性構造之高分子類等。其他，也可以為由磷系、氮系等之無機元素所構成之聚合物鏈，此外，如酞青酯聚矽氧烷之配位著聚合物鏈之芳香族系配位基之高分子類、如對苝四羧酸之苝類實施熱處理使其產生增環反應之高分子類、對具有聚丙烯腈等之氰基之聚乙烯衍生物實施熱處理所得到之階梯型高分子類、以及於鈣鈦礦類插入有機化合物之複合材料。
此外，源極及汲極、或閘極之材料，並無特別限制，只要具有充分導電性即可。例如，Cr、Pt、Au、W、Ru、Ir、Al、Sc、Ti、V、Mn、Fe、Co、Ni.Zn、Ga、Y、Zr、Nb、Mo、Tc、Rh、Pd、Ag、Cd、Ln、Sn、Ta、Re、Os、Tl、Pb、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu等之金屬單體或積層體，或該等化合物。此外，如含有ITO(Indium Tin Oxide)或IZ0(Indium Zinc Oxide)之金屬氧化物類、聚苯胺類、聚噻吩類、聚吡洛類等之共軛性高分子化合物之有機導電材料。
如以上之說明所示，依據本發明，係具備：配設於基板、一對之源極及汲極、源極及汲極間之有機半導體層；及介由閘極絕緣層配設於有機半導體層之閘極；之有機電晶體，藉由閘極絕緣層至少含有有機絕緣層及無機障壁層之積層構造，可以減少閘極之漏電流。
此外，係用以製造具有：配設於基板、一對之源極及汲極、源極及汲極間之有機半導體層；及介由閘極絕緣層配設於有機半導體層之閘極；有機電晶體之方法，藉由用以形成閘極絕緣層之製程係形成至少含有有機絕緣層及無機障壁層之積層構造，可以減少閘極之漏電流。
[實施例]
以下，針對本發明之實施例進行說明。此外，本發明並未受限於實施例。
(實施例1)
本實施例時，製作如第1圖所示之有機電晶體。本實施例之有機電晶體之製造方法之流程圖如第9圖所示。
於玻璃基板1上，實施做為閘極2使用之Cr之成膜，以蝕刻實施圖案化。
於該閘極2上，以2000rpm之旋轉塗佈塗佈於PEGMEA(聚乙二醇甲基醚丙烯酸酯)中混合著8wt%之聚乙烯苯酚(Mw＝20000)及4wt%之甲基化聚三聚氰胺．甲醛共聚合物(Mn＝511)之溶液，實施100℃之2分乾燥、200℃之5分加熱硬化，形成有機絕緣層3a。SEM觀察之檢測結果(以下相同)，有機絕緣層3a之厚度為270nm。
其次，於該有機絕緣層3a上，以1000rpm之旋轉塗佈塗佈10Wt%之多鈦金屬噁烷溶解於1－丁酮溶之溶液，實施100℃之2分乾燥、200℃之5分加熱，變換無機膜成而形成無機障壁層3b。無機障壁層3b之厚度為100nm。
其次，於該無機障壁層3b上，以真空蒸鍍利用光刻實施圖案化，形成由Au所構成之源極4及汲極5，於其上，利用真空蒸鍍法實施並五苯之成膜，形成有機半導體層6，製成有機電晶體。
(實施例2)
本實施例時，製作第4圖所示之有機電晶體。本實施例之有機電晶體之製造方法之流程圖如第10圖所示。以下之說明係針對本實施例之特徵構成進行說明，與上述實施例1共同之構成則省略其說明。
本實施例時，閘極絕緣層3係與上述實施例1相同，於閘極2上依序形成第1層之有機絕緣層3a及無機障壁層3b，此外，於該無機障壁層3b上，以與第1層相同之方法形成第2層之有機絕緣層3c。第1層之有機絕緣層3a、無機障壁層3b、以及第2層之有機絕緣層3c之厚度分別為150nm、100nm、以及120nm。
此外，有機半導體層6係於源極4及汲極5上以1000rpm之旋轉塗佈塗佈聚3－己烷噻吩之氯仿1wt%溶液而形成。
(實施例3)
本實施例時，製作第6圖所示之有機電晶體。本實施例之有機電晶體之製造方法之流程圖如第11圖所示。以下之說明係針對本實施例之特徵構成進行說明，與上述實施例1及2共同之部分省略其說明。
本實施例時，閘極絕緣層3係於閘極2上以與上述實施例1相同之方法形成無機障壁層3b，於該無機障壁層3b上，以與上述實施例1相同之方法形成有機絕緣層3a。無機障壁層3b及有機絕緣層3a之厚度分別為100nm及270nm。此外，有機半導體層6係以與實施例2相同之方法形成於源極4及汲極5上。
(比較例1)
比較例1並未圖示，係如上述實施例1，其閘極絕緣體層係未含有無機障壁層而只由有機絕緣層所構成者，其他之構成與實施例1相同，故省略其說明。有機絕緣層之厚度為370nm。
(比較例2)
比較例2並未圖示，係如上述實施例2，其閘極絕緣體層係未含有無機障壁層而只由有機絕緣層所構成者，其他之構成與實施例2相同，故省略其說明。有機絕緣層之厚度為370nm。
表1係上述之實施例及比較例之處理後之閘極漏電流之評估結果。
如表1可知，含有將實施例1~3之無機高分子材料無機化之膜當做無機障壁層之閘極絕緣層，可以減少處理後之閘極漏電流。
1．．．基板
2．．．閘極
3．．．閘極絕緣層
3a、3c．．．有機絕緣層
3b．．．無機障壁層
4．．．源極
5．．．汲極
6．．．有機半導體層
第1圖係本發明之實施形態之有機電晶體之一例之剖面模式圖。
第2圖係第1圖所示之有機電晶體之閘極絕緣層之其他形態之剖面模式圖。
第3圖係第2圖所示之有機電晶體之閘極絕緣層之其他形態之剖面模式圖。
第4圖係本發明之實施形態之有機電晶體之其他實例之剖面模式圖。
第5圖係第4圖所示之有機電晶體之閘極絕緣層之其他形態之剖面模式圖。
第6圖係本發明之實施形態之有機電晶體之其他實例之剖面模式圖。
第7圖係第6圖所示之有機電晶體之閘極絕緣層之其他形態之剖面模式圖。
第8圖係本發明之實施形態之有機電晶體之上方端子型之例之剖面模式圖。
第9圖係本發明之實施例1之有機電晶體之製造方法之流程圖。
第10圖係本發明之實施例2之有機電晶體之製造方法之流程圖。
第11圖係本發明之實施例3之有機電晶體之製造方法之流程圖。
1．．．基板
2．．．閘極
3．．．閘極絕緣層
3a．．．有機絕緣層
3b．．．無機障壁層
4．．．源極
5．．．汲極
6．．．有機半導體層

Claims (19)

  1. 一種有機電晶體，係具備：配設於基板、一對之源極及汲極、前述源極及前述汲極間之有機半導體層；及介由閘極絕緣層配設於前述有機半導體層之閘極；之有機電晶體，其特徵為：前述閘極絕緣層係至少含有有機絕緣層及無機障壁層之積層構造。
  2. 如申請專利範圍第1項所記載之有機電晶體，其中前述閘極絕緣層係從前述閘極側依序積層著前述有機絕緣層及前述無機障壁層。
  3. 如申請專利範圍第1項所記載之有機電晶體，其中前述閘極絕緣層係從前述閘極側依序積層著第1層之前述有機絕緣層、前述無機障壁層、及第2層之前述有機絕緣層。
  4. 如申請專利範圍第1項所記載之有機電晶體，其中前述閘極絕緣層係從前述閘極側依序積層著前述無機障壁層及前述有機絕緣層。
  5. 如申請專利範圍第1至4項之其中任一項所記載之有機電晶體，其中前述無機障壁層係含有將無機高分子材料以加熱處理 、UV處理、或UV處理及臭氧處理之組合所變換成之無機材料。
  6. 如申請專利範圍第5項所記載之有機電晶體，其中前述無機高分子材料係金屬噁烷(metalloxane)或聚矽胺烷。
  7. 如申請專利範圍第1至4項之其中任一項所記載之有機電晶體，其中前述無機障壁層係含有金屬氧化物及/或金屬氮化物。
  8. 如申請專利範圍第1至4項之其中任一項所記載之有機電晶體，其中前述無機障壁層之表面平均粗糙度係0.1~50nm。
  9. 如申請專利範圍第1至4項之其中任一項所記載之有機電晶體，其中前述無機障壁層之厚度係5~700nm。
  10. 一種有機電晶體之製造方法，係用以製造具有：配設於基板、一對之源極及汲極、前述源極及前述汲極間之有機半導體層；及介由閘極絕緣層配設於前述有機半導體層之閘極；之有機電晶體之方法，其特徵為：用以形成前述閘極絕緣層之製程係形成至少含有有機絕緣層及無機障壁層之積層構造。
  11. 如申請專利範圍第10項所記載之有機電晶體之製造方法，其中前述閘極絕緣層係依序積層前述有機絕緣層及前述無 機障壁層而形成。
  12. 如申請專利範圍第10項所記載之有機電晶體之製造方法，其中前述閘極絕緣層係依序積層第1層之前述有機絕緣層、前述無機障壁層、以及第2層之前述有機絕緣層而形成。
  13. 如申請專利範圍第10項所記載之有機電晶體之製造方法，其中前述閘極絕緣層係依序積層前述無機障壁層及前述有機絕緣層而形成。
  14. 如申請專利範圍第10至13項之其中任一項所記載之有機電晶體之製造方法，其中前述無機障壁層係將無機高分子材料塗佈於底層之層上，對前述無機高分子材料進行加熱處理、UV處理、或UV處理及臭氧處理之組合將其變換成無機材料而形成。
  15. 如申請專利範圍第14項所記載之有機電晶體之製造方法，其中前述無機高分子材料係金屬噁烷或聚矽胺烷。
  16. 如申請專利範圍第14項所記載之有機電晶體之製造方法，其中前述加熱處理係於400℃以下執行。
  17. 如申請專利範圍第10至13項之其中任一項所記載之有機電晶體之製造方法，其中利用真空處理使含有金屬氧化物及/或金屬氮化物之 前述無機障壁層形成於底層之層上。
  18. 如申請專利範圍第10至13項之其中任一項所記載之有機電晶體之製造方法，其中前述無機障壁層之形成表面平均粗糙度係0.1~50nm。
  19. 如申請專利範圍第10至13項之其中任一項所記載之有機電晶體之製造方法，其中前述無機障壁層之形成厚度係5~700nm。
TW096103956A 2006-02-28 2007-02-02 Organic crystal and its manufacturing method TWI412168B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006051664 2006-02-28

Publications (2)

Publication Number Publication Date
TW200742141A TW200742141A (en) 2007-11-01
TWI412168B true TWI412168B (zh) 2013-10-11

Family

ID=38458814

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096103956A TWI412168B (zh) 2006-02-28 2007-02-02 Organic crystal and its manufacturing method

Country Status (4)

Country Link
US (1) US7851788B2 (zh)
JP (1) JPWO2007099690A1 (zh)
TW (1) TWI412168B (zh)
WO (1) WO2007099690A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008131836A1 (en) * 2007-04-25 2008-11-06 Merck Patent Gmbh Process for preparing an electronic device
WO2009084307A1 (ja) * 2007-12-27 2009-07-09 Sony Corporation 薄膜半導体装置および電界効果トランジスタ
JP2009266865A (ja) * 2008-04-22 2009-11-12 Sumitomo Chemical Co Ltd 有機薄膜トランジスタ及びその製造方法
JP2010247369A (ja) * 2009-04-13 2010-11-04 Fujifilm Corp ガスバリア積層体の製造方法およびガスバリア積層体
JP5458669B2 (ja) * 2009-05-28 2014-04-02 ソニー株式会社 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
TWI398952B (zh) * 2009-11-19 2013-06-11 Ind Tech Res Inst 電晶體
CN102110713B (zh) * 2009-12-29 2013-08-07 财团法人工业技术研究院 晶体管
CN103403903B (zh) * 2010-10-07 2017-02-15 乔治亚州技术研究公司 场效应晶体管及其制造方法
TWI458150B (zh) * 2012-01-11 2014-10-21 E Ink Holdings Inc 薄膜電晶體
JP5664828B2 (ja) * 2012-06-15 2015-02-04 Dic株式会社 絶縁膜及びそれを用いた有機薄膜トランジスタ
TWI566405B (zh) * 2013-11-08 2017-01-11 元太科技工業股份有限公司 有機無機混合型電晶體
JP6340978B2 (ja) * 2014-07-22 2018-06-13 株式会社デンソー 有機トランジスタおよび有機トランジスタの製造方法
KR102450399B1 (ko) * 2015-10-06 2022-09-30 삼성전자주식회사 박막 트랜지스터, 그 제조 방법, 그리고 상기 박막 트랜지스터를 포함하는 전자 장치
US10049940B1 (en) * 2017-08-25 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for metal gates with roughened barrier layer
CN106531887B (zh) * 2016-12-05 2019-05-07 吉林大学 一种可低电压擦写的铁电有机晶体管非易失性存储器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200514198A (en) * 2003-10-10 2005-04-16 Lg Philips Lcd Co Ltd Manufacturing method of a thin film transistor array substrate
JP2006013480A (ja) * 2004-05-28 2006-01-12 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981970A (en) * 1997-03-25 1999-11-09 International Business Machines Corporation Thin-film field-effect transistor with organic semiconductor requiring low operating voltages
JP4386978B2 (ja) * 1998-08-07 2009-12-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6946676B2 (en) 2001-11-05 2005-09-20 3M Innovative Properties Company Organic thin film transistor with polymeric interface
US6617609B2 (en) 2001-11-05 2003-09-09 3M Innovative Properties Company Organic thin film transistor with siloxane polymer interface
US7098525B2 (en) * 2003-05-08 2006-08-29 3M Innovative Properties Company Organic polymers, electronic devices, and methods
KR100995451B1 (ko) * 2003-07-03 2010-11-18 삼성전자주식회사 다층 구조의 게이트 절연막을 포함하는 유기 박막 트랜지스터
JP2005093700A (ja) 2003-09-17 2005-04-07 Seiko Epson Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、並びに電子機器の製造方法
DE102004009600B4 (de) * 2004-02-27 2008-04-03 Qimonda Ag Selbstorganisierende organische Dielektrikumsschichten auf der Basis von Phosphonsäure-Derivaten
WO2005091377A1 (ja) * 2004-03-24 2005-09-29 Japan Science And Technology Agency 有機薄膜を有する基板及びそれを用いたトランジスタ並びにそれらの製造方法
US7491590B2 (en) 2004-05-28 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor in display device
KR100560796B1 (ko) 2004-06-24 2006-03-13 삼성에스디아이 주식회사 유기 박막트랜지스터 및 그의 제조방법
KR100615237B1 (ko) 2004-08-07 2006-08-25 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법
WO2006019157A1 (ja) 2004-08-20 2006-02-23 National Institute Of Advanced Industrial Science And Technology 半導体素子及びその製造方法
JP4502382B2 (ja) * 2004-11-02 2010-07-14 キヤノン株式会社 有機トランジスタ
KR101086159B1 (ko) * 2005-01-07 2011-11-25 삼성전자주식회사 불소계 고분자 박막을 포함하는 유기 박막 트랜지스터
US7151276B2 (en) * 2005-03-09 2006-12-19 3M Innovative Properties Company Semiconductors containing perfluoroether acyl oligothiophene compounds
US20060214154A1 (en) * 2005-03-24 2006-09-28 Eastman Kodak Company Polymeric gate dielectrics for organic thin film transistors and methods of making the same
US7435989B2 (en) * 2005-09-06 2008-10-14 Canon Kabushiki Kaisha Semiconductor device with layer containing polysiloxane compound

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200514198A (en) * 2003-10-10 2005-04-16 Lg Philips Lcd Co Ltd Manufacturing method of a thin film transistor array substrate
JP2006013480A (ja) * 2004-05-28 2006-01-12 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置

Also Published As

Publication number Publication date
US7851788B2 (en) 2010-12-14
WO2007099690A1 (ja) 2007-09-07
JPWO2007099690A1 (ja) 2009-07-16
US20090166611A1 (en) 2009-07-02
TW200742141A (en) 2007-11-01

Similar Documents

Publication Publication Date Title
TWI412168B (zh) Organic crystal and its manufacturing method
US7553706B2 (en) TFT fabrication process
KR100995451B1 (ko) 다층 구조의 게이트 절연막을 포함하는 유기 박막 트랜지스터
TWI460897B (zh) 製備電子裝置之方法
Braun et al. Energy level alignment regimes at hybrid organic–organic and inorganic–organic interfaces
Facchetti et al. Gate dielectrics for organic field‐effect transistors: new opportunities for organic electronics
JP5598410B2 (ja) 有機半導体素子の製造方法および有機半導体素子
KR101353824B1 (ko) 유기 절연체 형성용 조성물 및 이를 이용하여 제조된 유기절연체
KR101424815B1 (ko) 다층 바이폴라 전계효과 트랜지스터 및 그의 제조방법
US7829625B2 (en) Phase-separated dielectric structure fabrication process
US7507613B2 (en) Ambipolar organic thin-film field-effect transistor and making method
WO2007099689A1 (ja) 有機トランジスタ及びその製造方法
US20080237581A1 (en) Device with phase-separated dielectric structure
Song et al. One‐Step Fabricated and Solution‐Processed Hybrid Gate Dielectrics for Low‐Voltage Organic Thin‐Film Transistors
Nketia‐Yawson et al. Solid‐state electrolyte dielectrics based on exceptional high‐k P (VDF‐TrFE‐CTFE) terpolymer for high‐performance field‐effect transistors
JP5807374B2 (ja) 薄膜トランジスタ基板の製造方法およびトップゲート構造薄膜トランジスタ基板
Roche et al. π‐Conjugated Organosilica Semiconductors: Toward Robust Organic Electronics
Han et al. Dielectric properties of poly (4‐vinylphenol) with embedded PbO nanoparticles
EP2157629A2 (en) Electronic device and process involving pinhole undercut area
US20060256503A1 (en) Capacitor
Canımkurbey et al. Medium band gap polymer based solution-processed high-κ composite gate dielectrics for ambipolar OFET
Guo et al. Influence of polymer gate dielectrics on n-channel conduction of pentacene-based organic field-effect transistors
KR101720626B1 (ko) 폴리이미드 및 폴리비닐알콜을 포함하는 이중층 유기 절연체 및 이를 이용한 박막 트랜지스터
KR101140686B1 (ko) 유기 게이트 절연막 조성물 및 이를 이용한 유기 게이트절연막
JPWO2008096850A1 (ja) 有機薄膜トランジスタ用絶縁膜材料及びこれを用いた有機薄膜トランジスタ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees