TWI412109B - 晶片封裝結構 - Google Patents

Description

晶片封裝結構

本發明是有關於一種晶片封裝結構，且特別是有關於一種捲帶式晶片封裝結構。

在顯示器產業經常需要使用到驅動晶片，而驅動晶片通常需要與特殊的基材和導線組成所謂的TCP(Tape Carrier Package)或是COF(Chip on Film)等之晶片封裝結構，藉由此晶片封裝結構將外部驅動顯示器的電子訊號傳導至顯示器內，從而達到顯示之效果。該基材不但需要具備良好的溫、濕度特性與韌性，同時也要能夠符合量產與耐久性測試，所以此基材之材料成本在整個晶片封裝結構的成本中佔有很高的比例，且一直居高不下。所以，如何利用走線技巧來縮小基材面積成為相關產業必須思考的問題。

請參考圖1，為習知之捲帶式晶片封裝結構的示意圖。一般驅動晶片110會利用基材120封裝，在驅動晶片110和走線區120a外還必須設計傳遞孔130來方便製造時機器可以自動捲動基材120及裁切。然而，也因為需要預留區域設置傳遞孔130，造成浪費這些區域的材料成本。本發明即是利用不同的包裝組合方式及走線技巧以有效地節省成本。

本發明提供一種晶片封裝結構，其可以有效地節省成本。

本發明提出一種晶片封裝結構，其包括一基材、複數個晶片、複數條訊號輸入線以及複數條訊號輸出線。基材包括複數個封裝區域及兩傳輸區域，兩傳輸區域彼此實質上平行並距離一間距，且這些封裝區域設置於兩傳輸區域間的間距內，各個封裝區域略呈矩形且彼此相鄰並沿著一第一方向平行排列，其中各個封裝區域更包含複數個子封裝區域，且這些子封裝區域彼此相鄰並沿著實質上垂直於第一方向的一第二方向排列。晶片分別配置於各個子封裝區域中，而位於同一封裝區域中的晶片沿著第二方向排列於封裝區域中。此外，每一晶片與複數條訊號輸入線以及複數條訊號輸出線對應連接，且訊號輸入線及訊號輸出線分別位於所對應連接之晶片的兩側，而最外側之兩條訊號輸出線於遠離晶片之一端之距離大於最外側之兩條訊號輸入線於遠離晶片之一端之距離。

在本發明之晶片封裝構造的一實施例中，上述之各個傳輸區域具有複數個傳遞孔。此外，這些傳遞孔彼此間距離相等。

在本發明之晶片封裝構造的一實施例中，上述之每一訊號輸入線及每一訊號輸出線具有一內引腳(inner lead)端，也可更具有一外引腳(outer lead)端，其中內引腳端係與晶片電性連接，而外引腳端適於與一電子裝置對應連接。

在本發明之晶片封裝構造的一實施例中，上述之子封裝區域略呈矩形。

在本發明之晶片封裝構造的一實施例中，上述之同一封裝區域中的子封裝區域有偶數個。如同一封裝區中的子封裝區域有兩個，且分別位於兩個子封裝區域內的訊號輸入線於第二方向上相面對。此外，也可是分別位於兩個子封裝區域內的訊號輸出線於第二方向上相面對。

在本發明之晶片封裝構造的一實施例中，上述之位於同一封裝區域中之訊號輸出線朝向第一方向。

在本發明之晶片封裝構造的一實施例中，上述之位於同一封裝區域中之子封裝區域略呈梯形，且每一子封裝區域包括平行第二方向之一短邊及一長邊，以及一第一側邊與一第二側邊，其中第一側邊與短邊及長邊的一側實質上垂直連接，而第二側邊則與短邊及長邊之另一側連接。其中，位於同一封裝區域中之相鄰兩子封裝區域形狀實質上相同，且兩者之第二側邊彼此平行。鄰近於兩傳輸區域之子封裝區域係以第一側邊鄰近於傳輸區域。此外，訊號輸入線可以朝向短邊的方向延伸，且訊號輸出線以朝向長邊的方向延伸。或者，訊號輸入線可以朝向第一側邊的方向延伸，且訊號輸出線以朝向第二側邊的方向延伸。

本發明另提出一種晶片封裝結構，包括一基材、複數個晶片、複數條訊號輸入線以及複數條訊號輸出線。基材包括複數個封裝區域及兩傳輸區域，兩傳輸區域彼此實質上平行並距離一間距，複數個封裝區域設置於兩傳輸區域 間的間距內，各個封裝區域略呈梯形並沿著一第一方向排列。晶片分別配置於各個封裝區域中，其中晶片沿著第一方向排列。每一晶片與複數條訊號輸入線以及複數條訊號輸出線對應連接，且訊號輸入線及訊號輸出線分別位於所對應連接之晶片的兩側，且封裝區域鄰近訊號輸入線之一邊實質上短於封裝區域鄰近訊號輸出線之一邊。

在本發明之晶片封裝構造的一實施例中，上述之傳輸區域具有複數個傳遞孔，且這些傳遞孔彼此間距離相等。

在本發明之晶片封裝構造的一實施例中，上述之每一訊號輸入線及每一訊號輸出線具有一內引腳端，且內引腳端係與晶片電性連接。此外，每一訊號輸入線及每一訊號輸出線更具有一外引腳端，且外引腳端可與一電子裝置對應連接。

在本發明之晶片封裝構造的一實施例中，上述之封裝區域包括平行第一方向之一短邊及一長邊，以及一第一側邊與一第二側邊，其中第一側邊與短邊及長邊的一側實質上垂直連接，而第二側邊則與短邊及長邊之另一側連接。

在本發明之晶片封裝構造的一實施例中，上述之相鄰的兩封裝區域形狀實質上相同，且兩者之第二側邊彼此平行。封裝區域中係以第一側邊實質上垂直於傳輸區域。此外，訊號輸入線可以朝向短邊的方向延伸，且訊號輸出線可以朝向長邊的方向延伸。或者，訊號輸入線可以朝向第一側邊的方向延伸，且訊號輸出線可以朝向第二側邊的方向延伸。

基於上述，本發明之晶片封裝結構因應訊號輸出/輸入線所開展的形狀，提供了多種不同的排版方式，所以可以減少基材上的預留區域，有效地利用基材上的空間，進而節省成本。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

[第一實施例]

請參考圖2A，為本發明第一實施例之晶片封裝結構的示意圖。該晶片封裝結構200包括一基材210、複數個晶片220、複數條訊號輸入線230以及複數條訊號輸出線240。該基材210為一具有可撓性的絕緣體，一般為聚亞醯胺(Polyimide)，其包括複數個封裝區域212及兩傳輸區域214。該兩傳輸區域214彼此實質上平行並距離一間距。該複數個封裝區域212設置於該兩傳輸區域214間之間距內。各該封裝區域212如圖2A中虛線範圍所示，略呈矩形且彼此相鄰並沿著一第一方向D1平行排列，並定義與該第一方向D1實質上垂直的方向為一第二方向D2。各該封裝區域212更可包含複數個子封裝區域212a，各子封裝區域212a略呈矩形，且彼此相鄰並沿著該第二方向D2排列。

該些晶片220略呈矩形，具有兩相對之長邊220a及兩相對之短邊220b，各該晶片220分別配置於每一子封裝 區域212a中，且位於同一封裝區域212中的晶片220均實質上以長邊220a平行於同一方向排列。由於各該子封裝區域212a沿著該第二方向D2排列，故該晶片220亦沿著該第二方向D2排列。於本實施例中，係以同一封裝區域212中之晶片220之長邊220a實質上相互平行並實質上平行該第一方向D1為例，且每一晶片220與複數條訊號輸入線230以及複數條訊號輸出線240之一端連接。此外，該複數條訊號輸入線230及該複數條訊號輸出線240之另一端朝遠離該晶片220之方向延伸並逐漸開展且並排。此處之開展意指線與線之間的距離於越遠離該晶片220時則越大，且彼此間實質上平行呈並排狀。該複數條訊號輸入線230及該複數條訊號輸出線240所遠離該晶片220之方向係實質上平行但方向相反。一般而言，該訊號輸入線230之數量少於該訊號輸出線240之數量，因此較佳者係該複數條訊號輸出線240所開展之並排寬度大於該複數條訊號輸入線230所開展之並排寬度。此處之並排寬度係指該複數條訊號輸入線230與複數條訊號輸出線240經開展後，其最外側之兩條訊號輸入線230或最外側之兩條訊號輸出線240於鄰近該封裝區域212之邊緣時所夾之距離。於本實施例中，該複數條訊號輸入線230及該複數條訊號輸出線240所遠離該晶片220之方向係沿著該第二方向D2。經由上述的設置，一電子訊號即可經由該訊號輸入線230、該晶片220及該訊號輸出線240而依序傳遞。

再者，各該傳輸區域214具有複數個傳遞孔216，且 彼此間距離相等。於本實施例中，每一個傳輸區域214中的傳遞孔216是沿著該第一方向D1依序排列。從而，該基材210即可藉由一傳動機構(圖中未示)與該些傳遞孔216之相對運動，而將該基材210朝該第一方向D1產生移動。

請繼續參考圖2A，於同一封裝區域212中之相鄰兩子封裝區域212a’與212a”，該訊號輸出線240’與240”於該第二方向D2上相面對。當然，在另一實施樣態中，亦可以使該訊號輸入線230’與230”於該第二方向D2上相面對。另請參考圖2B，係基於圖2A所為之改良，而其同一封裝區域212中有四個子封裝區域212a之示意圖。於圖2B中偏左側的兩個子封裝區域212a''''、212a”，即是以訊號輸出線240''''與240”於該第二方向D2上相面對。相對位於基材210中間的相鄰兩個子封裝區域212a’與212a”中，是以該訊號輸入線230’與230”於該第二方向D2上相面對。簡言之，在同一封裝區域212中，任兩相鄰的子封裝區域212a(212a’、212a”、212a’”、212a'''')可以訊號輸入線230互相面對或是以訊號輸出線240互相面對。

續請參考圖2C，為圖2A之晶片封裝結構裁切下來後，訊號輸出線240與一電子裝置260搭接的剖面示意圖。該訊號輸出線240更具有一內引腳端241而與該晶片220電性連接，及一外引腳端242用以與該電子裝置260相連接。該電子裝置260可為一控制電路板，而可使晶片220與該電子裝置260電性連接以傳遞訊號。其中，該訊號輸 出線240與該電子裝置260上的導線262是利用一異方向性導電膠250而黏合並電性連接。

除此之外，亦可將同一封裝區域212中之晶片220之長邊220a實質上相互平行並該長邊220a實質上平行該第二方向D2為例，如圖2D所示。從而該訊號輸入線230與該訊號輸出線240將沿著該第一方向D1延伸。

由上述可知，本實施例是將基材210中之每一封裝區域212再區分為複數個子封裝區域212a，每一個子封裝區域212a配置一個晶片220，且該些晶片220均實質上以長邊220a平行同一方向排列，從而該訊號輸入線230與該訊號輸出線240實質上互相平行但朝相反的方向延伸，並且訊號輸出線240所開展之並排寬度大於該複數條訊號輸入線230所開展之並排寬度。由於在同一封裝區域212中包含複數個子封裝區域212a，因此相較於習知技術可以減少兩子封裝區域212a間所使用之傳輸區域214之浪費，所以可有效地節省成本。

[第二實施例]

本實施例之基本架構與第一實施例大致相同，且相同或相似的元件標號代表相同或相似的元件。相同之處於本實施例中不再贅述，本實施例僅針對不同之處詳加說明。

請參考圖3A，為本發明第二實施例之晶片封裝結構的示意圖。與第一實施例相同處為各該封裝區域312略呈矩形且彼此相鄰並沿著該第一方向D1平行排列。各該封裝區域312更可包含偶數個子封裝區域312a，這些子封裝 區域312a彼此相鄰並沿著該第二方向D2排列。而與第一實施例不同的是：本實施例之各該子封裝區域312a略呈梯形，包括平行該第二方向D2之一短邊312b及一長邊312c，以及一第一側邊312d與一第二側邊312e，其中該第一側邊312d與該短邊312b及該長邊312c的一側實質上垂直連接，而該第二側邊312e則與該短邊312b及該長邊312c之另一側連接。由於該第一側邊312d實質上垂直連接於該短邊312b及該長邊312c，故該第一側邊312d之長度為該短邊312b及該長邊312c間之最短距離。在本實施例中，相鄰兩子封裝區域312a面積實質上相等，且形狀亦實質上相同，差別僅在於將其中一子封裝區域312a旋轉180度即與另一個子封裝區域312a相同，從而相鄰兩子封裝區域312a之第二側邊312e將彼此平行。由於每一個封裝區域312略呈矩形，因此鄰近於該兩傳輸區域214之子封裝區域312a中，係以該第一側邊312d鄰近於該傳輸區域214。

在本實施例中，係以兩個子封裝區域312a為例，且各該子封裝區域312a內之晶片220之長邊220a係平行該第二方向D2，從而該訊號輸入線330與該訊號輸出線340之一端與該晶片220連接，另一端於該第一方向D1上延伸，意即該訊號輸入線330與該訊號輸出線340分別以朝向該子封裝區域312a之短邊312b與長邊312c的方向延伸。一般而言，該訊號輸入線330之數量少於該訊號輸出線340之數量，因此較佳者係該訊號輸入線330相對遠離 晶片220的開展寬度小於該訊號輸出線340相對遠離晶片220的開展寬度，故在本實施例中，該訊號輸入線330延伸至該子封裝區域312a之短邊312b，而該訊號輸出線340係延伸至該子封裝區域312a之長邊312c。

需提醒的是，通常知識者應知悉，上述之晶片220及訊號輸出線340及訊號輸入線330的排列情形會因為選擇作為基準的封裝區域312而有所改變。此外，晶片220及訊號輸出線340及訊號輸入線330的排列情形也可在不違反本發明之精神下，依照實際需求改變。如圖3B所示，藉由改變該晶片220之長邊220a係平行該第一方向D1，從而該訊號輸入線330’延伸至該子封裝區域312a’之第一側邊312d’，而該訊號輸出線340’係延伸至該子封裝區域312a’之第二側邊312e’。

[第三實施例]

本實施例之基本架構與上述第一、第二實施例大致相同，且相同或相似的元件標號代表相同或相似的元件。

請參考圖4A，為本發明第三實施例之晶片封裝結構的示意圖。與第一實施例相同處為各該封裝區域412設置於該兩傳輸區域214之間距內；而不同處在於每一封裝區域412略呈梯形且彼此相鄰並沿著該第一方向D1排列，包括平行該第一方向D1之一短邊412b及一長邊412c，以及一第一側邊412d與一第二側邊412e，其中該第一側邊412d與該短邊412b及該長邊412c的一側實質上垂直連接，而該第二側邊412e則與該短邊412b及該長邊412c 之另一側連接。由於該第一側邊412d實質上垂直連接於該短邊412b及該長邊412c，故該第一側邊412d之長度為該短邊412b及該長邊412c間之最短距離。因此，同樣連接該短邊412b及該長邊412c之第二側邊412e之長度即大於該第一側邊412d。在本實施例中，相鄰兩封裝區域412面積實質上相等，且形狀實質上相同，差別僅在於將其一封裝區域412旋轉180度即與另一個封裝區域412相同，從而相鄰之兩封裝區域412之第二側邊412e彼此平行。由於該第一側邊412d實質上垂直連接於平行該第一方向D1之該短邊412b及該長邊412c，因此該第一側邊412d實質上垂直於該第一方向D1，即垂直於該傳輸區域214。

由於該封裝區域412略呈梯型且該第一側邊412d實質上垂直於該傳輸區域214，因此該第二側邊412e將與該傳輸區域214夾一角度，即包夾一未有任何訊號輸入線430或訊號輸出線440之區域。為避免此區域之浪費，較佳者係將兩相鄰之封裝區域412之第二側邊412e彼此接近且平行，從而此兩相鄰之封裝區域412將組合成實質上為矩形之形狀。

在本實施例中，各該封裝區域412內之晶片220之長邊220a係平行該第二方向D2，從而該訊號輸入線430與該訊號輸出線440分別從晶片220連接處朝該第一方向D1延伸，意即該訊號輸入線430與該訊號輸出線440分別朝向該封裝區域412之第一側邊412d與第二側邊412e延伸。一般而言，該訊號輸入線430之數量少於該訊號輸出 線440之數量，因此較佳者係該訊號輸入線430所延伸至該封裝區域412中之一邊長度短於該訊號輸出線440所延伸朝向之一邊長度。故在本實施例中，該訊號輸入線430係延伸至該封裝區域412之第一側邊412d，而該訊號輸出線440係延伸至該封裝區域412之第二側邊412e。當然，亦可將各該封裝區域412內之晶片220之長邊220a係平行該第一方向D1，如圖4B所示，從而該訊號輸入線430與該訊號輸出線440分別從晶片220連接處朝遠離該晶片220的第二方向D2上延伸，意即該訊號輸入線430與該訊號輸出線440分別朝向該封裝區域412之該短邊412b與該長邊412c延伸。利用此梯形之封裝區域412相互組合而可以重新配置晶片220、訊號輸入線430以及訊號輸出線440於基材410上的排版，減少預留區域的範圍，進而節省成本。

雖然本說明書僅舉上述三個實施例，但本技術領域具通常知識者，在參酌本說明書之後，可以依照需求將上述三個實施例加以組合或改變以符合實際產品，並不悖離本發明之精神。

綜上所述，本發明之晶片封裝結構是將基材的同一個封裝區域中配置多個晶片，並且將晶片在基材的第二方向上並排排列。相較於習知，可以減少預留區域的範圍，所以可進而有效地節省成本。此外，亦將訊號輸入線、訊號輸出線經過線路的重新配置，使晶片、訊號輸入線以及訊號輸出線的配置可於基材上重新排版，也同樣可以較習知 減少預留區域的範圍，進而節省成本。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

110‧‧‧驅動晶片

120‧‧‧基材

120a‧‧‧走線區

130‧‧‧傳遞孔

200‧‧‧晶片封裝結構

210、410‧‧‧基材

212、312、412‧‧‧封裝區域

212a、212a’、212a”、212a’”、212a''''、312a、312a’‧‧‧子封裝區域

214‧‧‧傳輸區域

216‧‧‧傳遞孔

220‧‧‧晶片

220a‧‧‧晶片的長邊

220b‧‧‧晶片的短邊

230、230’、230”、330、330’、430‧‧‧訊號輸入線

240、240’、240”、240''''、340、340’、440‧‧‧訊號輸出線

241‧‧‧內引腳端

242‧‧‧外引腳端

250‧‧‧異方向性導電膠

260‧‧‧電子裝置

262‧‧‧導線

312b、312b’、412b‧‧‧子封裝區域的短邊

312c、312c’、412c‧‧‧子封裝區域的長邊

312d、312d’、412d‧‧‧第一側邊

312e、312e’、412e‧‧‧第二側邊

D1‧‧‧第一方向

D2‧‧‧第二方向

圖1為習知之捲帶式晶片封裝結構的示意圖。

圖2A為本發明第一實施例之晶片封裝結構的示意圖。

圖2B為圖2A之改良的示意圖。

圖2C為圖2A之晶片封裝結構裁切下來後，訊號輸出線與電子裝置搭接的剖面示意圖。

圖2D為晶片之短邊平行第一方向的示意圖。

圖3A為本發明第二實施例之晶片封裝結構的示意圖。

圖3B為圖3A之晶片封裝結構的實施樣態變化的示意圖。

圖4A為本發明第三實施例之晶片封裝結構的示意圖。

圖4B為圖4A之晶片封裝結構的實施樣態變化的示意圖。

200‧‧‧晶片封裝結構

210‧‧‧基材

212‧‧‧封裝區域

212a、212a’、212a”‧‧‧子封裝區域

214‧‧‧傳輸區域

216‧‧‧傳遞孔

220‧‧‧晶片

220a‧‧‧晶片的長邊

220b‧‧‧晶片的短邊

230、230’、230”‧‧‧訊號輸入線

240、240’、240”‧‧‧訊號輸出線

D1‧‧‧第一方向

D2‧‧‧第二方向

Claims (25)

1. 一種晶片封裝結構，包括：一基材，包括複數個封裝區域及兩傳輸區域，該兩傳輸區域彼此實質上平行並距離一間距，該複數個封裝區域設置於該兩傳輸區域間之該間距內，各該封裝區域略呈矩形且彼此相鄰並沿著一第一方向平行排列，其中各該封裝區域更包含複數個子封裝區域，該複數個子封裝區域彼此相鄰並沿著實質上垂直於該第一方向之一第二方向排列；複數個晶片，分別配置於各該子封裝區域中，而位於同一該封裝區域中的該些晶片沿著該第二方向排列於該封裝區域中；以及複數條訊號輸入線以及複數條訊號輸出線，配置於各該子封裝區域中，其中該些訊號輸入線一端連接於該晶片的一側，而該些訊號輸出線一端連接於該晶片的另一側，且最外側之兩條訊號輸出線於遠離該晶片之一端之距離大於最外側之兩條訊號輸入線於遠離該晶片之一端之距離。
2. 如申請專利範圍第1項所述之晶片封裝結構，其中各該傳輸區域具有複數個傳遞孔。
3. 如申請專利範圍第2項所述之晶片封裝結構，其中該些傳遞孔彼此間距離相等。
4. 如申請專利範圍第1項所述之晶片封裝結構，其中每一訊號輸入線及每一訊號輸出線具有一內引腳端。
5. 如申請專利範圍第1項所述之晶片封裝結構，其中每一訊號輸入線及每一訊號輸出線具有一外引腳端，且該 些外引腳端適於與一電子裝置對應連接。
6. 如申請專利範圍第1項所述之晶片封裝結構，其中該些子封裝區域略呈矩形。
7. 如申請專利範圍第1項所述之晶片封裝結構，其中同一該封裝區域中的該些子封裝區域有偶數個。
8. 如申請專利範圍第7項所述之晶片封裝結構，其中同一該封裝區域中的該些子封裝區域有兩個，且分別位於該些子封裝區域內的該些訊號輸入線於該第二方向上相面對。
9. 如申請專利範圍第7項所述之晶片封裝結構，其中同一該封裝區域中的該些子封裝區域有兩個，且分別位於該些子封裝區域內的該些訊號輸出線於該第二方向上相面對。
10. 如申請專利範圍第1項所述之晶片封裝結構，其中位於同一該封裝區域中之該些訊號輸出線朝向該第一方向。
11. 如申請專利範圍第1項所述之晶片封裝結構，其中位於同一該封裝區域中之該些子封裝區域略呈梯形，且每一子封裝區域包括平行該第二方向之一短邊及一長邊，以及一第一側邊與一第二側邊，其中該第一側邊與該短邊及該長邊的一側實質上垂直連接，而該第二側邊則與該短邊及該長邊之另一側連接。
12. 如申請專利範圍第11項所述之晶片封裝結構，其中位於同一該封裝區域中之相鄰兩子封裝區域形狀實質上 相同，且兩者之第二側邊彼此平行。
13. 如申請專利範圍第11項所述之晶片封裝結構，其中鄰近於該兩傳輸區域之子封裝區域係以該第一側邊鄰近於該傳輸區域。
14. 如申請專利範圍第11項所述之晶片封裝結構，其中該訊號輸入線以朝向該子封裝區域之短邊的方向延伸，且該訊號輸出線以朝向該子封裝區域之長邊的方向延伸。
15. 如申請專利範圍第11項所述之晶片封裝結構，其中該訊號輸入線以朝向該子封裝區域之第一側邊的方向延伸，且該訊號輸出線以朝向該子封裝區域之第二側邊的方向延伸。
16. 一種晶片封裝結構，包括：一基材，包括複數個封裝區域及兩傳輸區域，該兩傳輸區域彼此實質上平行並距離一間距，該複數個封裝區域設置於該兩傳輸區域間之該間距內，各該封裝區域略呈梯形並沿著一第一方向排列；複數個晶片，分別配置於各該封裝區域中，其中該些晶片沿著該第一方向排列；以及複數條訊號輸入線以及複數條訊號輸出線，配置於該封裝區域中，該些訊號輸入線連接於該晶片的一側，而該些訊號輸出線連接於該晶片的另一側，且該封裝區域鄰近該訊號輸入線之一邊實質上短於該封裝區域鄰近該訊號輸出線之一邊。
17. 如申請專利範圍第16項所述之晶片封裝結構，其 中該傳輸區域具有複數個傳遞孔。
18. 如申請專利範圍第17項所述之晶片封裝結構，其中該些傳遞孔彼此間距離相等。
19. 如申請專利範圍第16項所述之晶片封裝結構，其中每一訊號輸入線及每一訊號輸出線具有一內引腳端。
20. 如申請專利範圍第16項所述之晶片封裝結構，其中每一訊號輸入線及每一訊號輸出線更具有一外引腳端，且該些外引腳端可與一電子裝置對應連接。
21. 如申請專利範圍第16項所述之晶片封裝結構，其中該封裝區域包括平行該第一方向之一短邊及一長邊，以及一第一側邊與一第二側邊，其中該第一側邊與該短邊及該長邊的一側實質上垂直連接，而該第二側邊則與該短邊及該長邊之另一側連接。
22. 如申請專利範圍第21項所述之晶片封裝結構，其中相鄰之兩封裝區域形狀實質上相同，且兩者之第二側邊彼此平行。
23. 如申請專利範圍第22項所述之晶片封裝結構，其中該封裝區域中係以該第一側邊實質上垂直於該傳輸區域。
24. 如申請專利範圍第21項所述之晶片封裝結構，其中該訊號輸入線以朝向該短邊的方向延伸，且該訊號輸出線以朝向該長邊的方向延伸。
25. 如申請專利範圍第21項所述之晶片封裝結構，其中該訊號輸入線以朝向該第一側邊的方向延伸，且該訊號輸出線以朝向該第二側邊的方向延伸。