TWI411231B - 限制輸出高電壓之混合型晶片上調節器 - Google Patents

限制輸出高電壓之混合型晶片上調節器 Download PDF

Info

Publication number
TWI411231B
TWI411231B TW098101079A TW98101079A TWI411231B TW I411231 B TWI411231 B TW I411231B TW 098101079 A TW098101079 A TW 098101079A TW 98101079 A TW98101079 A TW 98101079A TW I411231 B TWI411231 B TW I411231B
Authority
TW
Taiwan
Prior art keywords
output
driver
signal
coupled
switch
Prior art date
Application number
TW098101079A
Other languages
English (en)
Other versions
TW200950334A (en
Inventor
Yun-Hak Koh
Charles Qingle Wu
Original Assignee
Omnivision Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Tech Inc filed Critical Omnivision Tech Inc
Publication of TW200950334A publication Critical patent/TW200950334A/zh
Application granted granted Critical
Publication of TWI411231B publication Critical patent/TWI411231B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Electronic Switches (AREA)

Description

限制輸出高電壓之混合型晶片上調節器
本發明大致係關於調節器，更特定言之，但非排除性地關於用於積體電路之混合型調節器。
在現代互補金屬氧化物矽(CMOS)技術中，資料輸出電路通常是藉由一推挽式驅動電路而實施。推挽式驅動電路包含一上拉裝置及一下拉裝置。上拉裝置通常使用PMOSFET以驅動一輸出終端至一電源電壓。該下拉裝置通常使用NMOSFET以驅動一輸出終端至一接地電壓。然而，當使用電源之不同電壓位準來實施在兩個個別晶片之間之邏輯高電壓(VOH)時，為了具有相同的邏輯高電壓，有必要限制來自較高電源輸出驅動電路之輸出高電壓(VOH)。本發明顯示一限制輸出高電壓至一參考電壓位準之電路。
茲將本發明之非限制及非窮舉性實施例參考以下圖式描述，其中除非另有說明，相同參考數字代表貫穿不同視圖之相同部分。
此處描述一限制輸出高壓電之混合型晶片上調節器之實施例。在以下描述中，眾多具體之細節被陳述以提供實施例之徹底理解。然而，熟習此相關技術者將可瞭解，此處描述之技術可在缺乏一個或多個具體細節下實踐，或用其他方法、組件、材料等實踐。在其他例子中，眾所周知的結構、材料、或操作並未顯示或並未詳述以避免混淆某些態樣。
貫穿此詳述之「一實施例」之參考意味著結合該實施例所描述之一特定特性、結構、或特徵被包含在本發明之至少一實施例中。如此，「在一實施例中」短語在貫穿此詳述之不同地方之出現不需要都關於相同實施例。此外，特定特性、結構、或特徵可能在一個或多個實施例中以任何合適之方式被組合。
通常，不同高速差分串列鏈結標準係被設計以適應增加的晶片外之資料率通信。高速USB、火線(IEEE-1394)、串列ATA及SCSI係在PC工業中用於串列資料傳輸之一些標準。低電壓差分發信(LVDS)同樣在傳輸側串列資料通信中被實施。
此外，賣主(諸如蜂巢式電話公司)已經提議一「subLVDS」標準，其係LVDS標準之一較小電壓擺動變體。subLVDS已被建議用於緊湊型相機埠2(CCP2)規格以用於(例如)影像感測器與隨車攜帶系統之間的串列通信。
CCP2係標準移動影像架構(SMIA)標準之部分。典型的LVDS/subLVDS位準在供電電壓VDD與VSS之間具有一輸出共同模式位準(Vcm)。例如，用於CCP2之發送器(Tx)通常具有150mV之一輸出擺動信號(Vod)，其具有0.9伏特之中心電壓Vcm。
除高速資料(諸如影像資料)外，低速晶片控制信號經常在主機與客戶機之間被傳輸。一些新的協定已經使用共同模式位準發展用於高速(「HS」)至低功率(「LP」)狀態改變。在不同蜂巢式電話公司之間的共同努力已經定義一新的實體層(PHY)標準。該PHY標準定義該移動產業處理器介面(MIPI)，其將高速影像資料傳輸與在一單一通信信號通路(「路徑」)中之低速控制信號組合。
圖1係樣本MIPI PHY輸出線位準之一圖解。一發送器功能(諸如一「路徑狀態」)可藉由驅動具有某些線位準之路徑而予以程式化。例如，該高速傳輸(HS-TX)係驅動與一低共模電壓位準(Vcm:0.2伏特)及小振幅(Vod:0.2伏特)有差異之路徑。在HS-TX狀態下，該HS-TX之邏輯高位準(Voh:0.3伏特)比VDD相對低許多。
在低速傳輸(LP-TX)期間，該輸出信號通常在0伏特與1.2伏特之間轉換。為了發送從HS-TX至LP-TX狀態之一轉變，藉由使Vcm從0.2伏特之一低位準轉換至1.2伏特之一高位準，一LP邏輯高同時呈現在兩個輸出墊(Dp及Dn)。在客戶機側之一接收器(與發送器之輸出耦合)回應於聲稱的LP邏輯高之呈現而調整其從HS至LP之接收狀態。
該MIPI標準在一行動裝置內部之組件之間指定一高速串列介面。正如在上面所討論的，該MIPI標準低功率信號指定1.2伏特之一輸出電壓擺動，其具有一相對慢的上升及下降時間。1.2伏特之輸出高電壓通常不與由很多半導體技術提供之電源電壓相同。該低功率驅動器通常具有一單獨的1.2伏特電源，其通常從一調節器輸出或從一輸出電壓限制電路被驅動。
一低功率驅動器之峰值電流可超過20毫安培，這是因為該低功率驅動器雖然可能產生使多達6個驅動器同時工作的功率，但通常驅動高電容性負載。當電壓調節器被用於向一習知的推挽式CMOS低速驅動器(在以下圖2中被闡釋)提供一1.2伏特電源時，一外部電容器(例如具有0.1μF之一實例容量)保持Voh值及減少在輸出電壓中的電壓鏈波。此一方式增加一額外I/O(輸入/輸出)墊及成本，且增加組件及系統之空間需求。
圖2係一使用一習知電壓調節器之一驅動器電路之一圖解。電路200包含電壓調節器210、預驅動器220、PMOS電晶體230、NMOS電晶體240及外部電容器250。在操作中，用於電路200之電源電壓是藉由電壓調節器210而產生，其限制輸出信號之邏輯高位準。電壓調節器210之輸出電壓經常被用作用於8個之多的推挽式CMOS輸出驅動器電路之供電電壓。一推挽式CMOS輸出驅動器電路可藉由如圖所示的將電晶體230與電晶體240串列耦合而形成。
然而，當輸出驅動器電路之負載電流相對高時，電壓調節器210通常需要例如一對應之較大電容值。一外部電容器通常被使用，因為很多應用所需之電容值通常係0.1μF或更大(其可以被認為比一可藉由在一積體電路中之一結構經濟性地提供之電容值更大)。
該輸出之負載電流可使用振幅I及時間T定義。該負載電流可藉由電壓調節器210被供應用於提供一足夠電荷以保持輸出電壓在指定限制內。電荷(Q)之量係電容(C)及(V)之乘積；因此：Q=IT=CV。
一調節器迴路(通常需要大於100奈秒之回應時間)通常被使用以在存在一負載電流變化時維持輸出之一電壓。內部電容器之大電容用於(臨時)在負載電流改變時減少一輸出電壓之改變。當額外電荷能藉由外部電容器提供時，輸出電壓之累積電壓下降可顯著減少。當累積電壓下降之時間之長度至少與調節器迴路回應時間一樣長時，電壓下降可藉由調節器迴路校正，此增加調節器輸出電壓。如此，該調節器輸出之至少一小電壓鏈波通常係由於調節器迴路之相對長的回應時間而發生。
當外部電容器不夠大時，由外部電容器提供之電荷在更長時間內不會大幅減少電壓下降。當調節器迴路校正電壓下降時，調節器迴路可能藉由對電壓下降之過強烈之反應而超過所要求之調節電壓。同樣地，調節器迴路可能藉由對一電壓上升之過強烈之反應而低於所要求之調節電壓。過(及下)激(shooting)會引起調節器輸出電壓之鏈波。
一參考電壓同樣可被使用以限制輸出高電壓。當一參考電壓被施加於一NMOS電晶體之閘極時，一輸出高電壓係以一低於參考電壓之一NMOS臨限(Vtn)之位準被產生。輸出高電壓與參考電壓之差可為0.4-0.8伏特，其取決於處理技術，且因此經常不適合輸出高電壓之位準被指定接近參考電壓之應用。此外，當使用一閘極耦合參考電壓而無一反饋迴路調整時，輸出高電壓之位準可隨處理條件、供電電壓、操作溫度中的差異與改變而變化。
圖3係一樣本輸出電壓產生器之一圖解。輸出電壓產生器300包含一電壓參考電路310、輸出驅動器320、比較器330、及藉由電容器340表現之一輸出電容。電壓參考電路310係可程式化以選擇一所要求之電壓用於箝制輸出電壓。輸出驅動器320包含開關321及322。在一實施例中，開關321及322係PMOS電晶體，其中每個電晶體具有用於控制終端之一閘極及作為非控制終端之一源極與汲極。
電壓參考電路310之輸出係與比較器330之反相輸入耦合。輸出驅動器320之輸出係與比較器330之一非反相輸入耦合。比較器330之輸出係與開關321(在輸出驅動器320中)之一控制終端耦合。開關321具有一與一電源耦合之第一非控制終端及一與開關322之一第一非控制終端耦合之第二非控制終端。開關322具有一與一電力下降信號耦合之控制終端。開關322之第二非控制終端係與電容器340之一第一終端耦合(及與比較器330之非反相終端耦合)。電容器340之一第二終端係與接地耦合。
輸出電壓產生器300之電壓參考電路被耦合以產生一電壓參考信號。一比較器被耦合以比較電壓參考信號與一驅動器輸出電壓及回應於開啟及關閉用於最終驅動器輸出(未顯示在此圖示)之電流通路。一輸出電壓產生器包含一第一及一第二開關，二者係耦合(例如，耦合成串列而使得流經該第一開關之至少部分電流流經該第二開關)。該第一及第二開關進一步被耦合以回應於輸出高電壓控制信號與第一開關之控制終端之耦合而產生驅動器輸出電壓。
在操作中，輸出驅動器300使用電壓參考信號以限制輸出高電壓。電力下降信號可被使用以驅動開關322之閘極。當開關321被關閉(傳導)時，驅動器輸出信號回應於電力下降信號而被驅動。在另一實施例中，當不需要傳輸時，電力下降信號保存電力。
電壓參考信號係與輸出驅動器320之驅動器輸出電壓比較以便產生一輸出高電壓控制信號。當驅動器輸出信號達到電壓參考信號(當開關321及322都被關閉)時，輸出高電壓控制信號係藉由開啟開關321而關閉輸出驅動器320之電流通路。電容器340提供一大負載電容，其允許比較器320足夠快地回應(關於比較器330之回饋通路之回應時間)以關閉電流通路而使得回饋通路被穩定。負載電容在輸出信號之傳輸路徑中通常包含電容(寄生或其他)結構。任意(或兩者)開關321及322可被開啟以保存用於一電力下降模式之電力。
圖4係使用一固有NMOS/NMOS電晶體之具有穩定性之一樣本輸出驅動器之一圖解。輸出驅動器400包含一電壓參考電路410、輸出驅動器420、比較器430、及藉由電容器440表現之輸出電容。電壓參考電路410係可程式化以選擇一所要求之電壓用於輸出電壓之輸出高位準。電容器440可為一電容負載及/或能量儲存裝置。輸出驅動器420包含開關421、422及423。在一實施例中，開關421及422係PMOS電晶體，且開關423係一「固有」NMOS電晶體。固有NMOS通常具有接近0伏特之一臨限電壓，且將傳導電流直到在閘極與源極之間的電壓差變為0伏特為止。每個電晶體具有用於控制終端之一閘極及作為非控制終端之一源極與汲極。
電壓參考電路410之輸出係與開關423之控制終端及比較器430之一反相輸入耦合。輸出驅動器420之輸出電壓(在開關423之第二非控制終端)係與比較器430之一非反相輸入耦合。比較器430之輸出與開關422之一控制終端(在輸出驅動器420)耦合。開關422具有一與開關423之第一非控制終端耦合之第一非控制終端及一與開關421之一第二非控制終端耦合之第二非控制終端。開關421具有一與一電力下降信號耦合之控制終端。開關421之第一非控制終端與一電源耦合。開關423之第二非控制終端與一傳輸線及選擇性地與電容器440之一第一終端耦合。電容器440之一第二終端接地。
在操作中，輸出驅動器400使用電壓參考信號以限制輸出高電壓。電力下降信號可被使用以驅動開關421之閘極。當開關422被關閉(傳導)時，該驅動器輸出信號回應於該電力下降信號而被驅動。
電壓參考信號係與輸出驅動器420之驅動器輸出信號比較以便產生一輸出高電壓控制信號。當輸出電壓從低轉變至高時，(固有NMOS)開關423用作一類比開關，其在早期上坡階段減少輸出電壓之擺動速率。較低的擺動速率提供額外的穩定性，這係因為相對低的反饋迴路貫穿比較器430而提供所致。
當驅動器輸出信號電壓達到電壓參考信號(當開關422及421都被關閉)時，輸出高電壓控制信號係藉由開啟開關422而關閉輸出驅動器420之電流通路。傳輸線及/或電容器440提供一相當大的負載電容，其允許比較器430足夠快地回應以關閉電流通路使得回饋通路被穩定化。正如上討論的，負載電容在輸出電壓之傳輸路徑中通常包含結構(寄生或其他)之電容。開關422及/或421可被開啟以保存用於一電力下降模式之電力。
圖5係具有電容穩定性及一輸入信號之一樣本輸出驅動器之一圖解。輸出驅動器500包含一電壓參考電路510、輸出驅動器520、比較器530、電容器540及預驅動器550。電壓參考電路510可程式化以選擇一所要求之電壓用於輸出信號之輸出高位準。電容器540可為一電容負載及/或能量儲存裝置。輸出驅動器520包含開關521、522及523。在一實施例中，開關521及522係PMOS電晶體，及開關523係一NMOS電晶體。每個電晶體具有用於控制終端之一閘極及一作為非控制終端之源極與汲極。
電壓參考電路510之輸出與比較器530之一反相輸入耦合。比較器530之一非反相輸入與輸出驅動器520之輸出(在開關522之第二非控制終端)耦合。比較器530之輸出與開關522之一控制終端耦合。一輸入信號被施加於預驅動器550之一輸入。預驅動器550之一第一輸出與開關521之一控制終端耦合及預驅動器550之一第二輸出與開關523之一控制終端耦合。
開關521具有一與一電源耦合之第一非控制終端及一與開關522之一第一非控制終端耦合之第二非控制終端。開關522具有一與開關523之一第一非控制終端耦合之第二非控制終端，該第一非控制終端係輸出驅動器520之輸出，且進一步被耦合至電容540之一第一終端。電容540之一第二終端耦合接地。
在操作中，輸出驅動器500係使用電壓參考信號以限制輸出驅動器520之輸出高電壓。輸入信號係藉由預驅動器550被反相成兩個相同輸出且可被使用以驅動開關521及開關523之控制終端。當開關522被關閉(傳導)時，驅動器輸出信號回應於該輸入信號而被驅動。開關521被用於回應於輸入信號之一高狀態而耦合電源至驅動器輸出信號。
電壓參考信號係與輸出驅動器520之驅動器輸出信號比較以便產生一輸出高電壓控制信號。當驅動器輸出信號達到電壓參考信號(當開關522及521都被關閉且開關523被開啟時)時，輸出高電壓控制信號係藉由開啟開關522而關閉輸出驅動器520之電流通路。傳輸線及/或電容器540提供一實質上大的負載電容，其允許比較器530足夠快地回應(關於反饋迴路回應時間)以關閉電流通路使得回饋通路被穩定。正如上討論的，負載電容在輸出信號之傳輸路徑中通常包含結構之電容。開關522及/或521可被開啟以保存用於一電力下降模式之電力。
圖6係使用一類比開關之具有一差分輸入信號及穩定性之一樣本輸出驅動器之一圖解。輸出驅動器600包含一電壓參考電路610、輸出驅動器620、比較器630、及預驅動器650。電壓參考電路610可程式化以選擇一所要求之電壓用於輸出信號之輸出高位準。輸出驅動器620包含開關621、622、623及624。在一實施例中，開關621及622係PMOS電晶體，開關623係一NMOS電晶體，及開關624係一固有NMOS電晶體。每個電晶體具有用於控制終端之一閘極及作為非控制終端之一源極與汲極。
電壓參考電路610之輸出與比較器630之一反相輸入及開關624之閘極耦合。比較器630之非反相輸入與輸出驅動器620之輸出耦合。比較器630之輸出與開關622之一控制終端(在輸出驅動器620中)耦合。一輸入信號被施加於預驅動器650之一輸入。預驅動器650之一第一輸出與開關621之一控制終端耦合且預驅動器650之一第二輸出與開關623之一控制終端耦合。輸出驅動器620之輸出信號與比較器630之一非反相輸入耦合。
開關621具有一與一電源耦合之第一非控制終端及一與開關622之一第一非控制終端耦合之第二非控制終端。開關622具有一與開關624之一第一非控制終端耦合之第二非控制終端。開關624具有一第二非控制終端(其係輸出驅動器620之輸出)，該第二非控制終端與開關623之一第一非控制終端耦合。
在操作中，輸出驅動器600使用電壓參考信號以限制輸出高電壓。輸入信號藉由預驅動器650被反相成兩個相同輸出且可被使用以驅動開關621及開關623之閘極。當開關622被關閉(傳導)時，驅動器輸出信號回應於該輸入信號而被驅動。開關621被用於回應於輸入信號之一高狀態而耦合電源至驅動器輸出信號。
電壓參考信號係與輸出驅動器620之驅動器輸出信號比較以便產生一輸出高電壓控制信號。當輸出電壓從低至高轉變時，(固有NMOS)開關624係用作為類比開關，其在早期上坡階段減少輸出電壓之擺動速率。較低的擺動速率提供額外的穩定性，這是因為透過比較器630而提供之相對慢的反饋迴路。
當驅動器輸出信號達到電壓參考信號(當開關622及621都被關閉且開關623被開啟時)時，輸出高電壓控制信號係藉由開啟開關622而關閉輸出驅動器620之電流通路。正如上討論的，傳輸線之負載電容影響輸出電壓之擺動速率及影響由比較器630產生之反饋迴路之穩定性。開關622及/或開關621可被開啟以保存用於一電力下降模式之電力。
以上對本發明之說明性實施例之描述，包含在摘要中所描述的，並非旨在詳盡無遺或限制本發明於所揭示的確切形式。雖然本文描述本發明之特定實施例及實例是出於闡釋性目的，但是在本發明之範圍內，正如熟習此相關技術者所認知可做不同的修飾。
根據以上細節描述，可以對本發明進行各種修飾。在以下申請專利範圍中所使用的術語不應被解釋為限制本發明於在說明書中所揭示的特定實施例。更確切地，本發明之範圍係由以下申請專利範圍所完全決定，該申請專利範圍將係根據所稱之說明建立的理論解釋。
200．．．電路
210．．．電壓調節器
220．．．預驅動器
230．．．PMOS電晶體
240．．．NMOS電晶體
250．．．外部電容器
300．．．輸出電壓產生器
310．．．電壓參考電路
320．．．輸出驅動器
321．．．開關
322．．．開關
330．．．比較器
340．．．電容器
400．．．輸出驅動器
410．．．電壓參考電路
420．．．輸出驅動器
421．．．開關
422．．．開關
423．．．開關
430．．．比較器
440．．．電容器
500．．．輸出驅動器
510．．．電壓參考電路
520．．．輸出驅動器
521．．．開關
522．．．開關
523．．．開關
530．．．比較器
540．．．電容器
550．．．預驅動器
600．．．輸出驅動器
610．．．電壓參考電路
620．．．輸出驅動器
621．．．開關
622．．．開關
623．．．開關
624．．．開關
630．．．比較器
650．．．預驅動器
圖1係樣本MIPI PHY輸出線位準之一圖解。
圖2係一使用一習知電壓調節器之一驅動器電路之一圖解。
圖3係一樣本輸出電壓產生電路之一圖解。
圖4係使用一固有NMOS/NMOS電晶體之具有穩定性之一樣本輸出電壓產生電路之一圖解。
圖5係具有電容穩定性及一預驅動器電路之一樣本輸出驅動器之一圖解。
圖6係使用一固有NMOS/NMOS電晶體之具有一預驅動器電路及穩定性之一樣本輸出驅動器之一圖解。
300．．．輸出電壓發生器
310．．．電壓參考電路
320．．．輸出驅動器
321．．．開關
322．．．開關
330．．．比較器
340．．．電容器

Claims (20)

  1. 一種驅動器電路，其包括：一電壓參考電路，其經耦合以產生一電壓參考信號；一比較器，其經耦合以比較該電壓參考信號與一驅動器輸出信號以產生一輸出高電壓控制信號；及一輸出驅動器，其包括與一第二開關耦合之一第一開關以產生該驅動器輸出信號，其中該驅動器輸出信號回應於該輸出高電壓控制信號及一輸入信號而產生，其中該輸出驅動器進一步包括一與該第一及該第二開關耦合之固有模式電晶體，其中該固有模式電晶體係一NMOS電晶體，其具有一與該電壓參考電路耦合之閘極。
  2. 根據請求項1之驅動器電路，其進一步包括：一第三開關，其與該第一及第二開關耦合，其中該第二及第三開關係互補電晶體；且一預驅動器電路，其經耦合以反相該輸入信號以產生一反相輸入信號，其中該反相輸入信號與該第三開關之一閘極耦合。
  3. 根據請求項2之驅動器電路，其進一步包括一電容器，其被耦合在接地與產生該輸出信號之該輸出驅動器之一節點之間。
  4. 根據請求項1之驅動器電路，其中在產生該輸出電壓之該輸出驅動器之一節點上的一電容為0.1 μF或更大。
  5. 根據請求項1之驅動器電路，其中該輸出高電壓控制信 號係與該第一開關耦合。
  6. 根據請求項1之驅動器電路，其中該輸入信號被耦合以控制該第二開關。
  7. 根據請求項1之驅動器電路，其中該電壓參考電路係可程式化以為該驅動器輸出信號之一輸出高位準選擇一所要求之輸出電壓。
  8. 根據請求項1之驅動器電路，其進一步包括一電容器，其被耦合在接地與產生該輸出信號之該輸出驅動器之一節點之間。
  9. 根據請求項1之驅動器電路，其中該電容器是在包括該輸出驅動器之一基板之外部。
  10. 根據請求項6之驅動器電路，其中該輸入信號包括一電力下降信號。
  11. 一種操作一驅動器電路之方法，其包括：產生一參考電壓；比較一驅動器輸出信號與該參考電壓以產生一輸出高電壓控制信號；使用耦合至一第二開關之一第一開關回應於一接收到的輸入信號及該輸出高電壓控制信號而產生該驅動器輸出信號；及配置一固有模式NMOS電晶體至該第一及第二開關，該固有模式NMOS電晶體具有一與該參考電壓耦合之閘極，及藉此該驅動器輸出信號之一擺動速率進一步被限制。
  12. 根據請求項11之方法，其進一步包括在產生該輸出信號之該輸出驅動器之一節點上提供0.1 μF或更大之一電容。
  13. 一種驅動裝置，其包括：一比較器，其被耦合以比較一電壓參考信號及一驅動器輸出信號，且回應以產生一輸出高電壓控制信號；及一輸出驅動器，其包括與一第二開關耦合之一第一開關，用以回應於該輸出高電壓控制信號及進一步回應於一輸入信號而在該輸出驅動器之一輸出節點產生該驅動器輸出信號，其中該輸出驅動器被配置以回應於該輸入信號從一電源去耦合(decouple)該輸出節點，其中該輸出驅動器進一步包括一第三開關，其被耦合在該輸出節點及該第一開關之間，其中該第三開關之一閘極經耦合以接收該電壓參考信號。
  14. 根據請求項13之裝置，其進一步包括一電容器，其被耦合在接地與該輸出節點之間。
  15. 根據請求項14之裝置，其中該電容器是在包括該輸出驅動器之一基板之外部且具有0.1 μF或更大之一電容。
  16. 根據請求項13之裝置，其進一步包括一可程式化電壓參考電路以產生該電壓參考信號。
  17. 根據請求項13之裝置，其中該輸入信號包括一電力下降信號。
  18. 根據請求項13之裝置，其中該第三開關包括一固有模式NMOS電晶體。
  19. 根據請求項13之裝置，其中該比較器之一輸出與該第一開關之一閘極耦合。
  20. 根據請求項13之裝置，其進一步包括：一第四開關，其與該輸出節點耦合；及一預驅動器電路，其經耦合以接收該輸入信號且回應於該輸入信號以產生第一及第二預驅動器輸出信號，其中該第一預驅動器輸出信號與該第二開關之一閘極耦合且該第二預驅動器輸出信號與該第四開關之一閘極耦合。
TW098101079A 2008-01-15 2009-01-13 限制輸出高電壓之混合型晶片上調節器 TWI411231B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/014,712 US7804345B2 (en) 2008-01-15 2008-01-15 Hybrid on-chip regulator for limited output high voltage

Publications (2)

Publication Number Publication Date
TW200950334A TW200950334A (en) 2009-12-01
TWI411231B true TWI411231B (zh) 2013-10-01

Family

ID=40377675

Family Applications (2)

Application Number Title Priority Date Filing Date
TW098101079A TWI411231B (zh) 2008-01-15 2009-01-13 限制輸出高電壓之混合型晶片上調節器
TW102130492A TWI544744B (zh) 2008-01-15 2009-01-13 限制輸出高電壓之混合型晶片上調節器

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW102130492A TWI544744B (zh) 2008-01-15 2009-01-13 限制輸出高電壓之混合型晶片上調節器

Country Status (5)

Country Link
US (2) US7804345B2 (zh)
EP (1) EP2241000B1 (zh)
CN (1) CN101919148B (zh)
TW (2) TWI411231B (zh)
WO (1) WO2009091474A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7804345B2 (en) * 2008-01-15 2010-09-28 Omnivision Technologies, Inc. Hybrid on-chip regulator for limited output high voltage
US7863936B1 (en) 2009-12-01 2011-01-04 Himax Imaging, Inc. Driving circuit with impedence calibration and pre-emphasis functionalities
US7990178B2 (en) * 2009-12-01 2011-08-02 Himax Imaging, Inc. Driving circuit with impedence calibration
US8456939B2 (en) * 2009-12-11 2013-06-04 Arm Limited Voltage regulation circuitry
CN102571060B (zh) * 2010-12-31 2015-08-12 意法半导体研发（上海）有限公司 高频智能缓冲器
US20120212866A1 (en) * 2011-02-17 2012-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Output driver
WO2013017913A1 (en) * 2011-08-01 2013-02-07 Freescale Semiconductor, Inc. Signalling circuit, processing device and safety critical system
US9148709B2 (en) 2011-08-03 2015-09-29 Infineon Technologies Ag Sensor interface with variable control coefficients
US8994526B2 (en) * 2011-08-18 2015-03-31 Infineon Technologies Ag Sensor interface making use of virtual resistor techniques
US8847636B2 (en) * 2012-04-10 2014-09-30 International Business Machines Corporation Implementing voltage feedback gate protection for CMOS output drivers
CN103064813B (zh) * 2012-12-28 2016-07-06 上海华勤通讯技术有限公司 总线传输的方法以及系统
CN103123511B (zh) * 2013-01-23 2014-11-12 浙江工业大学 混合型稳压电源
US9584104B2 (en) 2014-03-15 2017-02-28 Nxp Usa, Inc. Semiconductor device and method of operating a semiconductor device
FR3020720B1 (fr) * 2014-04-30 2017-09-15 Inside Secure Interface de communication avec adaptation automatique au niveau du signal entrant
US9461624B2 (en) * 2014-11-17 2016-10-04 Infineon Technologies Ag Output driver slew control
FR3032309B1 (fr) * 2015-02-02 2017-06-23 St Microelectronics Alps Sas Circuit de regulation de tension adapte aux fortes et faibles puissances
WO2017166040A1 (zh) * 2016-03-29 2017-10-05 华为技术有限公司 调压电路及电路调压方法
US9767889B1 (en) * 2017-02-15 2017-09-19 Qualcomm Incorporated Programmable pad capacitance for supporting bidirectional signaling from unterminated endpoints
US10756725B2 (en) * 2018-06-21 2020-08-25 Texas Instruments Incorporated Load switch having a controlled slew rate
US10461964B1 (en) * 2018-10-24 2019-10-29 Silicon Laboratories Inc. High output swing high voltage tolerant bus driver

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376843A (en) * 1992-08-11 1994-12-27 Integrated Device Technology, Inc. TTL input buffer with on-chip reference bias regulator and decoupling capacitor
US5467240A (en) * 1993-09-30 1995-11-14 Caterpillar Inc. Driver circuit with diagnostics and over voltage protection
US6018261A (en) * 1994-10-03 2000-01-25 Motorola, Inc. Method and apparatus for providing a low voltage level shift
US6411068B1 (en) * 2000-10-03 2002-06-25 Bae Systems Information & Electronic Systems Integration, Inc. Self-oscillating switching regulator
US6515903B1 (en) * 2002-01-16 2003-02-04 Advanced Micro Devices, Inc. Negative pump regulator using MOS capacitor
TW200412015A (en) * 2002-12-26 2004-07-01 Faraday Tech Corp Reference voltage providing circuit
US7132820B2 (en) * 2002-09-06 2006-11-07 Intersil Americas Inc. Synthetic ripple regulator
TW200642275A (en) * 2005-05-31 2006-12-01 Samsung Electronics Co Ltd Low voltage differential signaling receiver with a digital resistor unit and low voltage differential signaling interface system having the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3804051A1 (de) 1988-02-10 1989-08-24 Thomson Brandt Gmbh Schaltnetzteil
JP2999887B2 (ja) 1992-10-09 2000-01-17 三菱電機株式会社 Ｉｇｂｔの過電流保護回路及び半導体集積回路装置
JP3705842B2 (ja) * 1994-08-04 2005-10-12 株式会社ルネサステクノロジ 半導体装置
US5596297A (en) 1994-12-20 1997-01-21 Sgs-Thomson Microelectronics, Inc. Output driver circuitry with limited output high voltage
JP3456904B2 (ja) * 1998-09-16 2003-10-14 松下電器産業株式会社 突入電流抑制手段を備えた電源回路、およびこの電源回路を備えた集積回路
JP3425900B2 (ja) 1999-07-26 2003-07-14 エヌイーシーマイクロシステム株式会社 スイッチングレギュレータ
US7266351B2 (en) * 2002-09-13 2007-09-04 Broadcom Corporation Transconductance / C complex band-pass filter
DE10245484B4 (de) 2002-09-30 2004-07-22 Infineon Technologies Ag Verfahren zur Ansteuerung eines Halbleiterschalters und Schaltungsanordnung mit einem Halbleiterschalter
CN100367142C (zh) * 2003-10-21 2008-02-06 联发科技股份有限公司 可快速终止工作的低噪声稳压电路
TWI230507B (en) * 2003-11-18 2005-04-01 Admtek Inc High voltage compatible output buffer consisted of low voltage devices
US7321222B2 (en) * 2004-02-13 2008-01-22 Rohm Co., Ltd. Switching regulator with DC offset (bias) in controller
US7157959B2 (en) * 2004-03-31 2007-01-02 Semiconductor Components Industries, L.L.C. Method of forming a self-gated transistor and structure therefor
US7400127B2 (en) * 2005-05-23 2008-07-15 Semiconductor Components Industries, L.L.C. Method for regulating an output signal and circuit therefor
JP4728777B2 (ja) 2005-11-02 2011-07-20 株式会社東芝 電源回路
JP4914077B2 (ja) * 2006-02-07 2012-04-11 キヤノン株式会社 投射型画像表示装置
CN100432886C (zh) * 2006-10-25 2008-11-12 华中科技大学 一种双环低压差线性稳压器电路
US7804345B2 (en) * 2008-01-15 2010-09-28 Omnivision Technologies, Inc. Hybrid on-chip regulator for limited output high voltage

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376843A (en) * 1992-08-11 1994-12-27 Integrated Device Technology, Inc. TTL input buffer with on-chip reference bias regulator and decoupling capacitor
US5467240A (en) * 1993-09-30 1995-11-14 Caterpillar Inc. Driver circuit with diagnostics and over voltage protection
US6018261A (en) * 1994-10-03 2000-01-25 Motorola, Inc. Method and apparatus for providing a low voltage level shift
US6411068B1 (en) * 2000-10-03 2002-06-25 Bae Systems Information & Electronic Systems Integration, Inc. Self-oscillating switching regulator
US6515903B1 (en) * 2002-01-16 2003-02-04 Advanced Micro Devices, Inc. Negative pump regulator using MOS capacitor
US7132820B2 (en) * 2002-09-06 2006-11-07 Intersil Americas Inc. Synthetic ripple regulator
TW200412015A (en) * 2002-12-26 2004-07-01 Faraday Tech Corp Reference voltage providing circuit
TW200642275A (en) * 2005-05-31 2006-12-01 Samsung Electronics Co Ltd Low voltage differential signaling receiver with a digital resistor unit and low voltage differential signaling interface system having the same

Also Published As

Publication number Publication date
CN101919148A (zh) 2010-12-15
TW200950334A (en) 2009-12-01
WO2009091474A1 (en) 2009-07-23
EP2241000A1 (en) 2010-10-20
TWI544744B (zh) 2016-08-01
US20100315053A1 (en) 2010-12-16
US20090180570A1 (en) 2009-07-16
CN101919148B (zh) 2013-05-22
US7868676B2 (en) 2011-01-11
US7804345B2 (en) 2010-09-28
EP2241000B1 (en) 2015-02-18
TW201351881A (zh) 2013-12-16
WO2009091474A8 (en) 2010-06-24

Similar Documents

Publication Publication Date Title
TWI411231B (zh) 限制輸出高電壓之混合型晶片上調節器
US8779739B2 (en) Integrated DC converter with improved driving stage
US7679420B1 (en) Slew rate controlled level shifter with reduced quiescent current
JP6046522B2 (ja) 半導体装置及び無線通信装置
WO2003030360A2 (en) High voltage cmos output driver in low voltage process
US7982493B1 (en) Semiconductor integrated circuit for controlling output driving force
US8441283B2 (en) Integrated circuit
JP2009527992A (ja) 電子装置およびスイッチング遅延低減方法
US20160026197A1 (en) Power supply circuit
US7902885B2 (en) Compensated output buffer for improving slew control rate
US7463072B2 (en) Small swing signal receiver for low power consumption and semiconductor device including the same
JP2014067240A (ja) 半導体装置
US6850100B2 (en) Output buffer circuit
US6777985B2 (en) Input/output buffer having reduced skew and methods of operation
US10444782B1 (en) Digital regulator
US20060061395A1 (en) Semiconductor integrated circuit
US8975945B2 (en) Input and output device and system including the same
US8373453B2 (en) Semiconductor device
JP2005191677A (ja) 差動出力バッファ回路及び差動出力バッファ回路を有する半導体装置
US9467146B2 (en) Output circuit adapted for integrated circuit and associated control method
US9515654B2 (en) Semiconductor apparatus
JP2008042336A (ja) ドライバ回路、ドライバ装置ならびにそれらを用いた電子機器
KR100999874B1 (ko) 레벨 시프터
CN118235328A (zh) 具有上拉和下拉晶体管的动态全栅极升压的输入/输出（i/o）电路
JP2010166403A (ja) パルス分離回路