CN102571060B - 高频智能缓冲器 - Google Patents

高频智能缓冲器 Download PDF

Info

Publication number
CN102571060B
CN102571060B CN201010624783.2A CN201010624783A CN102571060B CN 102571060 B CN102571060 B CN 102571060B CN 201010624783 A CN201010624783 A CN 201010624783A CN 102571060 B CN102571060 B CN 102571060B
Authority
CN
China
Prior art keywords
buffer
amplitude
output signal
control logic
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010624783.2A
Other languages
English (en)
Other versions
CN102571060A (zh
Inventor
赵建华
欧伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Shanghai R&D Co Ltd
Original Assignee
STMicroelectronics Shanghai R&D Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Shanghai R&D Co Ltd filed Critical STMicroelectronics Shanghai R&D Co Ltd
Priority to CN201010624783.2A priority Critical patent/CN102571060B/zh
Publication of CN102571060A publication Critical patent/CN102571060A/zh
Priority to US13/854,395 priority patent/US8928360B2/en
Application granted granted Critical
Publication of CN102571060B publication Critical patent/CN102571060B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/004—Control by varying the supply voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/002—Control of digital or coded signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3089—Control of digital or coded signals

Abstract

本发明的实施例提供了用以实现高功效高频智能缓冲器的电路和方法。检测经缓冲的信号的幅度并将其与输入信号的幅度相比较。比较结果可被反馈给数控缓冲器，以保持输出增益恒定。通过使用反馈控制，即使在负载条件或者信号频率改变的情况下，也可以将缓冲器保持在最适合的偏置条件。

Description

高频智能缓冲器
技术领域
本文所述技术涉及信号缓冲器，并且具体涉及高频智能缓冲器。
背景技术
在以前版本的高频缓冲器中，推挽式输出缓冲器被偏置于固定条件下。这使得电路设计中的权衡颇为困难。如果缓冲器的偏置为低，那么缓冲器无法以高频驱动大的电容性负载。如果偏置电流为高，那么其在被驱动的输出电容为低时会浪费电流。
发明内容
本文描述的是用以实现高功效高频缓冲器的电路和方法。能够检测经缓冲的信号的幅度并将其与输入信号的幅度相比较。将比较结果反馈给缓冲器，以保持输出增益基本恒定。通过使用反馈控制，即使在负载条件或者信号频率改变的情况下也可以将缓冲器保持在最合适的偏置条件。
一些实施方式涉及这样的电路，该电路包括：缓冲器，其接收输入信号并产生输出信号；比较电路，其将输入信号与输出信号相比较，以产生比较结果；以及控制逻辑电路，其基于比较结果来控制缓冲器，以限制缓冲器所使用的电流量。
以上为本文所述的技术的一些实施方式的非限制性概要。
附图说明
在附图中，各图中示出的每个相同或接近相同的元件由相似的参考符来表示。为了清楚起见，并未在每幅附图中标记每个元件。附图不一定是按比例绘制的，而是着重于示例说明本发明的各个方面。
图1示出了一种智能缓冲器电路的框图。
图2-图4示出了图1的智能缓冲器电路的更为详细的示意图。
具体实施方式
本文所描述的智能缓冲器架构允许普通缓冲器在不同负载/频率条件下使用而不浪费电流或导致性能下降。不需要任何外部元件，因此系统复杂度不会增加。
如图1中所示，智能缓冲器电路1包括：高频缓冲器2，其具有多个可开启或关闭的电流引线(leg)；幅度比较电路4；双比较器电路6；控制逻辑电路8；以及双向移位寄存器10。一个或多个移位寄存器10可以控制缓冲器2中的电流引线，使其开启或关闭，从而闭合反馈回路。
当存在输入信号时，例如存在来自晶体振荡器的时钟信号CLKI时，高频缓冲器2根据负载条件和输入信号的频率产生具有一定量的衰减的相似输出信号CLKO。输入(in)时钟信号和输出(out)时钟信号都被馈送进幅度比较电路4，以产生三个电压：
V SIGH = V PPout 2 + Δ V H
V SIGL = V PPout 2 + Δ V L
V REF = V PPin 2
其中ΔVH大于ΔVL。这三个电压被馈送进双比较器电路6。控制逻辑电路8根据比较结果控制移位寄存器10。如果VSIGH＜VREF，那么其指示出输出信号CLKO的幅度过低，并且控制逻辑8将寄存器10右移1位，从而再开启一条电流引线。如果VSIGL＞VREF，那么其指示出输出信号CLKO的幅度不必要地过高，并且控制逻辑将寄存器左移1位，从而关闭一条电流引线。如果VSIGH＞VREF＞VSIGL，那么其指示出输出信号CLKO的幅度具有适当的衰减，并且移位寄存器的状态不变。
因此，智能缓冲器可被控制，使得可以在不浪费电流/功率的情况下实现期望的性能。
在图2-图4中示出了缓冲器电路的一个示例性示意图。
本发明并不将其应用限于在以上描述中所阐述的或者在附图中所说明的构造与元件的布置的细节。本发明可以具有其他实施方式并且能够以各种方式来实践或实施。并且，本文所使用的措辞和术语是为了描述的目的，而不应被视为限制性的。“包含”、“包括”，或者“具有”、“含有”、“涉及”及其变体在本文中的使用是表示包罗其后所列的各项及其等效项，以及额外项。
因此在已经描述了本发明的至少一个实施方式的几个方面后，应当明白，本领域中的技术人员可以很容易地想到各种替代、修改和改进。这样的替代、修改和改进旨在作为本公开内容的一部分，并且旨在属于本发明的精神和范围之内。相应地，以上描述和附图仅是作为示例。

Claims (6)

1.一种用以实现缓冲器的电路，包括：
缓冲器，其接收输入信号并产生输出信号；
比较电路，其将所述输入信号的幅度与所述输出信号的幅度相比较，以产生指示所述输出信号的幅度过低、过高或者具有适当的衰减的比较结果；以及
控制逻辑电路，其基于所述比较结果来控制所述缓冲器，以限制所述缓冲器所使用的电流量。
2.根据权利要求1所述的电路，还包括移位寄存器，其中：
所述控制逻辑电路基于所述比较结果来控制所述移位寄存器；以及
所述移位寄存器控制所述缓冲器的一个或多个电流引线，从而使其开启或关闭。
3.根据权利要求1所述的电路，其中当所述输出信号的幅度过低时，所述控制逻辑电路控制所述缓冲器，以汲取更多电流。
4.根据权利要求3所述的电路，其中当所述输出信号的幅度过低时，所述控制逻辑电路控制所述缓冲器的额外一条电流引线，使其开启。
5.根据权利要求1所述的电路，其中当所述输出信号的幅度过高时，所述控制逻辑电路控制所述缓冲器，以汲取较少的电流。
6.根据权利要求5所述的电路，其中当所述输出信号的幅度过高时，所述控制逻辑电路控制所述缓冲器的一条电流引线，使其关闭。
CN201010624783.2A 2010-12-31 2010-12-31 高频智能缓冲器 Expired - Fee Related CN102571060B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201010624783.2A CN102571060B (zh) 2010-12-31 2010-12-31 高频智能缓冲器
US13/854,395 US8928360B2 (en) 2010-12-31 2013-04-01 High frequency smart buffer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010624783.2A CN102571060B (zh) 2010-12-31 2010-12-31 高频智能缓冲器

Publications (2)

Publication Number Publication Date
CN102571060A CN102571060A (zh) 2012-07-11
CN102571060B true CN102571060B (zh) 2015-08-12

Family

ID=46415644

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010624783.2A Expired - Fee Related CN102571060B (zh) 2010-12-31 2010-12-31 高频智能缓冲器

Country Status (2)

Country Link
US (1) US8928360B2 (zh)
CN (1) CN102571060B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568068A (en) * 1995-06-08 1996-10-22 Mitsubishi Denki Kabushiki Kaisha Buffer circuit for regulating driving current
US6259282B1 (en) * 2000-08-17 2001-07-10 Agere Systems Guardian Corp. External pull-up resistor detection and compensation of output buffer
CN101420186A (zh) * 2008-11-20 2009-04-29 崇贸科技股份有限公司 用于电源供应器的具频率调变的控制电路
CN202197267U (zh) * 2010-12-31 2012-04-18 意法半导体研发（上海）有限公司 实现高频智能缓冲器的电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4751403A (en) * 1984-06-15 1988-06-14 Hitachi, Ltd. Transistor driving circuit and circuit controlling method
JP3980431B2 (ja) * 2002-07-19 2007-09-26 Ｎｅｃエレクトロニクス株式会社 バッファ回路とバッファツリー及び半導体装置
TWI298868B (en) * 2005-11-09 2008-07-11 Himax Tech Inc Source driver output stage circuit, buffer circuit and voltage adjusting method thereof
JP4900471B2 (ja) * 2007-02-22 2012-03-21 富士通株式会社 入出力回路装置
US7804345B2 (en) * 2008-01-15 2010-09-28 Omnivision Technologies, Inc. Hybrid on-chip regulator for limited output high voltage
KR100920840B1 (ko) * 2008-03-12 2009-10-08 주식회사 하이닉스반도체 반도체 메모리 장치의 버퍼링 회로
TWI407694B (zh) * 2010-01-27 2013-09-01 Novatek Microelectronics Corp 可抑制電壓過衝之輸出緩衝電路及方法
US8716993B2 (en) * 2011-11-08 2014-05-06 Semiconductor Components Industries, Llc Low dropout voltage regulator including a bias control circuit
US8643404B1 (en) * 2012-07-24 2014-02-04 Macronix International Co., Ltd. Self-calibration of output buffer driving strength
US8638149B1 (en) * 2012-08-06 2014-01-28 International Business Machines Corporation Equalized rise and fall slew rates for a buffer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568068A (en) * 1995-06-08 1996-10-22 Mitsubishi Denki Kabushiki Kaisha Buffer circuit for regulating driving current
US6259282B1 (en) * 2000-08-17 2001-07-10 Agere Systems Guardian Corp. External pull-up resistor detection and compensation of output buffer
CN101420186A (zh) * 2008-11-20 2009-04-29 崇贸科技股份有限公司 用于电源供应器的具频率调变的控制电路
CN202197267U (zh) * 2010-12-31 2012-04-18 意法半导体研发（上海）有限公司 实现高频智能缓冲器的电路

Also Published As

Publication number Publication date
US20130222053A1 (en) 2013-08-29
CN102571060A (zh) 2012-07-11
US8928360B2 (en) 2015-01-06

Similar Documents

Publication Publication Date Title
US10693369B2 (en) Voltage control device applied in a memory system
US8564359B2 (en) Method and system for controlling HS-NMOS power switches with slew-rate limitation
US7417412B2 (en) DC-DC converter utilizing a modified Schmitt trigger circuit and method of modulating a pulse width
CN105720924A (zh) 推挽式驱动器、集成电路和用于在输出处生成信号的方法
US9525337B2 (en) Charge-recycling circuits
US20080204296A1 (en) Wide-input windowed nonlinear analog-to-digital converter for high-frequency digitally controlled SMPS
US8710818B2 (en) Power converter and method of power conversion
US20140084888A1 (en) Power supply circuit and hysteresis buck converter
CN103049065B (zh) 用于处理核的电源供应门控布置
KR101970612B1 (ko) 저 전력 아키텍처들
CN109716258A (zh) 用以稳定供应电压的装置和方法
CN105811962A (zh) 电压电平移位器
US7696806B2 (en) Level shift circuit and method for the same
CN102571060B (zh) 高频智能缓冲器
US20120313606A1 (en) Method for operating soft start circuit and devices using the method
CN202197267U (zh) 实现高频智能缓冲器的电路
US9871503B2 (en) Semiconductor integrated circuit, latch circuit, and flip-flop circuit
US9768775B2 (en) Methods and apparatuses for sub-threhold clock tree design for optimal power
US8855588B2 (en) Power amplifying apparatus and wireless signal transmitter utilizing the same
CN104901532A (zh) 电荷泵电路
CN104467810B (zh) 一种数字整形方法和采用该方法的时钟系统
US20120223756A1 (en) Method and System for High Speed, Low Power and Small Flip-Flops
CN102761243A (zh) 自适应电荷泵
US20120025867A1 (en) Device for storing pulse latch with logic circuit
US10101759B2 (en) Electronic circuit, linear regulating circuit, and DC-DC converting circuit consuming less power according to control of logic circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150812

CF01 Termination of patent right due to non-payment of annual fee