JP2008042336A - ドライバ回路、ドライバ装置ならびにそれらを用いた電子機器 - Google Patents

Abstract

【課題】出力インピーダンスと、遷移時間を高い自由度で調節する。
【解決手段】ドライバ回路１００は、信号伝送ライン５にハイレベルまたはローレベルの出力電圧Ｖｏｕｔを印加する。ハイサイドドライバ回路１４は、電源ラインＬｖｄｄとハイサイドトランジスタＭＨのゲートの間に設けられた第１トランジスタＭ１と、接地ＧＮＤとハイサイドトランジスタＭＨのゲートの間に直列に設けられた第２トランジスタＭ２および第１抵抗Ｒ１と、を含む。ローサイドドライバ回路１６は、電源ラインＬｖｄｄとローサイドトランジスタＭＬのゲートの間に直列に設けられた第３トランジスタＭ３および第２抵抗Ｒ２と、接地ＧＮＤとローサイドトランジスタＭＬのゲートの間に設けられた第４トランジスタＭ４と、を含む。
【選択図】図１

Description

本発明は、信号伝送ラインを駆動するためのドライバ回路に関する。

異なるデバイス、あるいはＬＳＩ（以下、単にデバイスと総称する）間で信号を送受信する場合、２つのデバイス間に信号伝送ラインを設け、送信側のデバイスに設けられたドライバ回路によって、信号伝送ラインにハイレベルまたはローレベルの電圧を印加することにより信号を伝送する。

ドライバ回路の出力段には、ＰチャンネルＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）と、ＮチャンネルＭＯＳＦＥＴを含むインバータ型のバッファ回路が設けられる（たとえば特許文献１参照）。

特開平４−３３２２１８号公報

近年のデバイスの高性能化にともない、信号伝送ラインを介して伝送される信号のビットレートは上昇の一途にある。ビットレートが上昇すると、伝送される電圧信号の電圧レベルの遷移速度を上げる必要があり、すなわち立ち上がり時間や立ち下がり時間を短くしなくてはならない。こうした立ち上がり時間や立ち下がり時間は、バスの規格として規定されている。また、ドライバ回路の仕様として、出力インピーダンスが所定の範囲にあることが要求される場合がある。

本発明は課題に鑑みてなされたものであり、その目的のひとつは、出力インピーダンスと、信号の遷移時間を高い自由度で調節可能なドライバ回路の提供にある。

本発明のある態様によれば、信号伝送ラインにハイレベルまたはローレベルの電圧を印加するドライバ回路が提供される。このドライバ回路は、電源ラインと接地間に直列に接続されるハイサイドトランジスタおよびローサイドトランジスタを含み、２つのトランジスタの接続点が、信号伝送ラインに接続されるプッシュプル出力段と、信号伝送ラインを介して伝送すべき信号に応じて、ハイサイドトランジスタとローサイドトランジスタが排他的にオンオフするように、ハイサイド駆動信号およびローサイド駆動信号を生成する信号生成部と、信号生成部から出力されたハイサイド駆動信号を、ハイサイドトランジスタの制御端子に供給してハイサイドトランジスタを駆動するハイサイドドライバ回路と、信号生成部から出力されたローサイド駆動信号を、ローサイドトランジスタの制御端子に供給してローサイドトランジスタを駆動するローサイドドライバ回路と、を備える。ハイサイドドライバ回路は、電源ラインとハイサイドトランジスタの制御端子の間に設けられた第１トランジスタと、接地とハイサイドトランジスタの制御端子の間に直列に設けられた第２トランジスタおよび第１抵抗と、を含み、第１トランジスタおよび第２トランジスタの制御端子に、ハイサイド駆動信号に応じた信号が供給されている。ローサイドドライバ回路は、電源ラインとローサイドトランジスタの制御端子の間に直列に設けられた第３トランジスタおよび第２抵抗と、接地とローサイドトランジスタの制御端子の間に設けられた第４トランジスタと、を含み、第３トランジスタおよび第４トランジスタの制御端子に、ローサイド駆動信号に応じた信号が供給される。

この態様によると、第１抵抗の抵抗値を調節することにより、ハイサイドトランジスタの制御端子の電圧の遷移速度を調節することができ、第２抵抗の抵抗値を調節することにより、ローサイドトランジスタの制御端子の電圧の遷移速度を調節することができる。その結果、信号伝送ラインの電圧の立ち上がり、立ち下がり時間を設定することが可能となる。さらに、ハイサイドトランジスタおよびローサイドトランジスタのサイズを調節することにより、信号伝送ラインの電圧の遷移時間と独立に、出力インピーダンスを調節することができるため、出力インピーダンスと遷移時間の仕様を、同時に満たすことができる。

第１抵抗は、第２トランジスタのオン抵抗の逆の温度特性を有することが好ましい。また、第２抵抗は、第３トランジスタのオン抵抗の逆の温度特性を有することが好ましい。
第１、第２抵抗をポリシリコンなどで形成した場合、第２、第３トランジスタのオン抵抗と逆の温度特性を持たせることができ、ハイサイドトランジスタの制御端子から接地に至る経路のオン抵抗、電源ラインからローサイドトランジスタの制御端子に至る経路のオン抵抗を、温度変化によらず、ほぼ一定値に保つことができるため、回路全体の温度特性をフラットにすることができる。

ある態様において、第１抵抗を、第２トランジスタよりも高電位側に配置してもよい。この場合、第２トランジスタのソースは接地されるため、第２トランジスタのゲートソース間電圧、すなわちオンの程度を、ハイサイド駆動信号によって安定に制御することができる。
また、第２抵抗を、第３トランジスタよりも低電位側に配置してもよい。この場合、第３トランジスタのソースには電源電圧が印加されるため、第３トランジスタのゲートソース間電圧、すなわちオンの程度を、ローサイド駆動信号によって安定に制御することができる。

ある態様のドライバ回路は、ひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。ドライバ回路を１つのＬＳＩとして集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

本発明の別の態様によれば、ＵＳＢ規格の信号伝送ラインを駆動するドライバ装置が提供される。このドライバ装置は、信号伝送ラインごとに設けられた複数のドライバ回路を備える。複数のドライバ回路はそれぞれ、電源ラインと接地間に直列に接続されるハイサイドトランジスタおよびローサイドトランジスタを含み、２つのトランジスタの接続点が、信号伝送ラインに接続されるプッシュプル出力段と、信号伝送ラインを介して伝送すべき信号に応じて、ハイサイドトランジスタとローサイドトランジスタが排他的にオンオフするように、ハイサイド駆動信号およびローサイド駆動信号を生成する信号生成部と、信号生成部から出力されたハイサイド駆動信号を、ハイサイドトランジスタの制御端子に供給してハイサイドトランジスタを駆動するハイサイドドライバ回路と、信号生成部から出力されたローサイド駆動信号を、ローサイドトランジスタの制御端子に供給してローサイドトランジスタを駆動するローサイドドライバ回路と、を含む。ハイサイドドライバ回路は、電源ラインとハイサイドトランジスタの制御端子の間に設けられた第１トランジスタと、接地とハイサイドトランジスタの制御端子の間に直列に設けられた第２トランジスタおよび第１抵抗と、を含み、第１トランジスタおよび第２トランジスタの制御端子に、ハイサイド駆動信号に応じた信号が供給されている。ローサイドドライバ回路は、電源ラインとローサイドトランジスタの制御端子の間に直列に設けられた第３トランジスタおよび第２抵抗と、接地とローサイドトランジスタの制御端子の間に設けられた第４トランジスタと、を含み、第３トランジスタおよび第４トランジスタの制御端子に、ローサイド駆動信号に応じた信号が供給される。

この態様においても、出力インピーダンスと、伝送信号の遷移時間を独立に調節することができ、ＵＳＢ規格を満たすことができる。

本発明のさらに別の態様は、電子機器に関する。この電子機器は、ＵＳＢ規格の信号伝送ラインが接続されるコネクタと、コネクタに接続される信号伝送ラインを駆動する上述のドライバ装置と、信号伝送ラインから送信すべき信号を生成する信号処理部と、を備える。
この態様によると、ＵＳＢ規格を満たす電子機器を提供することができる。

なお、以上の構成要素の任意の組合せ、本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。

本発明によれば、出力インピーダンスと、遷移時間を高い自由度で調節可能なドライバ回路を提供することができる。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

また、本明細書において、「部材Ａと部材Ｂが接続される」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図１は、本発明の実施の形態に係るドライバ回路１００およびそれを搭載する電子機器１全体の構成を示す図である。
電子機器１は、携帯電話端末、デジタルスチルカメラ、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｃｅ）、パーソナルコンピュータなどであり、コネクタ２、ＤＳＰ３、複数のドライバ回路１００ａ〜１００ｃを備える。ドライバ回路１００ａ〜１００ｃは、ひとつの半導体基板上に一体集積化される。

コネクタ２は、外部の機器と所定のバスを介して接続するために設けられる。好ましい実施例として、バスは、ＵＳＢ２．０規格に準拠する。コネクタ２には、ケーブル４が差し込まれる。ケーブル４は、複数の信号伝送ライン５a〜５ｃ（以下、必要に応じて単に信号伝送ライン５と総称する）を有している。ドライバ回路１００ａ〜１００ｃ（以下、必要に応じて単にドライバ回路１００と総称する）は、ケーブル５ａ〜５ｃごとに設けられ、信号伝送ライン５にハイレベルまたはローレベルの電圧を印加する。図１では、信号伝送ライン５として３本の線路が示されるが、線路の本数はこれに限定されるものではなく、バスの種類に応じて、必要な本数の信号伝送ライン５が設けられる。
ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）３は、信号伝送ライン５を介して、外部機器へと送信すべき信号を生成する。

本実施の形態に係るドライバ回路１００は、このようなＵＳＢの信号伝送ライン５に接続され、これを駆動するために利用される。図１に示される複数のドライバ回路１００ａ〜１００ｃは、同一の構成であるため、以下では、ドライバ回路１００ａを単にドライバ回路１００と記して、その構成を説明する。

ドライバ回路１００は、バッファ回路１０、信号生成部１２、ハイサイドドライバ回路１４、ローサイドドライバ回路１６を備える。

バッファ回路１０は、電源ラインＬｖｄｄと接地ＧＮＤ間に直列に接続されるハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬを含み、２つのトランジスタの接続点Ｎ１が、コネクタ２を介して信号伝送ライン５に接続される。ハイサイドトランジスタＭＨは、ＰチャンネルＭＯＳＦＥＴであり、ソースが電源ラインＬｖｄｄに接続され、ドレインが信号伝送ライン５に接続される。また、ローサイドトランジスタＭＬは、ＮチャンネルＭＯＳＦＥＴであり、ソースが接地され、ドレインが信号伝送ライン５に接続される。バッファ回路１０は、いわゆるインバータ形式のプッシュプル出力段であり、接続点Ｎ１の電圧を、出力電圧Ｖｏｕｔとして、信号伝送ライン５に供給する。

ハイサイドトランジスタＭＨ、ローサイドトランジスタＭＬのサイズ、すなわちオン抵抗は、バスの規格によって要求される仕様のうち、出力インピーダンスの項目を満足するように決定すればよい。

信号生成部１２は、信号伝送ライン５を介して伝送すべき信号Ｓｏｕｔに応じて、ハイサイドトランジスタＭＨとローサイドトランジスタＭＬが排他的にオンオフするように、ハイサイド駆動信号ＳＨおよびローサイド駆動信号ＳＬを生成する。本実施の形態では、ハイサイド駆動信号ＳＨとローサイド駆動信号ＳＬは同一の論理値をとる。

ハイサイドドライバ回路１４は、信号生成部１２から出力されたハイサイド駆動信号ＳＨを、ハイサイドトランジスタＭＨの制御端子、すなわちゲートに供給してハイサイドトランジスタＭＨのオンオフを制御する。また、ローサイドドライバ回路１６は、信号生成部１２から出力されたローサイド駆動信号ＳＬを、ローサイドトランジスタＭＬのゲートに供給してローサイドトランジスタＭＬのオン、オフ状態を制御する。ハイサイドドライバ回路１４およびローサイドドライバ回路１６は、機能的には、インバータでありバッファである。

ハイサイドドライバ回路１４は、第１トランジスタＭ１、第１抵抗Ｒ１、第２トランジスタＭ２を含む。
第１トランジスタＭ１は、電源ラインＬｖｄｄとハイサイドトランジスタＭＨのゲートの間に設けられる。また、ハイサイドトランジスタＭＨのゲートと接地ＧＮＤの間には、第１抵抗Ｒ１、第２トランジスタＭ２が直列に設けられる。すなわち、第１抵抗Ｒ１は、ハイサイドトランジスタＭＨのゲートから接地に至る経路上に配置される。また、本実施の形態では、第１抵抗Ｒ１は、第２トランジスタＭ２よりも高電位側（ドレイン側）に配置される。

具体的には、第１トランジスタＭ１はＰチャンネルＭＯＳＦＥＴであり、ソースが電源ラインＬｖｄｄに、ドレインがハイサイドトランジスタＭＨのゲートに接続される。また、第２トランジスタＭ２はＮチャンネルＭＯＳＦＥＴであり、ソースが接地されている。第１抵抗Ｒ１は、第２トランジスタＭ２のドレインとハイサイドトランジスタＭＨのゲート間に接続される。第１トランジスタＭ１および第２トランジスタＭ２のゲートには、ハイサイド駆動信号ＳＨが供給される。

ローサイドドライバ回路１６は、第３トランジスタＭ３、第２抵抗Ｒ２、第４トランジスタＭ４を含む。
第３トランジスタＭ３および第２抵抗Ｒ２は、電源ラインＬｖｄｄとローサイドトランジスタＭＬのゲートの間に直列に設けられる。すなわち、第２抵抗Ｒ２は、電源ラインＬｖｄｄからローサイドトランジスタＭＬのゲートに至る経路上に配置される。本実施の形態では、第２抵抗Ｒ２は、第３トランジスタＭ３よりも低電位側（ドレイン側）に配置される。また、第４トランジスタＭ４は、接地ＧＮＤとローサイドトランジスタＭＬのゲートの間に設けられる。

具体的には、第３トランジスタＭ３はＰチャンネルＭＯＳＦＥＴであり、ソースが電源ラインＬｖｄｄに接続される。第４トランジスタＭ４は、ＮチャンネルＭＯＳＦＥＴであり、ソースが接地され、ドレインがローサイドトランジスタＭＬのゲートに接続される。第１抵抗Ｒ１は、第３トランジスタＭ３のドレインとローサイドトランジスタＭＬのゲート間に接続される。第３トランジスタＭ３および第４トランジスタＭ４のゲートには、ローサイド駆動信号ＳＬが供給される。

第１抵抗Ｒ１の抵抗値は、第２トランジスタＭ２のオン抵抗の１０倍〜１００倍の範囲に設定するのが好ましい。同様に、第２抵抗Ｒ２の抵抗値は、第３トランジスタＭ３のオン抵抗の１０倍〜１００倍の範囲に設定することが好ましい。一例として、第２トランジスタＭ２、第３トランジスタＭ３のオン抵抗が数十Ω〜数百Ωである場合には、第１抵抗Ｒ１、第２抵抗Ｒ２の抵抗値は、１〜５ｋΩの範囲で設定するのが好ましい。

第１抵抗Ｒ１、第２抵抗Ｒ２の抵抗値は、後述するドライバ回路１００の出力電圧Ｖｏｕｔの立ち上がり時間、立ち下がり時間に影響するため、上記した範囲で、立ち上がり時間、立ち下がり時間の仕様を満たすようにシミュレーション、あるいは実験によって最適化すればよい。最適化のために、第１抵抗Ｒ１、第２抵抗Ｒ２を、トリミングによりその抵抗値が調節可能に構成することが望ましい。

好ましくは、第１抵抗Ｒ１、第２抵抗Ｒ２の抵抗値が、それぞれ、第２トランジスタＭ２、第３トランジスタＭ３のオン抵抗と、反対の温度特性を有するように構成することが望ましい。このために、第１抵抗Ｒ１、第２抵抗Ｒ２をポリシリコンで構成してもよい。

以上のように構成されたドライバ回路１００の動作について説明する。図２は、図１のドライバ回路１００の動作波形図である。図２のタイムチャートは、上から順に、ハイサイド駆動信号ＳＨ、ハイサイドトランジスタＭＨのゲート電圧ＶｇＨ、ローサイド駆動信号ＳＬ、ローサイドトランジスタＭＬのゲート電圧ＶｇＬ、出力電圧Ｖｏｕｔを示す。なお、図２の縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、当然ながら、示される各波形も、理解の容易のために簡略化されている。

まず、出力電圧Ｖｏｕｔが、ローレベルからハイレベルに遷移するときの動作について説明する。

時刻ｔ０に、ローサイド駆動信号ＳＬがローレベルからハイレベルに遷移すると、第３トランジスタＭ３がオフ、第４トランジスタＭ４がオン状態となる。第４トランジスタＭ４がオンすることにより、ローサイドトランジスタＭＬのゲート電圧ＶｇＬは直ちに低下し、ローサイドトランジスタＭＬがオフ状態となる。

同じく時刻ｔ０に、ハイサイド駆動信号ＳＨがローレベル（０Ｖ）からハイレベル（Ｖｄｄ）に遷移すると、第１トランジスタＭ１がオフ、第２トランジスタＭ２がオン状態となる。第２トランジスタＭ２がオン状態となると、ハイサイドトランジスタＭＨのゲート容量から電荷が放電される。上述のように、放電経路には、第１抵抗Ｒ１が設けられているため、ゲート容量とこの第１抵抗Ｒ１でＲＣ時定数回路が形成され、放電速度は、この第１抵抗Ｒ１によって制限される。その結果、ハイサイドトランジスタＭＨのゲート電圧ＶｇＨは、ゲート容量および第１抵抗Ｒ１の抵抗値で定まる時定数に従って低下する。

時刻ｔ０以降、ハイサイドトランジスタＭＨのゲート電圧ＶｇＨが時定数に従って低下していき、ゲートソース間電圧、すなわち、（Ｖｄｄ−ＶｇＨ）が、ＭＯＳＦＥＴのしきい値電圧Ｖｔｈより大きくなると、ハイサイドトランジスタＭＨがオン状態となる。このとき、ハイサイドトランジスタＭＨは急激にオンするのではなく、ゲート電圧ＶｇＨの低下にともなって、緩やかにオンしていく。

その結果、出力電圧Ｖｏｕｔは、時刻ｔ１に直ちにハイレベル（Ｖｄｄ）に遷移するのではなく、緩やかに立ち上がる。このように、本実施の形態に係るドライバ回路１００によれば、第１抵抗Ｒ１を設けたことにより、立ち上がり時間（遷移速度）を調節することができる。

さらに、ハイサイドトランジスタＭＨのゲートから接地に至る経路上の抵抗素子として固定抵抗を使用していることにより以下の効果を得ることができる。
もし、固定抵抗の第１抵抗Ｒ１に代えて、ＭＯＳＦＥＴを用い、そのオン抵抗で代用した場合、ＭＯＳＦＥＴのドレインソース間が変化することにより、オン抵抗が変化してしまう。

また、第１抵抗Ｒ１に代えてＭＯＳＦＥＴのオン抵抗を利用した場合、そのＭＯＳＦＥＴのオン抵抗と、第２トランジスタＭ２のオン抵抗が同様の温度依存性を有するため、回路動作が、温度によって大きく変動することになる。これに対して、本実施の形態では、固定抵抗の第１抵抗Ｒ１を利用するため、第２トランジスタＭ２のオン抵抗の温度依存性をキャンセルすることができる。

本実施の形態では、第１抵抗Ｒ１の抵抗値を、第２トランジスタＭ２の抵抗値の１０〜１００倍程度の範囲で設定しているため、第２トランジスタＭ２のオン抵抗を第１抵抗Ｒ１の抵抗値に比べて無視することができる。したがって、放電経路の抵抗成分は、第１抵抗Ｒ１の抵抗値でほぼ固定されるため、ＲＣ時定数を一定に保つことができ、回路動作を安定させることができる。

さらに、本実施の形態では、第１抵抗Ｒ１を、第２トランジスタＭ２よりも高電位側に配置していることにより、以下の効果を奏する。
もし仮に、第２トランジスタＭ２の低電位側、すなわち、第２トランジスタＭ２のソースと接地間に設けた場合、第２トランジスタＭ２のソース電圧が、第１抵抗Ｒ１の電圧降下によって影響を受けるため、第２トランジスタＭ２のゲートソース間電圧も、第１抵抗Ｒ１によって影響を受け、第２トランジスタＭ２の動作状態が確定しないという問題が発生する。

これに対して、本実施の形態のように、第１抵抗Ｒ１を第２トランジスタＭ２の高電位側に配置することにより、第２トランジスタＭ２のソース電圧は接地電圧０Ｖで固定され、そのゲートソース間電圧は、ハイサイド駆動信号ＳＨの電圧値と等しくなる。このことは、第２トランジスタＭ２が確定的に動作することを意味し、ひいては、ＲＣ時定数を一定に保つことができ、安定な回路動作が実現できる。

なお、上記効果の記載は、第１抵抗Ｒ１を第２トランジスタＭ２よりも低電位側に配置することを除外するものではなく、低電位側に配置しても、所望の特性が得られる場合もある。

次に、出力電圧Ｖｏｕｔがハイレベルからローレベルに遷移する際の動作について説明する。

時刻ｔ２に、ハイサイド駆動信号ＳＨがハイレベルからローレベルに遷移すると、第１トランジスタＭ１がオン、第２トランジスタＭ２がオフとなり、ハイサイドトランジスタＭＨのゲート電圧ＶｇＨは、ただちにハイレベル（Ｖｄｄ）に遷移し、ハイサイドトランジスタＭＨはオフ状態となる。

同じく時刻ｔ２に、ローサイド駆動信号ＳＬがハイレベルからローレベルに遷移すると、第３トランジスタＭ３がオン、第４トランジスタＭ４がオフとなるためローサイドトランジスタＭＬのゲート電圧ＶｇＬは上昇する。

第２抵抗Ｒ２とローサイドトランジスタＭＬのゲート容量は時定数回路を構成するため、ゲート電圧ＶｇＬは、ＲＣ時定数に従って上昇していく。その結果、出力電圧Ｖｏｕｔは、時刻ｔ２に直ちにローレベル（０Ｖ）に遷移するのではなく、ローサイドトランジスタＭＬのゲートソース間電圧ＶｇＬがしきい値電圧Ｖｔｈを越えるまでほぼ一定値をとり、その後、緩やかに立ち下がる。このように、本実施の形態に係るドライバ回路１００によれば、第２抵抗Ｒ２を設けたことにより、立ち下がり時間（遷移速度）を調節することができる。

さらに、電源ラインＬｖｄｄからローサイドトランジスタＭＬのゲートに至る経路上に固定抵抗の第２抵抗Ｒ２を使用していることにより、上述した第１抵抗Ｒ１に関する説明と同様の理由により、ローサイドトランジスタＭＬのゲート容量の充電経路の抵抗成分をほぼ固定して、ＲＣ時定数を一定に保つことができ、回路動作を安定させることができる。

また、第２抵抗Ｒ２をポリシリコンで形成することにより、第２トランジスタＭ２のオン抵抗の温度依存性をキャンセルすることができる。この効果は、第２抵抗Ｒ２をＭＯＳＦＥＴのオン抵抗で代用した場合には得ることはできない。

さらに、本実施の形態では、第２抵抗Ｒ２を、第３トランジスタＭ３よりも低電位側に配置していることにより、第３トランジスタＭ３のソース電圧は電源電圧Ｖｄｄで固定されるため、第３トランジスタＭ３のオン抵抗を安定化することができ、ＲＣ時定数を一定に保つことにより、安定な回路動作が実現できる。

本発明は、第２抵抗Ｒ２を第３トランジスタＭ３よりも高電位側に配置することを除外するものではなく、高電位側に配置しても、所望の特性が得られる場合もある。

実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。

本発明の実施の形態に係るドライバ回路およびそれを搭載する電子機器全体の構成を示す図である。 図１のドライバ回路の動作波形図である。

符号の説明

１・・・電子機器、２・・・コネクタ、３・・・ＤＳＰ、４・・・ケーブル、５・・・信号伝送ライン、１０・・・バッファ回路、１２・・・信号生成部、１４・・・ハイサイドドライバ回路、１６・・・ローサイドドライバ回路、ＳＨ・・・ハイサイド駆動信号、ＳＬ・・・ローサイド駆動信号、ＭＨ・・・ハイサイドトランジスタ、ＭＬ・・・ローサイドトランジスタ、Ｍ１・・・第１トランジスタ、Ｍ２・・・第２トランジスタ、Ｍ３・・・第３トランジスタ、Ｍ４・・・第４トランジスタ、Ｒ１・・・第１抵抗、Ｒ２・・・第２抵抗、１００・・・ドライバ回路。

Claims (10)

1. 信号伝送ラインにハイレベルまたはローレベルの電圧を印加するドライバ回路であって、
   電源ラインと接地間に直列に接続されるハイサイドトランジスタおよびローサイドトランジスタを含み、２つのトランジスタの接続点が、前記信号伝送ラインに接続されるプッシュプル出力段と、
   前記信号伝送ラインを介して伝送すべき信号に応じて、前記ハイサイドトランジスタと前記ローサイドトランジスタが排他的にオンオフするように、ハイサイド駆動信号およびローサイド駆動信号を生成する信号生成部と、
   前記信号生成部から出力されたハイサイド駆動信号を、前記ハイサイドトランジスタの制御端子に供給して前記ハイサイドトランジスタのオン、オフを制御するハイサイドドライバ回路と、
   前記信号生成部から出力されたローサイド駆動信号を、前記ローサイドトランジスタの制御端子に供給して前記ローサイドトランジスタのオン、オフを制御するローサイドドライバ回路と、
   を備え、
   前記ハイサイドドライバ回路は、
   前記電源ラインと前記ハイサイドトランジスタの制御端子の間に設けられた第１トランジスタと、
   前記接地と前記ハイサイドトランジスタの制御端子の間に直列に設けられた第２トランジスタおよび第１抵抗と、
   を含み、前記第１トランジスタおよび前記第２トランジスタの制御端子に、前記ハイサイド駆動信号に応じた信号が供給されており、
   前記ローサイドドライバ回路は、
   前記電源ラインと前記ローサイドトランジスタの制御端子の間に直列に設けられた第３トランジスタおよび第２抵抗と、
   前記接地と前記ローサイドトランジスタの制御端子の間に設けられた第４トランジスタと、
   を含み、前記第３トランジスタおよび前記第４トランジスタの制御端子に、前記ローサイド駆動信号に応じた信号が供給されることを特徴とするドライバ回路。
2. 前記第１抵抗を、前記第２トランジスタよりも高電位側に配置したことを特徴とする請求項１に記載のドライバ回路。
3. 前記第２抵抗を、前記第３トランジスタよりも低電位側に配置したことを特徴とする請求項２に記載のドライバ回路。
4. 前記第１抵抗は、前記第２トランジスタのオン抵抗の逆の温度特性を有し、
   前記第２抵抗は、前記第３トランジスタのオン抵抗の逆の温度特性を有することを特徴とする請求項１から３のいずれかに記載のドライバ回路。
5. ひとつの半導体基板上に一体集積化されたことを特徴とする請求項１から３のいずれかに記載のドライバ回路。
6. ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）規格の信号伝送ラインを駆動するドライバ装置であって、
   信号伝送ラインごとに設けられた複数のドライバ回路を備え、
   前記複数のドライバ回路はそれぞれ、
   電源ラインと接地間に直列に接続されるハイサイドトランジスタおよびローサイドトランジスタを含み、２つのトランジスタの接続点が、前記信号伝送ラインに接続されるプッシュプル出力段と、
   前記信号伝送ラインを介して伝送すべき信号に応じて、前記ハイサイドトランジスタと前記ローサイドトランジスタが排他的にオンオフするように、ハイサイド駆動信号およびローサイド駆動信号を生成する信号生成部と、
   前記信号生成部から出力されたハイサイド駆動信号を、前記ハイサイドトランジスタの制御端子に供給して前記ハイサイドトランジスタのオン、オフを制御するハイサイドドライバ回路と、
   前記信号生成部から出力されたローサイド駆動信号を、前記ローサイドトランジスタの制御端子に供給して前記ローサイドトランジスタのオン、オフを制御するローサイドドライバ回路と、
   を含み、
   前記ハイサイドドライバ回路は、
   前記電源ラインと前記ハイサイドトランジスタの制御端子の間に設けられた第１トランジスタと、
   前記接地と前記ハイサイドトランジスタの制御端子の間に直列に設けられた第２トランジスタおよび第１抵抗と、
   を含み、前記第１トランジスタおよび前記第２トランジスタの制御端子に、前記ハイサイド駆動信号に応じた信号が供給されており、
   前記ローサイドドライバ回路は、
   前記電源ラインと前記ローサイドトランジスタの制御端子の間に直列に設けられた第３トランジスタおよび第２抵抗と、
   前記接地と前記ローサイドトランジスタの制御端子の間に設けられた第４トランジスタと、
   を含み、前記第３トランジスタおよび前記第４トランジスタの制御端子に、前記ローサイド駆動信号に応じた信号が供給されることを特徴とするドライバ装置。
7. 前記第１抵抗を、前記第２トランジスタよりも高電位側に配置したことを特徴とする請求項６に記載のドライバ装置。
8. 前記第２抵抗を、前記第３トランジスタよりも低電位側に配置したことを特徴とする請求項６に記載のドライバ装置。
9. 信号伝送ラインが接続されるコネクタと、
   前記コネクタに接続される信号伝送ラインを駆動する請求項１から３のいずれかに記載のドライバ回路と、
   前記信号伝送ラインから送信すべき信号を生成する信号処理部と、
   を備えることを特徴とする電子機器。
10. ＵＳＢ規格の信号伝送ラインが接続されるコネクタと、
    前記コネクタに接続される信号伝送ラインを駆動する請求項６から８のいずれかに記載のドライバ装置と、
    前記信号伝送ラインから送信すべき信号を生成する信号処理部と、
    を備えることを特徴とする電子機器。

Images