TWI411094B - 發光二極體封裝結構 - Google Patents

發光二極體封裝結構 Download PDF

Info

Publication number
TWI411094B
TWI411094B TW100128129A TW100128129A TWI411094B TW I411094 B TWI411094 B TW I411094B TW 100128129 A TW100128129 A TW 100128129A TW 100128129 A TW100128129 A TW 100128129A TW I411094 B TWI411094 B TW I411094B
Authority
TW
Taiwan
Prior art keywords
emitting diode
electrode
light emitting
receiving groove
light
Prior art date
Application number
TW100128129A
Other languages
English (en)
Other versions
TW201308569A (zh
Inventor
Hsing Fen Lo
Original Assignee
Advanced Optoelectronic Tech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Optoelectronic Tech filed Critical Advanced Optoelectronic Tech
Publication of TW201308569A publication Critical patent/TW201308569A/zh
Application granted granted Critical
Publication of TWI411094B publication Critical patent/TWI411094B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item

Landscapes

  • Led Device Packages (AREA)

Description

發光二極體封裝結構
本發明涉及一種半導體發光元件，特別涉及一種發光二極體的封裝結構。
作為一種新興的光源，發光二極體憑藉其發光效率高、體積小、重量輕、環保等優點，已被廣泛地應用到當前的各個領域當中，大有取代傳統光源的趨勢。
發光二極體係一種單向導通的電子元件，當經過發光二極體的電流為正嚮導通時，可使發光二極體發光。當電流反向時，發光二極體不能導通，並且若電流過大，有可能擊穿發光二極體，使發光二極體不能再正常工作。因此業界多有設置一穩壓二極體與發光二極體並聯，若有異常的反向電流或靜電產生時，過高的反向電流可經由該穩壓二極體進行放電，從而保護發光二極體不受到破壞。目前業界採用打線外置固定的方式，將穩壓二極體與發光二極體並聯。然而，這種外置並聯的穩壓二極體不但使發光二極體封裝的結構複雜、體積增大，而且不能保證兩者的電連接的穩定性，這對於發光二極體的後端使用都係不利因素。因此，業者對此問題多有關注。
有鑒於此，有必要提供一種利於產業應用的發光二極體封裝結構。
一種發光二極體封裝結構，其包括基座、第一發光二極體、第二發光二極體，該基座上開設形成一收容槽，所述收容槽的底面凸起形成一擋牆，該擋牆將收容槽分割為第一區域和第二區域，第一發光二極體和第二發光二極體分別設置在第一區域和第二區域中，並由擋牆相互隔開，該擋牆內封設有一與第一發光二極體及第二發光二極體並聯連接的穩壓裝置。
與習知技術相比，本發明發光二極體封裝結構將穩壓裝置設置在基座的擋牆內，可以不需要外部打線與電極層形成電性連接，不僅提高穩壓裝置與電極的電性連接的穩定性，還可降低發光二極體的封裝結構的複雜度。
如圖1所示，本發明的第一實施例的發光二極體封裝結構100包括基座10、設置在該基座10中的第一發光二極體20、第二發光二極體30及穩壓裝置50。
所述基座10包括頂面11以及底面12，基座10從頂面11向底面12方向依次開設形成第一收容槽13及第二收容槽15。該第二收容槽15位於第一收容槽13的底端中部，該第二收容槽15的輪廓尺寸小於第一收容槽13的輪廓尺寸，且第二收容槽15的深度小於第一收容槽13的深度。
該第一收容槽13的內表面形成第一傾斜面130，該第一傾斜面130自頂面11向底面12方向延伸並沿第一收容槽13的徑向向內傾斜，使整個第一收容槽13呈一上寬下窄的形狀。該第二收容槽15的內表面形成第二傾斜面150，該第二傾斜面150由第一收容槽13的底端向底面12方向延伸並沿第二收容槽15的徑向向內傾斜，使整個第二收容槽15呈一上寬下窄的形狀，且該第二傾斜面150的傾斜角度大於第一傾斜面130的傾斜角度。優選地，該第一收容槽13及第二收容槽15的內表面還塗敷有反光材料。
該第二收容槽15的底面中部凸起形成有一擋牆14。該擋牆14將第二收容槽15分成第一區域151及第二區域153。擋牆14的截面為一梯形，其上表面寬度小於下表面的寬度，兩個側表面141、143為斜面，並塗敷有反光材料，用於反射第一發光二極體20和第二發光二極體30發出的光，提高出光效率。
該基座10還包括有第一電極17以及第二電極18，該第一電極17和第二電極18分別位於擋牆14的兩側，彼此分離，其中該第一電極17和第二電極18的一端分別形成在第二收容槽15的底面並伸至擋牆14，另一端分別從基座10的端面延伸到基座10的底面12上，用於與外部電路連接。
所述第一發光二極體20設於第二收容槽15的第一區域151內，且位於該第一電極17上。該第一發光二極體20發出的光線經過第二收容槽15的第二傾斜面150、擋牆14的側表面141及第一收容槽13的第一傾斜面130的反射，射出至發光二極體封裝結構100外。該第一發光二極體20一端通過導線與第一電極17電連接，另一端通過導線越過擋牆14與第二電極18電連接。該第一區域151中還填充有第一封裝層60，該第一封裝層60包覆第一發光二極體20。所述第二發光二極體30設於第二收容槽15的第二區域153內，且位於該第二電極18上。該第二發光二極體30發出的光線經過第二收容槽15的第二傾斜面150、擋牆14的側表面143及第一收容槽13的第一傾斜面130的反射，射出至發光二極體封裝結構100外。該第二發光二極體30的一端通過導線與第二電極18電連接，另一端通過導線越過擋牆14與第一電極17電連接。該第二區域153中還填充有第二封裝層70，該第二封裝層70包覆第二發光二極體30。
所述穩壓裝置50設置於該擋牆14內。本實施例中，該穩壓裝置50為一穩壓二極體，該穩壓二極體50以覆晶的方式設於第一電極17及第二電極18上，且與第一電極17及第二電極18電連接，同時與第一發光二極體20及第二發光二極體30並聯。該穩壓二極體50的極性與第一發光二極體20及第二發光二極體30的極性相反，因此若有異常的反向電流或靜電產生時，過高的反向電流可經由該穩壓二極體50進行放電，從而保護第一發光二極體20及第二發光二極體30不被擊穿。
該第一收容槽13的底端填充有一螢光粉層80，該螢光粉層80設於第一封裝層60、第二封裝層70及擋牆14上。該螢光粉層80中的螢光粉可選自釔鋁石榴石、鋱釔鋁石榴石及矽酸鹽中的一種或幾種的組合。所述第一發光二極體20及第二發光二極體30各發出一種波長的光線，並分別激發螢光粉層80產生一種顏色的光。該第一收容槽13於螢光粉層80上填充有第三封裝層90，所述第三封裝層90的折射率小於第一封裝層60和第二封裝層70，以提高整個發光二極體封裝結構100的光粹取效率。在本實施方式中，該第一封裝層60、第二封裝層70及第三封裝層90均為一透明封膠樹脂。
該發光二極體封裝結構100中，第一發光二極體20和第二發光二極體30由於被擋牆14隔離，因此可以減少第一發光二極體20和第二發光二極體30彼此發出的光線的互相干擾，從而能夠實現較好的照明效果。同時，該穩壓裝置50封設於該擋牆14內，不需要外部打線與第一電極17及第二電極18形成電性連接，不僅提高穩壓二極體50與第一電極17及第二電極18的電性連接的穩定性，還可降低發光二極體的封裝結構100的複雜度。
圖2為本發明第二實施例的發光二極體封裝結構100a，本實施例與前一實施例的區別在於：該發光二極體封裝結構100a的基座10可由矽（Si）、砷化鎵（GaAs）、氧化鋅（ZnO）及磷化銦（InP）材料中的一種或多種製成，該穩壓二極體50a由磊晶摻雜、擴散摻雜或者離子布植（Ion-Implantation）的方式形成在第一電極17與第二電極18之間。該穩壓二極體50a包括一第一電性摻雜層51和一第二電性摻雜層52，第一電性摻雜層51與第二電性摻雜層52並排設置，該第一電性摻雜層51為P型摻雜層，第二電性摻雜層52為N型摻雜層，該第一電性摻雜層51與第一電極17電連接，該第二電性摻雜層52與第二電極18電連接。該第一電極17與第二電極18並未分別從基座10的端面延伸到基座10的底面12，而使由基座10的中間穿過基座10延伸到基座10的底面12，從而避免因外側電極層剝落斷裂而產生斷路，進而提高可靠性。
可以理解的是，對於本領域的普通技術人員來說，可以根據本發明的技術構思做出其他各種像應的改變與變形，而所有這些改變與變形都應屬於本發明權利要求的保護範圍。
綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，舉凡熟悉本案技藝之人士，在爰依本發明精神所作之等效修飾或變化，皆應涵蓋於以下之申請專利範圍內。
100、100a‧‧‧發光二極體封裝結構
10‧‧‧基座
20‧‧‧第一發光二極體
30‧‧‧第二發光二極體
50‧‧‧穩壓裝置
60‧‧‧第一封裝層
70‧‧‧第二封裝層
80‧‧‧螢光粉層
90‧‧‧第三封裝層
11‧‧‧頂面
12‧‧‧底面
13‧‧‧第一收容槽
14‧‧‧擋牆
15‧‧‧第二收容槽
130‧‧‧第一傾斜面
150‧‧‧第二傾斜面
151‧‧‧第一區域
153‧‧‧第二區域
141、143‧‧‧側表面
17‧‧‧第一電極
18‧‧‧第二電極
50a‧‧‧穩壓二極體
51‧‧‧第一電性摻雜層
52‧‧‧第二電性摻雜層
圖1為本發明第一實施例的發光二極體封裝結構的剖視示意圖。
圖2為本發明第二實施例的發光二極體封裝結構的剖視示意圖。
100‧‧‧發光二極體封裝結構
10‧‧‧基座
20‧‧‧第一發光二極體
30‧‧‧第二發光二極體
50‧‧‧穩壓裝置
60‧‧‧第一封裝層
70‧‧‧第二封裝層
80‧‧‧螢光粉層
90‧‧‧第三封裝層
11‧‧‧頂面
12‧‧‧底面
13‧‧‧第一收容槽
14‧‧‧擋牆
15‧‧‧第二收容槽
130‧‧‧第一傾斜面
150‧‧‧第二傾斜面
151‧‧‧第一區域
153‧‧‧第二區域
141、143‧‧‧側表面
17‧‧‧第一電極
18‧‧‧第二電極

Claims (10)

  1. 一種發光二極體封裝結構，其包括基座、第一發光二極體、第二發光二極體，該基座上開設形成一收容槽，其改良在於：所述收容槽的底面凸起形成一擋牆，該擋牆將收容槽分割為第一區域和第二區域，第一發光二極體和第二發光二極體分別設置在第一區域和第二區域中，並由擋牆相互隔開，該擋牆內封設有一與第一發光二極體及第二發光二極體並聯連接的穩壓裝置。
  2. 如申請專利範圍第1項所述的發光二極體封裝結構，其中還包括第一電極及第二電極，該第一電極及第二電極間隔設置，且分別由該收容槽底部延伸至基座的底面，所述第一發光二極體設於第一電極上，第二發光二極體設於第二電極上，並通過導線分別與第一電極與第二電極電連接，所述第二發光二極體設置在第二電極上，並通過導線分別與第一電極與第二電極電連接，所述穩壓裝置與第一電極及第二電極電連接。
  3. 如申請專利範圍第2項所述的發光二極體封裝結構，其中所述穩壓裝置為穩壓二極體，其以覆晶的方式設於第一電極及第二電極上。
  4. 如申請專利範圍第2項所述的發光二極體封裝結構，其中所述穩壓裝置為穩壓二極體，該穩壓二極體包括包括一第一電性摻雜層和一第二電性摻雜層，第一電性摻雜層與第二電性摻雜層並排設置，該第一電性摻雜層為P型摻雜層，第二電性摻雜層為N型摻雜層，該第一電性摻雜層與第一電極電連接，該第二電性摻雜層與第二電極電連接。
  5. 如申請專利範圍第2項所述的發光二極體封裝結構，其中所述第一電極及第二電極分別由基座的中間穿過基座延伸到基座的底面。
  6. 如申請專利範圍第1項所述的發光二極體封裝結構，其中所述收容槽包括上下設置的第一收容槽及第二收容槽，該第二收容槽設於第一收容槽的底端中部，該第二收容槽的輪廓尺寸小於第一收容槽的輪廓尺寸，所述擋牆設於第二收容槽內，所述第一區域及第二區域內分別填充有第一封裝層及第二封裝層，該第一收容槽內填充有第三封裝層，該第一封裝層及第二封裝層的折射率大於第三封裝層的折射率。
  7. 如申請專利範圍第6項所述的發光二極體封裝結構，其中該第一收容槽的底端還填充有一螢光粉層，該螢光粉層設於第一封裝層、第二封裝層及擋牆上，該第三封裝層設於螢光粉層上。
  8. 如申請專利範圍第1項所述的發光二極體封裝結構，其中擋牆的截面為一梯形，其上表面寬度小於下表面的寬度，兩個側表面為傾斜面，該傾斜面塗敷有反光材料。
  9. 如申請專利範圍第6項所述的發光二極體封裝結構，其中所述第一收容槽的內表面為第一傾斜面，該第一傾斜面自基座頂面向基座底面方向延伸並沿第一收容槽的徑向向內傾斜，該第二收容槽的內表面為第二傾斜面，該第二傾斜面由第二收容槽的底端向基座底面方向延伸並沿第二收容槽的徑向向內傾斜，該第一收容槽及第二收容槽的內表面還塗敷有反光材料。
  10. 如申請專利範圍第9項所述的發光二極體封裝結構，其中所述第二傾斜面的傾斜角度大於第一傾斜面的傾斜角度。
TW100128129A 2011-08-05 2011-08-08 發光二極體封裝結構 TWI411094B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110223889.6A CN102916108B (zh) 2011-08-05 2011-08-05 发光二极管封装结构

Publications (2)

Publication Number Publication Date
TW201308569A TW201308569A (zh) 2013-02-16
TWI411094B true TWI411094B (zh) 2013-10-01

Family

ID=47614409

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100128129A TWI411094B (zh) 2011-08-05 2011-08-08 發光二極體封裝結構

Country Status (2)

Country Link
CN (1) CN102916108B (zh)
TW (1) TWI411094B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI506812B (zh) * 2013-04-22 2015-11-01 Lextar Electronics Corp 具有側邊固晶結構之發光二極體元件及具有其之固定結構
CN104716246B (zh) * 2013-12-17 2017-09-26 展晶科技(深圳)有限公司 光电元件封装结构及其制造方法
CN104752369B (zh) * 2013-12-27 2018-02-16 展晶科技(深圳)有限公司 光电元件模组

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080062701A1 (en) * 2005-06-28 2008-03-13 Lamina Lighting, Inc. Light efficient led assembly including a shaped reflective cavity and method for making same
TW201032294A (en) * 2009-02-25 2010-09-01 Everlight Electronics Co Ltd Light emitting diode package

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200373718Y1 (ko) * 2004-09-20 2005-01-21 주식회사 티씨오 정전기 방전 충격에 대한 보호 기능이 내장된 고휘도발광다이오드
CN201859890U (zh) * 2009-12-30 2011-06-08 展晶科技(深圳)有限公司 光源装置
KR101039994B1 (ko) * 2010-05-24 2011-06-09 엘지이노텍 주식회사 발광소자 및 이를 구비한 라이트 유닛

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080062701A1 (en) * 2005-06-28 2008-03-13 Lamina Lighting, Inc. Light efficient led assembly including a shaped reflective cavity and method for making same
TW201032294A (en) * 2009-02-25 2010-09-01 Everlight Electronics Co Ltd Light emitting diode package

Also Published As

Publication number Publication date
TW201308569A (zh) 2013-02-16
CN102916108B (zh) 2015-09-09
CN102916108A (zh) 2013-02-06

Similar Documents

Publication Publication Date Title
US7759671B2 (en) Light emitting device package
US9373751B2 (en) Light emitting element including first electrode with first connecting portion and first extending portion, and second electrode with second connecting portion and two second extending portions
US8547023B2 (en) LED light source module
CN107017322B (zh) 发光组件
TW201032294A (en) Light emitting diode package
TW201327943A (zh) 發光二極體的製造方法
US9543486B1 (en) LED package with reflecting cup
TWI472011B (zh) 發光二極體封裝結構
TWI411094B (zh) 發光二極體封裝結構
TW201526305A (zh) 光電組件模組
KR20120079668A (ko) 발광다이오드 패키지 및 그 제조방법
KR20150042012A (ko) 발광다이오드 어레이
TWI524501B (zh) 發光二極體封裝結構及其製造方法
KR20120030475A (ko) 발광다이오드 패키지
KR20110051176A (ko) 렌즈 장착식 발광다이오드 패키지
KR101567031B1 (ko) 발광 소자
KR20110039228A (ko) 렌즈 장착식 발광다이오드 패키지
US8492778B2 (en) Light emitting diode device
KR101449240B1 (ko) 발광 다이오드 패키지
TWI425617B (zh) 發光二極體封裝結構及其製造方法
KR102409180B1 (ko) 발광 소자 패키지 및 조명 장치
TWI536619B (zh) 發光二極體
KR20120093008A (ko) 발광 다이오드 패키지
TWM496847U (zh) 發光模組
KR101518458B1 (ko) 고전압 발광 다이오드 패키지

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees