TWI409812B - 對稱旋轉轉移力矩磁阻隨機存取記憶體位元單元設計 - Google Patents

對稱旋轉轉移力矩磁阻隨機存取記憶體位元單元設計 Download PDF

Info

Publication number
TWI409812B
TWI409812B TW098129157A TW98129157A TWI409812B TW I409812 B TWI409812 B TW I409812B TW 098129157 A TW098129157 A TW 098129157A TW 98129157 A TW98129157 A TW 98129157A TW I409812 B TWI409812 B TW I409812B
Authority
TW
Taiwan
Prior art keywords
stt
storage element
mram
mram bit
bit cell
Prior art date
Application number
TW098129157A
Other languages
English (en)
Other versions
TW201017661A (en
Inventor
William Xia
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW201017661A publication Critical patent/TW201017661A/zh
Application granted granted Critical
Publication of TWI409812B publication Critical patent/TWI409812B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

對稱旋轉轉移力矩磁阻隨機存取記憶體位元單元設計
本發明之例示性實施例係關於磁阻隨機存取記憶體(MRAM)位元單元及MRAM位元單元陣列之結構設計。更特定言之，本發明之實施例係關於對稱旋轉轉移力矩磁阻隨機存取記憶體(STT-MRAM)位元單元及STT-MRAM位元單元陣列之結構設計，及形成STT-MRAM位元單元及STT-MRAM位元單元陣列之方法。
磁阻隨機存取記憶體(MRAM)為使用磁性元件之非揮發性記憶體技術。舉例而言，旋轉轉移力矩磁阻隨機存取記憶體(STT-MRAM)使用當電子傳遞通過薄膜(旋轉過濾器)時變得旋轉極化之電子。STT-MRAM亦被稱為旋轉轉移力矩RAM(STT-RAM)、旋轉力矩轉移磁化切換RAM(Spin-RAM)及旋轉動量轉移(SMT-RAM)。參看圖1，說明習知STT-MRAM單元100之圖。STT-MRAM位元單元100包括磁穿隧接面(MTJ)儲存元件105、電晶體110、位元線120及字線130。如圖1中所說明，該MTJ儲存元件係由(例如)由絕緣(穿隧障壁)層分離之固定層及自由層形成，在一實例中，該固定層及該自由層中之每一者保持磁場。該STT-MRAM位元單元100亦包括源極線140、感應放大器150、讀取/寫入電路160及位元線基準170。熟習此項技術者將瞭解，該記憶體單元100之操作及構造在此項技術中為已知的。舉例而言，額外細節提供於M. Hosomi等人之A Novel Nonvolatile Memory with Spin Transfer Torque Magnetoresistive Magnetization Switching:Spin-RAM，proceedings of IEDM conference(2005)中，其全部內容以引用的方式併入本文中。
習知磁穿隧接面(MTJ)位元單元設計為非對稱的。亦即，MTJ及六方底部電極(BE)板沿多晶矽之中心線非對稱。MTJ晶種、接點及介層孔亦並非居中。在一實例中，習知MTJ位元單元之非對稱設計使得較難以設計MTJ陣列結構及/或較不具面積效益。在一實例中，習知MTJ位元單元之非對稱設計為減小位元單元大小之限制因素。在一實例中，習知MTJ位元單元之非對稱設計亦潛在地增加MTJ對之不匹配，尤其係在源極線(SL)與位元線平行時。
本發明之例示性實施例係關於磁阻隨機存取記憶體(MRAM)位元單元及MRAM位元單元陣列之結構設計。更特定言之，本發明之實施例係關於對稱旋轉轉移力矩磁阻隨機存取記憶體(STT-MRAM)位元單元及STT-MRAM位元單元陣列之結構設計。
例示性實施例係關於用於產生MTJ位元單元之對稱設計的系統及方法。亦即，MTJ及六方BE板沿多晶矽之中心線對稱。MTJ晶種、接點及介層孔之中心得以匹配。
舉例而言，在一例示性實施例中，一對稱旋轉轉移力矩磁阻隨機存取記憶體(STT-MRAM)位元單元包括一多晶矽層、一儲存元件及一底部電極(BE)板。該儲存元件及該底部電極(BE)板沿該多晶矽層之中心線對稱。
在另一例示性實施例中，一對稱旋轉轉移力矩磁阻隨機存取記憶體(STT-MRAM)位元單元陣列包括一源極線及配置於與該源極線之縱軸垂直的縱軸上及該源極線之相對側上的複數個STT-MRAM位元單元。該複數個STT-MRAM位元單元相對於該源極線對稱地配置。該等STT-MRAM位元單元中之每一者包括一多晶矽層、一磁穿隧接面(MTJ)儲存元件及一底部電極(BE)板。該儲存元件及該底部電極(BE)板沿該多晶矽層之中心線對稱。
在又一例示性實施例中，一種形成對稱旋轉轉移力矩磁阻隨機存取記憶體(STT-MRAM)位元單元陣列之方法包括：形成配置於與一源極線之縱軸垂直的縱軸上及該源極線之相對側上的複數個STT-MRAM位元單元，以使得該複數個STT-MRAM位元單元相對於該源極線對稱地配置。該等STT-MRAM位元單元中之每一者包括一多晶矽層、一磁穿隧接面(MTJ)儲存元件及一底部電極(BE)板。該儲存元件及該底部電極(BE)板沿該多晶矽層之中心線對稱。
在另一例示性實施例中，在一實例中，由於對稱性，MTJ儲存元件及六方底部電極(BE)板沿多晶矽之中心線對稱且MTJ晶種、接點及介層孔之中心得以匹配的對稱MTJ位元單元設計使得STT-MRAM位元單元陣列(例如，MTJ陣列)結構之設計較容易。在另一實例中，該例示性對稱MTJ位元單元設計亦較具面積效益，及/或用於減小平均MTJ單元大小。在另一實例中，該例示性對稱設計亦減少成對MTJ位元單元之不匹配。因此，在一實例中，MTJ電阻分布得以改良。
在另一實例中，至少一例示性實施例亦使得MTJ陣列結構(諸如，大陣列)之設計較容易及/或較具面積效益及/或有效於減小平均MTJ單元大小。在另一實例中，例示性對稱MTJ位元單元設計亦減少MTJ對之不匹配且改良MTJ電阻分布，尤其係在源極線(SL)與位元線平行之陣列設計中。
呈現隨附圖式以輔助實施例之描述，且該等圖式僅出於實施例之說明而非其限制之目的加以提供。
本發明之態樣揭示於以下描述以及針對本發明之特定實施例之相關圖式中。在不脫離本發明之範疇的情況下可設計出替代實施例。另外，本發明之眾所熟知之元件將不加以詳細描述或將加以省略以便不混淆本發明的相關細節。
詞「例示性」在本文中用以意謂「充當一實例、例項或說明」。本文中被描述為「例示性」的任一實施例未必被解釋為相對於其他實施例而言係較佳或有利的。同樣地，術語「本發明之實施例」並不要求本發明之所有實施例包括所論述之特徵、優點或操作模式。
參看圖2至圖7，將描述對稱旋轉轉移力矩磁阻隨機存取記憶體(STT-MRAM)位元單元及STT-MRAM位元單元陣列與形成對稱旋轉轉移力矩磁阻隨機存取記憶體(STT-MRAM)位元單元及STT-MRAM位元單元陣列之方法的例示性實施例。一般熟習此項技術者將認識到，僅出於闡明之目的對圖2至圖7中之所說明之元件中的一些作陰影處理，且並非意欲將元件限制於任何特定材料等。
圖2展示根據本發明之說明性實施例的對稱旋轉轉移力矩磁阻隨機存取記憶體(STT-MRAM)位元單元200。舉例而言，該例示性STT-MRAM位元單元200包括一多晶矽層240、一儲存元件220及一底部電極(BE)板230。該儲存元件220及該底部電極(BE)板230沿該多晶矽層240之中心線280對稱。
舉例而言，對稱旋轉轉移力矩磁阻隨機存取記憶體(STT-MRAM)位元單元之一實施例包括一多晶矽層、一儲存元件及一底部電極(BE)板。該儲存元件及該底部電極(BE)板沿該多晶矽層之中心線對稱。
在一例示性實施例中，該底部電極230為六方底部電極，且該儲存元件220為磁穿隧接面(MTJ)儲存元件。該例示性STT-MRAM位元單元200包括一具有縱軸270之源極線250及一儲存元件晶種、一接點及一介層孔互連件210/212/214。該例示性STT-MRAM位元單元200亦包括一字線(未圖示)及一耦接至該儲存元件之字線電晶體(未圖示)。在一實例中，該字線電晶體(未圖示)與該MTJ儲存元件220串聯耦接。
圖3展示對稱旋轉轉移力矩磁阻隨機存取記憶體(STT-MRAM)位元單元陣列300之一例示性實施例。圖4為對稱旋轉轉移力矩磁阻隨機存取記憶體(STT-MRAM)位元單元陣列300之螢幕擷取畫面。
出於說明之目的，圖3展示相對於源極線250對稱地配置之一對STT-MRAM位元單元200。該STT-MRAM位元單元陣列300包括一源極線250及複數個STT-MRAM位元單元200。如圖3中所示，該等STT-MRAM位元單元200中之每一者配置於與該源極線250之縱軸270垂直的縱軸260上及該源極線250之相對側上。該複數個STT-MRAM位元單元200相對於該源極線250對稱地配置。該等STT-MRAM位元單元包括一儲存元件晶種、一接點及一介層孔互連件210/212/214。在另一例示性實施例中，該儲存元件晶種、該接點及該介層孔互連件210/212/214中之每一者的中心點亦得以匹配。
舉例而言，對稱旋轉轉移力矩磁阻隨機存取記憶體(STT-MRAM)位元單元陣列之一實施例包括一源極線及配置於與該源極線之縱軸垂直的縱軸上及該源極線之相對側上的複數個STT-MRAM位元單元。該複數個STT-MRAM位元單元相對於該源極線對稱地配置。該等STT-MRAM位元單元中之每一者包括一多晶矽層、一磁穿隧接面(MTJ)儲存元件及一底部電極(BE)板。該儲存元件及該底部電極(BE)板沿該多晶矽層之中心線對稱。
根據圖2至圖4中所示之例示性實施例的單單元STT-MRAM位元單元200及STT-MRAM位元單元陣列300之對稱性進一步說明於圖5及圖6中。
圖5說明例示性單單元STT-MRAM位元單元200的部分俯視圖，其中儲存元件220及底部電極(BE)板230沿多晶矽層240之中心線280對稱。在一實例中，該儲存元件220及該底部電極(BE)板230亦沿與該多晶矽層240之中心線280垂直之縱軸260對稱。
圖6說明例示性旋轉轉移力矩磁阻隨機存取記憶體(STT-MRAM)位元單元陣列300(例如，雙單元STT-MRAM位元單元陣列)之部分俯視圖，其中STT-MRAM位元單元200中之每一者沿多晶矽層240之各別中心線280對稱。該等STT-MRAM位元單元200亦配置於與源極線250之縱軸270垂直的縱軸260上及該源極線250之相對側上。如圖6中所示，該等STT-MRAM位元單元200相對於該源極線250之縱軸270垂直地配置。
如圖6中進一步所說明，該等STT-MRAM位元單元200包括一儲存元件晶種、一接點及一介層孔互連件210/212/214。在另一實施例中，該儲存元件晶種、該接點及該介層孔互連件210/212/214中之每一者的中心點290經匹配以提供額外對稱性。
參看圖7，一種形成對稱STT-MRAM位元單元陣列之方法包括：形成配置於與源極線之縱軸垂直的縱軸上及該源極線之相對側上的複數個對稱STT-MRAM位元單元，以使得該複數個STT-MRAM位元單元200相對於源極線對稱地配置(步驟710)。對稱STT-MRAM位元單元中之每一者係藉由提供一多晶矽層、一磁穿隧接面(MTJ)儲存元件及一底部電極(BE)板而形成。該儲存元件及該底部電極(BE)板形成為沿該多晶矽層之中心線對稱。
根據圖2至圖7中所說明之例示性實施例，提供對稱STT-MRAM位元單元設計，其中：
1.MTJ儲存元件及六方底部電極(BE)板沿多晶矽之中心線對稱；及/或
2.MTJ晶種、接點及介層孔之中心得以匹配。
在一實例中，由於對稱性，MTJ儲存元件及六方底部電極(BE)板沿多晶矽之中心線對稱及/或MTJ晶種、接點及介層孔之中心得以匹配的此對稱STT-MRMM位元單元設計改良STT-MRAM位元單元陣列結構之設計。在一實例中，該對稱STT-MRAM位元單元設計較具面積效益及/或減小平均STT-MRAM位元單元大小。在一實例中，該對稱STT-MRAM位元單元設計減少成對STT-MRAM位元單元之不匹配。在一實例中，該對稱STT-MRAM位元單元設計亦改良MTJ電阻分布。
在另一實施例中，提供對稱STT-MRAM位元單元陣列設計，其中整個配置亦相對於源極線對稱。根據圖2至圖7中所說明之例示性實施例，提供對稱STT-MRAM位元單元陣列設計，其中：
1.MTJ儲存元件及六方底部電極(BE)板沿多晶矽之中心線對稱；及/或
2.MTJ儲存元件及六方底部電極(BE)板沿多晶矽層之中心線對稱；及/或
3.MTJ晶種、接點及介層孔之中心得以匹配。
在一實例中，對稱STT-MRAM位元單元陣列設計使得MTJ陣列結構(諸如，大陣列)之設計較容易及/或較具面積效益及/或有效於減小平均STT-MRAM位元單元大小。在一實例中，對稱STT-MRAM位元單元設計亦減少STT-MRAM位元單元對中之不匹配及/或改良MTJ電阻分布，尤其係在源極線(SL)與位元線平行之陣列設計中。
雖然前述揭示內容展示本發明之說明性實施例，但是應注意，在不脫離如由附加之申請專利範圍界定的本發明之範疇之情況下可對本發明進行各種改變及修改。無需以任何特定次序執行根據本文中描述之本發明之實施例的方法項的功能、步驟及/或動作。此外，雖然可能以單數形式描述或主張本發明之元件，但除非明確陳述限於單數形式，否則亦預期複數形式。
100．．．STT-MRAM位元單元
105．．．穿隧接面(MTJ)儲存元件
110．．．電晶體
120．．．位元線
130．．．字線
140．．．源極線
150．．．感應放大器
160．．．讀取/寫入電路
170．．．位元線基準
200．．．對稱旋轉轉移力矩磁阻隨機存取記憶體(STT-MRAM)位元單元
210/212/214．．．儲存元件晶種/接點/介層孔互連件
220．．．儲存元件
230．．．底部電極(BE)板
240．．．多晶矽層
250．．．源極線
260．．．縱軸
270．．．縱軸
280．．．中心線
290．．．中心點
300．．．對稱旋轉轉移力矩磁阻隨機存取記憶體(STT-MRAM)位元單元陣列
圖1說明習知旋轉轉移力矩磁阻隨機存取記憶體(STT-MRAM)單元陣列；
圖2為對稱STT-MRAM位元單元設計之部分俯視圖；
圖3為對稱STT-MRAM位元單元陣列設計之俯視圖；
圖4為對稱STT-MRAM位元單元陣列設計之說明；
圖5為對稱STT-MRAM位元單元設計之部分俯視圖；
圖6為對稱STT-MRAM位元單元陣列之部分俯視圖；及
圖7為展示形成對稱STT-MRAM位元單元設計之方法的流程圖。
210/212/214．．．儲存元件晶種/接點/介層孔互連件
220．．．儲存元件
230．．．底部電極(BE)板
240．．．多晶矽層
250．．．源極線
260．．．縱軸
270．．．縱軸
280．．．中心線
300．．．對稱旋轉轉移力矩磁阻隨機存取記憶體(STT-MRAM)位元單元陣列

Claims (13)

  1. 一種對稱旋轉轉移力矩磁阻隨機存取記憶體(STT-MRAM)位元單元，其包含：一多晶矽層；一儲存元件；及一底部電極(BE)板，其中該儲存元件及該底部電極(BE)板沿該多晶矽層之一中心線對稱。
  2. 如請求項1之STT-MRAM位元單元，其中該底部電極為一六方底部電極。
  3. 如請求項1之STT-MRAM位元單元，其中該儲存元件為一磁穿隧接面(MTJ)儲存元件。
  4. 如請求項1之STT-MRAM位元單元，其進一步包含：一字線；及一耦接至該儲存元件之字線電晶體。
  5. 如請求項4之STT-MRAM位元單元，其中該字線電晶體與該儲存元件串聯耦接。
  6. 如請求項1之STT-MRAM位元單元，其進一步包含：一儲存元件晶種；一接點；及一介層孔互連件，其中該儲存元件晶種、該接點及該介層孔互連件中之每一者的一中心點得以匹配。
  7. 一種對稱旋轉轉移力矩磁阻隨機存取記憶體(STT-MRAM)位元單元陣列，其包含：一源極線；及複數個STT-MRAM位元單元，其配置於一與該源極線之一縱軸垂直的縱軸上及該源極線之相對側上，其中該複數個STT-MRAM位元單元相對於該源極線對稱地配置，且其中該等STT-MRAM位元單元中之每一者包括：一多晶矽層；一磁穿隧接面(MTJ)儲存元件；及一底部電極(BE)板，其中該儲存元件及該底部電極(BE)板沿該多晶矽層之一中心線對稱。
  8. 如請求項7之STT-MRAM位元單元陣列，其中該底部電極為一六方底部電極。
  9. 如請求項7之STT-MRAM位元單元陣列，其中該等STT-MRAM位元單元中之每一者進一步包含：一字線；及一耦接至該儲存元件之字線電晶體。
  10. 如請求項9之STT-MRAM位元單元陣列，其中該字線電晶體與該儲存元件串聯耦接。
  11. 如請求項7之STT-MRAM位元單元陣列，其進一步包含：一儲存元件晶種；一接點；及一介層孔互連件；其中該儲存元件晶種、該接點及該介層孔互連件中之每一者的一中心點得以匹配。
  12. 一種形成一對稱旋轉轉移力矩磁阻隨機存取記憶體(STT-MRAM)位元單元陣列之方法，該方法包含：形成配置於一與一源極線之一縱軸垂直的縱軸上及該源極線之相對側上的複數個STT-MRAM位元單元，以使得該複數個STT-MRAM位元單元相對於該源極線對稱地配置，其中該等STT-MRAM位元單元中之每一者包括：一多晶矽層；一磁穿隧接面(MTJ)儲存元件；及一底部電極(BE)板，其中該儲存元件及該底部電極(BE)板沿該多晶矽層之一中心線對稱。
  13. 如請求項12之方法，其進一步包含：形成一儲存元件晶種、一接點及一介層孔互連件，以使得該儲存元件晶種、該接點及該介層孔互連件中之每一者的一中心點得以匹配。
TW098129157A 2008-08-28 2009-08-28 對稱旋轉轉移力矩磁阻隨機存取記憶體位元單元設計 TWI409812B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/200,161 US8264052B2 (en) 2008-08-28 2008-08-28 Symmetric STT-MRAM bit cell design

Publications (2)

Publication Number Publication Date
TW201017661A TW201017661A (en) 2010-05-01
TWI409812B true TWI409812B (zh) 2013-09-21

Family

ID=41136733

Family Applications (2)

Application Number Title Priority Date Filing Date
TW098129157A TWI409812B (zh) 2008-08-28 2009-08-28 對稱旋轉轉移力矩磁阻隨機存取記憶體位元單元設計
TW102122890A TW201342373A (zh) 2008-08-28 2009-08-28 對稱旋轉轉移力矩磁阻隨機存取記憶體位元單元設計

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW102122890A TW201342373A (zh) 2008-08-28 2009-08-28 對稱旋轉轉移力矩磁阻隨機存取記憶體位元單元設計

Country Status (7)

Country Link
US (1) US8264052B2 (zh)
EP (1) EP2332145B1 (zh)
JP (2) JP2012501547A (zh)
KR (1) KR101263241B1 (zh)
CN (1) CN102119422B (zh)
TW (2) TWI409812B (zh)
WO (1) WO2010025106A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101929983B1 (ko) * 2012-07-18 2018-12-17 삼성전자주식회사 저항성 메모리 셀을 갖는 반도체 메모리 장치 및 그 테스트 방법
KR102465539B1 (ko) 2015-09-18 2022-11-11 삼성전자주식회사 자기 터널 접합 구조체를 포함하는 반도체 소자 및 그의 형성 방법
JP2020035976A (ja) * 2018-08-31 2020-03-05 キオクシア株式会社 磁気記憶装置
US12004356B2 (en) 2019-05-02 2024-06-04 Sandisk Technologies Llc Cross-point magnetoresistive random memory array and method of making thereof using self-aligned patterning
US12004357B2 (en) 2019-05-02 2024-06-04 Sandisk Technologies Llc Cross-point magnetoresistive random memory array and method of making thereof using self-aligned patterning
US12041787B2 (en) 2019-05-02 2024-07-16 Sandisk Technologies Llc Cross-point magnetoresistive random memory array and method of making thereof using self-aligned patterning
US11152425B2 (en) 2019-10-29 2021-10-19 Western Digital Technologies, Inc. Cross-point spin-transfer torque magnetoresistive memory array and method of making the same
CN112786562B (zh) 2019-11-08 2023-11-21 联华电子股份有限公司 埋入式磁阻式存储器结构及其制作方法
KR20220116757A (ko) 2021-02-15 2022-08-23 삼성전자주식회사 Mtj 소자를 기반으로 한 프로세싱 장치 및 그 장치를 포함하는 전자 시스템

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670660B2 (en) * 2000-09-28 2003-12-30 Kabushiki Kaisha Toshiba Semiconductor memory device utilizing tunnel magneto resistive effects and method for manufacturing the same
US20060083054A1 (en) * 2003-09-29 2006-04-20 Won-Cheol Jeong Methods of operating a magnetic random access memory device and related devices and structures
US7205598B2 (en) * 2002-08-29 2007-04-17 Micron Technology, Inc. Random access memory device utilizing a vertically oriented select transistor
US20070091674A1 (en) * 2005-09-29 2007-04-26 Qimonda Ag Transistor and method of fabrication
US7362607B2 (en) * 2004-04-22 2008-04-22 Sony Corporation Solid-state memory device and method for arrangement of solid-state memory cells
JP2008097665A (ja) * 2006-10-06 2008-04-24 Renesas Technology Corp センスアンプ回路
JP2008147437A (ja) * 2006-12-11 2008-06-26 Renesas Technology Corp 磁気抵抗性記憶装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299584A (ja) * 2001-04-03 2002-10-11 Mitsubishi Electric Corp 磁気ランダムアクセスメモリ装置および半導体装置
JP4282314B2 (ja) * 2002-06-25 2009-06-17 シャープ株式会社 記憶装置
JP3684225B2 (ja) * 2002-09-30 2005-08-17 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP4410095B2 (ja) * 2004-12-27 2010-02-03 株式会社東芝 半導体メモリ
JP2006261592A (ja) * 2005-03-18 2006-09-28 Fujitsu Ltd 磁気抵抗効果素子及びその製造方法
JP2006344653A (ja) * 2005-06-07 2006-12-21 Toshiba Corp 磁気ランダムアクセスメモリ
JP2007109313A (ja) * 2005-10-13 2007-04-26 Renesas Technology Corp 不揮発性半導体記憶装置
JP2007184063A (ja) * 2006-01-10 2007-07-19 Renesas Technology Corp 不揮発性半導体記憶装置
JP4991155B2 (ja) * 2006-01-19 2012-08-01 株式会社東芝 半導体記憶装置
JP4406407B2 (ja) * 2006-03-13 2010-01-27 株式会社東芝 磁気ランダムアクセスメモリ
JP2007273495A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 磁気メモリ装置及びその駆動方法
JP2008042090A (ja) * 2006-08-09 2008-02-21 Toshiba Corp 磁気ランダムアクセスメモリ
JP4560025B2 (ja) * 2006-09-29 2010-10-13 株式会社東芝 磁気ランダムアクセスメモリ及びその製造方法
JP5147212B2 (ja) * 2006-10-04 2013-02-20 株式会社日立製作所 磁気メモリセル及び磁気ランダムアクセスメモリ
US20090303779A1 (en) * 2008-06-05 2009-12-10 Young-Shying Chen Spin Torque Transfer MTJ Devices with High Thermal Stability and Low Write Currents

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670660B2 (en) * 2000-09-28 2003-12-30 Kabushiki Kaisha Toshiba Semiconductor memory device utilizing tunnel magneto resistive effects and method for manufacturing the same
US7205598B2 (en) * 2002-08-29 2007-04-17 Micron Technology, Inc. Random access memory device utilizing a vertically oriented select transistor
US20060083054A1 (en) * 2003-09-29 2006-04-20 Won-Cheol Jeong Methods of operating a magnetic random access memory device and related devices and structures
US7362607B2 (en) * 2004-04-22 2008-04-22 Sony Corporation Solid-state memory device and method for arrangement of solid-state memory cells
US20070091674A1 (en) * 2005-09-29 2007-04-26 Qimonda Ag Transistor and method of fabrication
JP2008097665A (ja) * 2006-10-06 2008-04-24 Renesas Technology Corp センスアンプ回路
JP2008147437A (ja) * 2006-12-11 2008-06-26 Renesas Technology Corp 磁気抵抗性記憶装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Hosomi, M. et al., "A novel nonvolatile memory with spin torque transfer magnetization switching: Spin-RAM," in IEEE International Electron Devices Meeting (IEDM) Technical Digest, Dec. 5, 2005. *

Also Published As

Publication number Publication date
JP6076940B2 (ja) 2017-02-08
US8264052B2 (en) 2012-09-11
KR20110048561A (ko) 2011-05-11
US20100054027A1 (en) 2010-03-04
JP2012501547A (ja) 2012-01-19
JP2014195100A (ja) 2014-10-09
EP2332145A1 (en) 2011-06-15
TW201017661A (en) 2010-05-01
KR101263241B1 (ko) 2013-05-10
WO2010025106A1 (en) 2010-03-04
CN102119422B (zh) 2015-02-11
EP2332145B1 (en) 2019-08-14
TW201342373A (zh) 2013-10-16
CN102119422A (zh) 2011-07-06

Similar Documents

Publication Publication Date Title
TWI409812B (zh) 對稱旋轉轉移力矩磁阻隨機存取記憶體位元單元設計
CN110224058B (zh) 磁性器件以及对磁性器件的磁性结进行写入的方法
JP5575745B2 (ja) 磁気抵抗ランダムアクセスメモリ（ＭａｇｎｅｔｏｒｅｓｉｓｔｉｖｅＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ：ＭＲＡＭ）ビットセルのアレイ・ストラクチャル・デザイン（ａｒｒａｙｓｔｒｕｃｔｕｒａｌｄｅｓｉｇｎ）
US10600460B2 (en) Perpendicular magnetic memory using spin-orbit torque
TWI602331B (zh) 使用外部鐵磁偏壓膜之壓控磁各向異性切換裝置
US8674465B2 (en) MRAM device and integration techniques compatible with logic integration
US9472753B1 (en) Method for fabricating MRAM bits on a tight pitch
TW201721645A (zh) 自旋霍耳效應磁性隨機存取記憶體位元胞
WO2021000372A1 (zh) Mram器件及其制造方法及包括mram的电子设备
TW201523946A (zh) 磁阻元件及磁性隨機存取記憶體
KR20110048565A (ko) 직사각형 바닥 전극 플레이트를 갖는 ｓｔｔ-ｍｒａｍ 비트 셀
US20090290406A1 (en) Low loading pad design for STT MRAM or other short pulse signal transmission
US20130188418A1 (en) Magnetoresistive random access memory
US7272028B2 (en) MRAM cell with split conductive lines

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees