TWI409683B - 觸控面板偵測電路 - Google Patents

Description

觸控面板偵測電路

本發明係關於一種觸控面板偵測電路，尤指一種觸控面板之偵測電路。

一般觸控面板係以使用者觸碰面板上不同位置時的電容值變化來判定使用者是否碰觸了面板上不同位置而觸發指令。請參閱第1圖，其為一般觸控面板偵測電路的示意圖。如第1圖所示，觸控面板偵測電路100包含一偵測裝置110、一電容偵測電路120、一類比轉數位轉換器130、及一數位訊號處理單元140。偵測裝置110係包含一感應電容Csense，當使用者以按壓等方式觸碰觸控面板而觸發對應之指令時，感應電容Csense的電容值會變大。此時，偵測裝置110會將感應電容Csense變大之電容值傳遞至電容偵測電路120並轉換為一對應之類比電壓，再由類比至數位轉換器130將該類比電壓轉換為一對應之數位訊號，最後由數位訊號處理單元140將該數位訊號進行數位運算處理以判別使用者所觸發之指令。電容偵測電路120內包含有一等效電容Cin，其中等效電容Cin與感應電容Csense實質上為並聯關係；當安裝有第1圖所示之觸控面板偵測電路100之觸控面板的面積越大時，等效電容Cin的電容值也會增加，並使得使用者觸發觸控面板所引發感應電容Csense之電容值變化會因為等效電容Cin的影響而變的非常不明顯，而提高了大面積觸控面板在偵測使用者所觸發之指令的複雜度。

請再參閱第2圖與第3圖。第2圖係為第1圖所示之電容偵測電路120的示意圖，而第3圖係為第2圖所示之電容偵測電路120中部分節點之電位示意圖。如第2圖所示，電容偵測電路120係包含複數個電晶體T1、T2、T3、T4、複數個比較器OPref、OPCOM、一等效電容Cin、及一D正反器DFF。如第2圖所示，電晶體T1與T2係形成一電流鏡，且兩者之寬長比(W/L)係假設為K1:1，其中K1係為一正整數。流經電晶體T1之電流IT1的大小係正比於感應電容Csense。在電容偵測電路120中，將電流IT1拿來對等效電容Cin充電，則位於電晶體T2之汲極的電壓Vramp之電位會由零逐漸上升；電壓Vramp之電位上升至電壓VH之電位之前的電壓上升時間會以累計時脈數量的方式被計數(如第3圖所示以類比轉數位計數之方式)，最後並由數位訊號處理單元處理該計數而得到以數位方式表示之感應電容Csense的電容值，亦即第1圖中所示之輸出訊號OUTPUT；其中電流IT1之強度與感應電容Csense的電容值成正比。由於電流鏡之放大作用，電流IT1之強度係為流經電晶體T2之電流IT2之強度的K1倍，並可得到下列公式：

IT2‧t _up =C _in ‧V _H 　(2)

其中t _up 係為電壓Vramp之電位由零逐漸上升至VH所花費的時間，K與K’係為參數。公式(1)係代表電流IT1、IT2與感應電容Csense之電容值之間係具有等比關係，公式(2)係代表以電流IT2對電容Cin充電時間t _up 後儲存的總電荷等於等效電容Cin之電容值乘以VH(實質上係為電壓VH與接地端VSS之間的電壓差，且接地端VSS之電位係假設為零)。公式(3)係為由公式(1)、(2)所推導，且觀察公式(3)可知，等效電容Cin之電容值與充電時間t _up 之間係成正比，換言之，等效電容Cin之電容值可根據充電時間t _up 來得到。除此以外，當等效電容Cin之電容值越大時，充電時間t _up 也會較長，並可藉此特性在將充電時間t _up 轉為數位訊號OUTPUT時得到較高的解析度。然而，由於實作觸控面板時，電容值較大的等效電容Cin也會需要觸控面板較大的面積或體積，因此直接使用大面積的觸控面板來產生高電容值之等效電容Cin，在實作上並不是個實際的作法。

本發明係揭露一種觸控面板偵測電路。該觸控面板偵測電路包含一電容偵測類比電路、一電容偵測數位電路、及一數位訊號處理單元。該電容偵測類比電路係包含一第一電流鏡、一第二電流鏡、一開關模組。該第一電流鏡係包含一第一電晶體及一第二電晶體。該第一電晶體之源極係耦接於一直流電源，且該第一電晶體之汲極係耦接於該第一電晶體之閘極與一觸控面板所包含之一感應電容。該第二電晶體之閘極係耦接於該第一電晶體之閘極，且該第二電晶體之源極係耦接於該第一電晶體之源極。該第二電流鏡係包含一第三電晶體、一第四電晶體、及一運算放大器。該第三電晶體之汲極係耦接於該第二電晶體之汲極，且該第三電晶體之閘極係耦接於該直流電源。該第四電晶體之閘極係耦接於該第三電晶體之閘極，且該第四電晶體之汲極係耦接於該第三電晶體之汲極。該運算放大器，其輸入端係耦接於該第三電晶體之源極，且該運算放大器之輸出端係耦接於該第四電晶體之源極。該開關模組係耦接於該第四電晶體之汲極，且該開關模組係根據該第四電晶體之汲極的電位產生一輸出訊號。該等效電容之一第一端係耦接於該第三電晶體之源極，且該等效電容之一第二端係耦接於一接地端。該電容偵測數位電路係用來根據該輸出訊號之一工作週期產生一週期累加訊號。該數位訊號處理單元係用來對該週期累加訊號進行線性化以產生一線性化訊號，以判讀該感應電容之電容值。該第四電晶體之寬長比係為該第三電晶體之寬長比的整數倍。

本發明係揭露一種觸控面板偵測電路。該觸控面板偵測電路係包含一電容偵測類比電路、一電容偵測數位電路、及一數位訊號處理單元。該電容偵測類比電路係包含一第一電流鏡、一第二電流鏡、一第三電流鏡、一第一開關模組、一第二開關模組、一第一等效電容、一第二等效電容、及一校準單元。該第一電流鏡係包含一第一電晶體、一第二電晶體、及一第三電晶體。該第一電晶體之源極係耦接於一直流電源，且該第一電晶體之汲極係耦接於該第一電晶體之閘極與一觸控面板所包含之一感應電容。該第二電晶體之閘極係耦接於該第一電晶體之閘極，且該第二電晶體之源極係耦接於該第一電晶體之源極。該第三電晶體之閘極係耦接於該第一電晶體之閘極，且該第三電晶體之源極係耦接於該第一電晶體之源極。該第二電流鏡係包含一第四電晶體、一電晶體組、及一第一運算放大器。該第四電晶體之汲極係耦接於該第二電晶體之汲極，且該第四電晶體之閘極係耦接於該直流電源。該電晶體組係包含複數個並聯之電晶體，該電晶體組包含之該複數個電晶體之汲極係耦接於該第四電晶體之汲極。該第一運算放大器之輸入端係耦接於該第四電晶體之源極，且該運算放大器之輸出端係耦接於該電晶體組包含之該複數個電晶體之源極。該第三電流鏡係包含一第五電晶體、一第六電晶體、及一第二運算放大器。該第五電晶體之汲極係耦接於該第三電晶體之汲極，且該第五電晶體之閘極係耦接於該直流電源。該第六電晶體之汲極係耦接於該第五電晶體之汲極，且該第六電晶體之閘極係耦接於該第五電晶體之閘極。該第二運算放大器之輸入端係耦接於該第五電晶體之源極，且該第二運算放大器之輸出端係耦接於該第六電晶體之源極。該第一開關模組係耦接於該第五電晶體之汲極，該第一開關模組係根據該第五電晶體之汲極的電位產生一第一輸出訊號。該第二開關模組係耦接於該第四電晶體之汲極，該開關模組係根據該第四電晶體之汲極的電位產生一第二輸出訊號。該第一等效電容之一第一端係耦接於該第五電晶體之源極，且該等效電容之一第二端係耦接於一接地端。該第二等效電容之一第一端係耦接於該第四電晶體之源極，且該等效電容之一第二端係耦接於該接地端。該校準單元係耦接於該電晶體組所包含之該複數個電晶體之閘極。該校準單元用來根據該第一輸出訊號與該第二輸出訊號之間之一工作週期比，產生一第三輸出訊號及一電容放大比率調整訊號，並將該電容放大比率調整訊號傳輸至該電晶體組所包含之該複數個電晶體以控制該電晶體組之寬長比。該電容偵測數位電路係用來根據該第三輸出訊號之一工作週期產生一週期累加訊號。該數位訊號處理單元係用來對該週期累加訊號進行線性化以產生一線性化訊號，以判讀該感應電容之電容值。該電晶體組與該第四電晶體之間的寬長比比率係高於該第六電晶體與該第五電晶體之間的寬長比比率。

為了解決一般觸控面板在提高偵測感應電容之電容值的解析度時需要加大其面積或體積，以增加電容偵測電路內部之等效電容的缺點，本發明係揭露一種觸控面板偵測電路及包含該電容偵測電路之觸控面板。

請參閱第4圖，其為根據本發明之一實施例所揭露之一觸控面板偵測電路300的示意圖。如第4圖所示，觸控面板偵測電路300係包含偵測裝置110、一電容偵測類比電路310、一電容偵測數位電路320、及一數位訊號處理單元330。電容偵測類比電路310主要係將由偵測裝置110偵測到的感應電容值轉換為類比形式的脈衝寬度調變訊號PWM，再由電容偵測數位電路320將脈衝寬度調變訊號PWM轉換為數位方式表示的感應電容值NBC；由於感應電容值NBC並非是線性碼，因此需要由數位訊號處理單元330將感應電容值NBC轉換為線性碼之電容值，以判別使用者在觸控面板上觸發的位置及對應之指令等資料。

請參閱第5圖，其為第4圖所示之電容偵測類比電路310的詳細示意圖。如第5圖所示，電容偵測類比電路310包含電流鏡410、420、一開關模組480、比較器430、一電阻R1、開關電晶體T3、MP1、MP2、T4，並用來偵測偵測裝置110中所包含之感應電容Csense的電容值。電流鏡410包含電晶體M1、M2，其中電晶體M1、M2的寬長比比例係為(K1：1)。電流鏡420包含電晶體M3、M4、及一運算放大器470，其中電晶體M3、M4的寬長比比例為(1：K2)。K1與K2皆為大於1的正整數。開關模組480係包含比較器440、450及一D正反器DFF，用來根據第5圖所示之節點INT的電位產生一輸出訊號PWM，其中輸出訊號PWM即為電容偵測類比電路310之輸出訊號。

比較器430之一正輸入端係耦接於一參考電壓VREF，其一輸出端係耦接於電晶體T3之閘極，且其一負輸入端係耦接於電晶體T3之源極。電晶體MP1之汲極係耦接於電晶體T3之源極，其閘極係耦接於一第一時脈訊號CK，且其源極係透過感應裝置110耦接於感應電容Csense之一第一端。電晶體MP2之汲極係耦接於電晶體MP1之源極，其閘極係耦接於與第一時脈訊號CK在電位及相位上相反之一第二時脈訊號CKB，且其源極係耦接於感應電容Csense之一第二端與一接地端VSS。電晶體MP1、MP2係根據第一時脈訊號CK及第二時脈訊號CKB來控制是否偵測感應電容Csense的電容值，舉例來說，當第一時脈訊號CK係處於高電位(亦即第二時脈訊號CKB處於低電位)時，電晶體MP1會被開啟且電晶體MP2會被關閉，使得當感應電容Csense之電容值因為使用者對觸控面板的觸發而產生變化時，亦會產生有流經感應電容Csense並對其電容值變化有所反應的電流；反之，當第一時脈訊號CK處於低電位時(亦即第二時脈訊號CKB處於高電位)，電晶體MP1會被關閉且電晶體MP2會被開啟，使得即使感應電容Csense的電容值因使用者的觸發而變化，但會因為沒有電流流經感應電容Csense而無法偵測到其電容值的變化。

電晶體M1之汲極係耦接於電晶體T3之汲極及電晶體M1本身之閘極，且其源極係耦接於一直流電源VDD。電晶體M2之源極係耦接於電晶體M1之源極，其閘極係耦接於電晶體M1之閘極，且其汲極係耦接於電流鏡420。電晶體M3之汲極係耦接於電晶體M2之汲極，其閘極係耦接於電晶體M4之閘極與直流電源VDD，且其源極係耦接於等效電容Cin之一第一端與運算放大器470之輸入端。等效電容Cin之一第二端係耦接於接地端VSS。等效電容Cin係可透過製程在電容偵測類比電路310內部形成。電晶體M4之汲極係耦接於電晶體M3之汲極，且其源極係耦接於運算放大器470之輸出端。在電流鏡410中，當偵測到感應電容Csense之電容值變化時，會產生流經電晶體M1及T3之一電流IM1。透過電流鏡410的作用，一電流IM2係流經電晶體M2與M3，且電流IM2的強度係為電流IM1的1/K1。而在電流鏡420的運作下，電晶體M4上亦有一電流IM4流經，且電流IM4之強度係為電流IM2的K2倍。由於電流鏡420之輸入電流為電流IM2，且經過電流鏡420運作後整體之電流強度增加了K2倍，因此等效來說，等效電容Cin的電容值亦增加了K2倍，亦即等效電容值變成了(1+K2)*Cin。如此一來，即使在製程中只能夠做到實體電容值為Cin的等效電容，但實際上可藉由第5圖所示之電流鏡420將等效電容Cin的等效電容值放大，而得到更大的電容；如此一來，在將充電時間t _up 轉為感應電容Cesnse的數值時可得到較高的解析度，而解決先前技術中欲提高感應電容Csense時需要大面積或大體積觸控面板的缺點。

比較器440之正輸入端與比較器450之負輸入端係耦接於電晶體M3與M4之汲極，亦即第5圖所示之節點INT。比較器440之負輸入端係耦接於一高參考電位VH，且比較器440之輸出端係耦接於D正反器DFF的設定端(Set)。比較器450之正輸入端係耦接於一低參考電位VL，且比較器450之輸出端係耦接於D正反器的重置端(Reset)。電晶體T4之閘極係耦接於D正反器的正輸出端Q，且電晶體T4之源極係耦接於接地端VSS。電阻R1之一第一端係耦接於電晶體M3、M4之汲極，且其第二端係耦接於電晶體T4之汲極。在電流鏡420運作的過程中，由於電流鏡420形成的等效電容，節點INT的電位也會持續的提昇。當節點INT的電位提升至高於高參考電位VH的電位時，D正反器DFF的設定端會被致能，且位於D正反器DFF之輸出端的輸出訊號PWM會開始處於高電位。接著，電晶體T4會被開啟而使得電阻R1上產生電流IR1，且電流IR1會拉低節點INT的電位；當節點INT的電位被拉低至低於低參考電位VL時，D正反器DFF的重置端會被致能，位於D正反器DFF之輸出端的輸出訊號PWM會由高電位轉為低電位，且電晶體T4會被關閉而停止拉低節點INT的電位；如此一來，節點INT會再次被充電而重複上述之過程。在上述過程中，節點INT之電位會約略被箝制在高參考電位VH與低參考電位VL之間，且因為D正反器DFF的特性，輸出訊號PWM為一脈衝寬度調變訊號；其中輸出訊號PWM的工作週期(Duty Cycle)即代表節點INT的電位上升時間，因此可用於計算被放大之後的等效電容Cin之電容值，且由於K2之值在觸控面板之製程中即為已知，則當後端之電容偵測數位電路320計算出放大後之等效電容Cin之等效電容值後，即可根據K2之值還原等效電容Cin之準確數值。

請參閱第6圖，其為第5圖中所示之節點INT與輸出訊號PWM的電位與波形示意圖。如第6圖所示，節點INT之電位在被充電的電位上升時間t _up 係對應於輸出訊號PWM的工作週期(亦即高電位)，而輸出訊號PWM在被放電的電位下降時間t _down 內係對應於輸出訊號PWM的低電位期間。雖然根據第5圖所揭露之電容偵測類比電路310已可達成電容放大以提高偵測感應電容Csense之解析度的目的，然而觀察第6圖可發現，節點INT之電位在被充電而上升或被放電而下降的途中都會產生部分的鋸齒狀雜訊，雖然對感應電容Csense的偵測不會造成明顯的影響，但仍有些許可供改進的空間，因此本發明係根據另一實施例揭露了一種具有自我校正功能的電容偵測類比電路310。

請參閱第7圖，其為根據本發明之一實施例所揭露具有自我校正功能之電容偵測類比電路310的示意圖。第7圖所示電容偵測類比電路310係包含了部分第5圖所示電容偵測類比電路310的元件，且該部份元件亦具有重複之連接關係，故重複之元件及元件連接關係不再於此贅述。如第7圖所示，具自我校正功能之電容偵測類比電路310係包含電流鏡510、520、570、電晶體T3、MP1、MP2、T5、T6、開關模組540及550、D正反器DFF1及DFF2、電阻R2及R3、等效電容Cin1及Cin2、及一校準單元560；其中等效電容Cin1及Cin2之電容值皆等於等效電容Cin之電容值。電流鏡510除了包含第5圖所示之電流鏡410的所有元件以外，另包含一電晶體M2a，其中電晶體M1、M2、M2a的寬長比比例為K1:1:1，使得各自流經電晶體M2與M2a的電流IM2、IM2a的強度皆為流經電晶體M1之電流IM1的1/K1。電晶體M2a的閘極係耦接於電晶體M1與M2的閘極，電晶體M2a的源極係耦接於電晶體M1與M2的源極，且電晶體M2a的汲極係耦接於電流鏡570。電流鏡570係包含電晶體M6與M7、及一運算放大器580，其中電晶體M6與M7的寬長比比例係為1：K3。電晶體M6之汲極係耦接於電晶體M2a之汲極，以接收流經電晶體M2a之一電流IM2a；電晶體M6之閘極係耦接於直流電源VDD與電晶體M7之閘極，且電晶體M6之源極係耦接於一等效電容Cin1之一第一端。電晶體M7之汲極係耦接於電晶體M6之汲極，且電晶體M7之源極係耦接於運算放大器470之輸出端。等效電容Cin1之一第二端係耦接於接地端VSS。電流鏡520係包含電晶體M3、一電晶體組M4b、及運算放大器470。電晶體M3之源極係耦接於等效電容Cin2之一第一端，且等效電容Cin2之一第二端係耦接於接地端VSS。電晶體M3與電晶體組M4b之間的耦接方式稍後會於第8圖中另外介紹。

開關模組540係包含比較器542及544，且開關模組550係包含比較器552及554。比較器542、544、D正反器DFF1、電阻R2、電晶體T5之間的連接關係與第5圖中所示比較器440、450、D正反器DFF、電阻R1、電晶體T4之間的連接關係相同，且比較器552、554、D正反器DFF2、電阻R3、電晶體T6之間的連接關係亦與第5圖中所示比較器440、450、D正反器DFF、電阻R1、電晶體T45之間的連接關係相同，故此處不再就重複部分贅述。在第7圖所示之實施例中，脈衝寬度調變訊號係由D正反器之負輸出端取得，而非第5圖所示由D正反器之正輸出端Q取得，亦即D正反器DFF1之輸出訊號PWM1與D正反器DFF2之輸出訊號PWM2。輸出訊號PWM1係對應於第7圖所示節點INT1的電位下降時間，且輸出訊號PWM2係對應於第7圖所示節點INT2的電位下降時間。

電流鏡570與電流鏡520係各自接收了強度相等的電流IM2與IM2a，並以不同的比例產生對應之放大電流；舉例來說，電流鏡570係藉由電晶體M6與M7之間的寬長比比例產生了流經電晶體M7之電流IM7，且電流鏡520係藉由電晶體M3與電晶體組M4b之間的寬長比比例產生了流經電晶體組M4b之電流IM4，如此一來，電流IM7與IM4之電流強度比係為K3：K2；換言之，等效電容Cin1之電容值被放大了K3倍，且等效電容Cin2之電容值被放大了K2倍，使得等效電容Cin1被放大之電容值與等效電容Cin2之電容值之間的比亦為K3：K2；在本發明之一較佳實施例中，K3與K2之值皆為2的次方，且K3係小於K2。第7圖所示之電容偵測類比電路310主要係以電流鏡570使用的電容放大倍率K3來當作校正電流鏡520使用的電容放大倍率K2之基準放大倍率，以提高電容放大倍率K2之準確度；在本發明之一較佳實施例中，K3之值可為2² 、2³ 等較小倍率的基準放大倍率，而K2之值係為2 ^s *K 3，其中s 之值係可為大於1之正整數。為了實現第7圖所示之電容偵測類比電路310中自我校正的目的，在以電容放大倍率K3為基準來校正電容放大倍率K2的時候，需要動態的改變K2的值以完成等效電容Cin2之所測得之電容值的校正。為了可動態的校正K2的值，電晶體組M4b係以可動態改變寬長比的方式實施，且改變寬長比的比率係由校準單元560來控制。

請參閱第8圖，其為第7圖所示之電容偵測類比電路310中包含之電晶體組M4b的詳細示意圖。如第8圖所示，電晶體組M4b係包含複數個並聯之電晶體MS0、MS1、MS2、MS3、...、MS7、MS8、MS9等，且電晶體組M4b中每一並聯之電晶體之汲極係耦接於電晶體M3之汲極，每一並聯之電晶體之源極係耦接於運算放大器470之輸出端，且每一並聯之電晶體之閘極係各自耦接於訊號S0、S1、S2、S3、...、S7、S8、S9，其中訊號S0、S1、S2、S3、...、S7、S8、S9係由校準單元560所控制，且訊號S0、S1、S2、S3、...、S7、S8、S9在處於高電位時的電位係等於直流電源VDD之電位，而處於低電位時的電位係等於接地端VSS之電位。再者，在本發明之一實施例中，如第8圖所示，電晶體M3與複數個並聯之電晶體MS0、MS1、MS2、MS3、...、MS7、MS8、MS9的寬長比係可為1：2⁰ ：2¹ ：2² ：2³ ：2⁴ ：2⁵ ：2⁶ ：2⁷ ：2⁸ ：2⁹ 。藉由控制訊號S0、S1、S2、S3、...、S7、S8、S9之電位變化，可以挑選複數個並聯之電晶體MS0、MS1、MS2、MS3、...、MS7、MS8、MS9中特定的電晶體來開啟或關閉，以控制電流鏡520所能夠放大電容值的倍率與電流IM4的強度。根據上述之假設與第8圖中所圖示之電流鏡520，電容放大倍率K2可表示如下：

藉由公式(4)，電流鏡520可動態的改變電容放大倍率K2的值以完成校正。請注意，第8圖所示之電晶體組M4b包含之並聯電晶體個數與對應之訊號S0、...、S9的數量僅為本發明之一實施例所使用，將第8圖所示之電晶體組M4b中包含之並聯電晶體個數與對應之訊號的數目加以改變所形成之其他實施例，仍應視為本發明之範疇。

根據第7圖與第8圖，第7圖所示之電容偵測類比電路310的自我校正及運作方式可描述如下。電流鏡570將電流IM2a之電流強度放大了K3倍後產生了電流IM7並對節點INT1充電，而電流鏡520將與電流IM2a強度相同的電流IM2放大了K2倍後產生了電流IM4並對節點INT2充電。由於節點INT2所對應之放大電容為節點INT1對應之放大電容的(K2/K3)倍，因此節點INT2由低參考電位VL至高參考電位VH的電位上升時間亦會是節點INT1由低參考電位VL至高參考電位VH的電位上升時間之(K2/K3)倍。因此，在第7圖所示之電容偵測類比電路310以D正反器DFF1、DFF2之負輸入端來抽取輸出訊號PWM1、PWM2的情況之下，由D正反器DFF1之負輸出端所產生之輸出訊號PWM2的工作週期長度應為由D正反器DFF2之負輸出端所產生之輸出訊號PWM1的(K2/K3)倍。請注意，在電流鏡570中對K3進行適當之取值可使電流鏡570對節點INT1的電位沒有誤差或帶有一可忽略之誤差，例如以上述2² 、2³ 等較小倍率的基準放大倍率來取K3的值。校準單元560係耦接於D正反器DFF1與DFF2之負輸出端以接收輸出訊號PWM1與PWM2，並耦接於電流鏡520以提供如第8圖所示之訊號S0、S1、...、S9。當校準單元560比對過輸出訊號PWM1與PWM2之間的工作週期比率後，會產生輸出訊號PWM以表示目前感應電容Csense之值，並根據該工作週期比率來產生一校準訊號Cal並傳輸給電流鏡520，其中校準訊號Cal即包含如第8圖所示之訊號S0、S1、S2、...、S9的值，以控制電晶體組M4b中被開啟與關閉的電晶體數目，並進而據此校準電流鏡520的電容放大倍率K2，以持續校正電容放大倍率K2並提高輸出訊號PWM表示感應電容Csense之值的解析度。

校準單元560主要係藉由消去電容放大倍率K2中所帶的線性誤差來達成上述提高偵測感應電容Csense之電容值時的解析度。校準單元560的運作需與電容偵測數位電路320合併進行，故此處先行揭示數位電路320與校準單元560之詳細示意圖。請參閱第9圖，其為第4圖所示電容偵測數位電路320之詳細示意圖；並請參閱第10圖，其為第7圖所示校準單元560的詳細示意圖。如第9圖所示，電容偵測數位電路320係包含一控制電路610與一脈衝寬度至數位轉換模組620。控制電路610係包含計數器612及614、及一時序控制單元616。脈衝寬度至數位轉換模組620係包含一累加單元622與及邏輯閘(AND Gate)624與626。電容偵測數位電路320主要係以一偵測週期來讀取由電容偵測類比電路310產生的輸出訊號PWM，並於一處理週期內將計算所得到的之一電容放大倍率調整參數KA回授給電容偵測類比電路310，使得電容偵測類比電路310可據以校正電容放大倍率K2。

在該偵測週期中，計數器612係用來對該偵測週期進行計數直到該偵測週期結束；此時時序控制單元616會發出一偵測起始訊號SP來通知電容偵測類比電路310傳輸輸出訊號PWM與第一時脈訊號CK至電容偵測數位電路320，並發出偵測起始訊號SP至及邏輯閘624，使得輸出訊號PWM可通過及邏輯閘624到達累加單元622，使得累加單元622可在該偵測週期內根據輸出訊號PWM與第一時脈訊號CK來累計輸出訊號PWM的工作週期，以將輸出訊號PWM的工作週期轉為一週期累加訊號PWMD。接著，當該偵測週期結束時，時序控制單元616會停止發出偵測起始訊號SP，並改為發出一處理起始訊號PP至及邏輯閘626與一校正起始訊號Scal至電容偵測類比電路310，以進入電容偵測數位電路320之該處理週期。在該處理週期內，週期累加訊號PWMD會被停止累加並通過及邏輯閘626而到達數位訊號處理單元330，且電容偵測類比電路310會根據所收到之校正起始訊號Scal開啟電容放大倍率K2的校正程序。

請參閱第11圖，其為第9圖所示之電容偵測數位電路320之感應週期與處理週期的簡略時序示意圖。觀察第11圖可知，在感應週期中，輸出訊號PWM的工作週期(亦即輸出訊號PWM中持續有高電位的一段時間)會以第一時脈訊號CK作為單位，並由累加單元622對輸出訊號PWM的工作週期中出現的時脈數目進行累計，且所產生之週期累加訊號PWMD的數值即為單一感應週期中所出現過之所有時脈數目的總和。而在處理週期中，累加單元622對輸出訊號PWM所進行之時脈數目累加會完全停止。

週期累加訊號PWMD並非為一線性訊號，因此無法直接據以判讀感應電容Csense的數值；數位訊號處理單元330在收到週期累加訊號PWMD後，會將週期累加訊號PWMD進行線性化處理來產生一線性化訊號CsenseL，使得週期累加訊號PWMD轉為可判讀數值的格式，並據以判讀感應電容Csense的數值。

校準單元560對電容放大倍率K2進行的校正程序係根據第10圖所揭露校準單元560包含的元件及第9圖所示之電容偵測數位電路320進行解說。校準單元560所進行的校正係以固定值之電容放大倍率K3及二個連續被偵測到之電容放大倍率K2來進行；換言之，在進行電容放大倍率前，需要先行在電容偵測類比電路310中進行至少兩次電容放大倍率K2的偵測；在此係假設電容放大倍率K2第一次被偵測到的值為K2_1、且第二次被偵測到的值為K2_2，K2_1與K2_2會在電容偵測數位電路320的處理週期中被暫存於累加單元622，並由累加單元622以電容放大倍率調整參數KA的形式回授給電容偵測類比電路310中所包含之校準單元560。如第10圖所示，校準單元560係包含暫存器710、720、730、740、750、745、760、770、一位元右移單元765、位元左移單元785與775、及加法器725、735、745。暫存器710、720、730係各自用來暫存K3、K2_1、K2_2等數值。請注意，由於第5圖中所示之電容偵測類比電路310並未接收來自電位偵測數位電路320所發出的電容放大倍率調整參數KA，因此第5圖所示之電容偵測類比電路310在應用於第4圖所示之觸控面板偵測電路300時，傳遞電容放大倍率調整參數K2之路徑並不存在，且第9圖所示累加單元622傳遞給電容偵測類比電路310之電容放大倍率調整參數KA及時序控制單元616傳遞校正起始訊號Scal給電容偵測類比電路310之二路徑亦不使用。

校準單元560校正電容放大倍率K2之運作方式可以下列公式表示：

K2_1=2 ^m ‧(1+δ )‧K 3+Δ　(5)

K2_2=2 ^{m +1} ‧(1+δ )‧K 3+Δ　(6)

Δ=2‧K 2_1-K 2_2　(7)

K 2_1-Δ=2 ^m ‧(1+δ )‧K 3　(8)

K 2_original =2 ^m ‧δ ‧K 3　(11)

K 2_final =2 ^m ‧K 3=K 2_original -2 ^m ‧δ ‧K 3-Δ　(12)

上列公式中，係以δ 表示電容放大倍率K2中的線性誤差，並以Δ表示電容放大倍率K2中的直流誤差，因此可得到電容放大倍率K2之二次測試值K2_1、K2_2如公式(5)、(6)。由公式(5)、(6)可得到直流誤差Δ如公式(7)。由於電容放大倍率K2係為K3之倍數，因此K2可以2 ^m ‧K 3的方式表示。將公式(7)進行如公式(8)、(9)、(10)等代數變換，再加上製程中對電容放大倍率K2之一預設線性誤差K2_original如公式(11)的設定，可得到最後K2的校正值K2_final。觀察公式(12)可知，K2_final係已濾除了電容放大倍率K2中的線性誤差與直流誤差，故可有效的提高電容放大倍率K2的解析度。第10圖中所示之校準單元560中所包含之各元件與各元件之間的連接關係即根據上述公式(5)至(12)所得。直流誤差Δ係被暫存於暫存器740。線性誤差δ 中受K3影響的部分δ ‧K 3係暫存於暫存器750。預設線性誤差K2_original係暫存於暫存器770中，且其目的係用來將最後得到之K2_final所包含之線性誤差縮減至比預設線性誤差K2_original還小的範圍。最後得到的校正值K2_final係暫存於暫存器760，且在校準單元560傳輸校準訊號Cal至電晶體組M4b以控制M4b的寬長比時，會根據K2_final來產生對應之校準訊號Cal，以使得由電流鏡520所產生出來電容放大倍率K2的值可以確實的減少線性誤差與直流誤差，而更佳的減緩了第6圖所示產生出誤差的現象。

本發明係揭露一種觸控面板偵測電路，以解決先前技術中觸控面板偵測電路欲提高其偵測感應電容的解析度時需加大其面板之面積或體積以實體加大內部電容的問題。在本發明中，主要係藉由加大通過感應電容之電流強度來等效形成放大了複數倍電容值的感應電容，以使後端以脈衝寬度調變訊號偵測放大之感應電容值時可以得到較高之精確度。本發明亦另使用一種具有自我校正機制的電容偵測類比電路，藉由對電容偵測類比電路中之輸出訊號濾除其線性誤差及直流誤差，可以有效的提高電容放大倍率之精確度，而減緩因受到雜訊影響使電容放大倍率出現誤差的現象。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100、300．．．觸控面板偵測電路

110．．．偵測裝置

120．．．電容偵測電路

130．．．時間至數位轉換器

140．．．數位訊號處理單元

310．．．電容偵測類比電路

320．．．電容偵測數位電路

330．．．數位訊號處理單元

410、420、510、520、570．．．電流鏡

470、580．．．運算放大器

480、540、550．．．開關模組

560．．．校準單元

610．．．控制電路

612、614．．．計數器

616．．．時序控制單元

620．．．脈衝寬度至數位轉換模組

622．．．累加單元

624、626．．．及邏輯閘

710、720、730、740、750、745、760、770．．．暫存器

765．．．位元右移單元

775、785．．．位元左移單元

725、735、745．．．加法器

T1、T2、T5、T6、M1、M2、M2a、M3、M4、M6、M7、MS0、MS1、MS2、MS3、...、MS7、MS8、MS9．．．電晶體

T3、T4、MP1、MP2．．．開關電晶體

OPref、OPCOM、430、440、450、542、544、552、554．．．比較器

DFF、DFF1、DFF2．．．D正反器

R1、R2、R3．．．電阻

Cin、Cin1、Cin2．．．等效電容

Csense．．．感應電容

M4b．．．電晶體組

CK．．．時脈訊號

CKB．．．反時脈訊號

K1、K2、K3．．．寬長比係數

VDD．．．直流電源

IT1、IT2、IM1、IM2、IM2a、IM4、IM7．．．電流

VREF．．．參考電壓

Vramp、VH、VL．．．電壓

PWM、PWM1、PWM2．．．輸出訊號

VSS．．．接地端

Cal．．．校準訊號

SP．．．偵測起始訊號

PP．．．處理起始訊號

KA．．．電容放大倍率調整參數

PWMD．．．週期累加訊號

第1圖為一般觸控面板偵測電路的示意圖。

第2圖為第1圖所示之電容偵測電路的示意圖。

第3圖為第2圖所示之電容偵測電路中部分節點之電位示意圖。

第4圖為根據本發明之一實施例所揭露之一觸控面板偵測電路的示意圖。

第5圖為第4圖所示之電容偵測類比電路的詳細示意圖。

第6圖為第5圖中所示之節點INT與輸出訊號PWM的電位與波形示意圖。

第7圖為根據本發明之一實施例所揭露具有自我校正功能之電容偵測類比電路的示意圖。

第8圖為第7圖所示之電容偵測類比電路中包含之電晶體組M4b的詳細示意圖。

第9圖為第4圖所示電容偵測數位電路之詳細示意圖。

第10圖為第7圖所示校準單元的詳細示意圖。

第11圖為第9圖所示之電容偵測數位電路之感應週期與處理週期的簡略時序示意圖。

110．．．偵測裝置

310．．．電容偵測類比電路

510、520、570．．．電流鏡

470、580．．．運算放大器

540、550．．．開關模組

560．．．校準單元

T3、T5、T6、MP1、MP2、M1、M2、M2a、M3、M6、M7．．．電晶體

430、542、544、552、554．．．比較器

DFF1、DFF2．．．D正反器

R2、R3．．．電阻

Cin1、Cin2．．．等效電容

Csense．．．感應電容

M4b．．．電晶體組

CK．．．第一時脈訊號

CKB．．．第二時脈訊號

K1、K2、K3．．．寬長比係數

VDD．．．直流電源

IM2、IM2a、IM4、IM7．．．電流

VREF．．．參考電壓

VH、VL．．．電壓

PWM、PWM1、PWM2．．．輸出訊號

VSS．．．接地端

Cal．．．校準訊號

KA．．．電容放大倍率調整參數

Claims (8)

1. 一種觸控面板偵測電路，包含：一電容偵測類比電路，包含：一第一電流鏡，包含：一第一電晶體，其源極係耦接於一直流電源，且該第一電晶體之汲極係耦接於該第一電晶體之閘極與一觸控面板所包含之一感應電容；及一第二電晶體，其閘極係耦接於該第一電晶體之閘極，且該第二電晶體之源極係耦接於該第一電晶體之源極；一第二電流鏡，包含：一第三電晶體，其汲極係耦接於該第二電晶體之汲極，且該第三電晶體之閘極係耦接於該直流電源；一第四電晶體，其閘極係耦接於該第三電晶體之閘極，且該第四電晶體之汲極係耦接於該第三電晶體之汲極；及一運算放大器，其輸入端係耦接於該第三電晶體之源極，且該運算放大器之輸出端係耦接於該第四電晶體之源極；及一開關模組，耦接於該第四電晶體之汲極，該開關模組係根據該第四電晶體之汲極的電位產生一輸出訊號；及一等效電容，其一第一端係耦接於該第三電晶體之源極， 且該等效電容之一第二端係耦接於一接地端；一電容偵測數位電路，包含一脈衝寬度至數位轉換模組，該脈衝寬度至數位轉換模組包含一累加單元，該累加單元用來累加該輸出訊號之一工作週期，以產生一週期累加訊號；及一數位訊號處理單元，用來對該週期累加訊號進行線性化以產生一線性化訊號，以判讀該感應電容之電容值；其中該第四電晶體之寬長比係為該第三電晶體之寬長比的整數倍。
2. 如請求項1所述之觸控面板偵測電路，其中該電容偵測類比電路另包含：一第一開關電晶體，其汲極係耦接於該第一電晶體之汲極；一第一比較器，其一正輸入端係耦接於一參考電壓，該第一比較器之一負輸入端係耦接於該第一開關電晶體之源極，且該第一比較器之輸出端係耦接於該第一開關電晶體之閘極；一第二開關電晶體，其汲極係耦接於該第一開關電晶體之源極，該第二開關電晶體之閘極係耦接於一第一時脈訊號，且該第二開關電晶體之源極係耦接於該感應電容之一第一端；及一第三開關電晶體，其閘極係耦接於一第二時脈訊號，該第三開關電晶體之汲極係耦接於該第二開關電晶體之 源極，且該第三開關電晶體之源極係耦接於該感應電容之一第二端與該接地端；其中該第一時脈訊號與該第二時脈訊號之相位係彼此相反。
3. 如請求項1所述之觸控面板偵測電路，其中該開關模組係包含：一第二比較器，其一正輸入端係耦接於該第四電晶體之汲極，且該第二比較器之一負輸入端係耦接於一第一參考電位；一第三比較器，其一正輸入端係耦接於一第二參考電位，且該第三比較器之一負輸入端係耦接於該第二比較器之該正輸入端；及一D正反器，其設定端係耦接於該第二比較器之一輸出端，且該D正反器之重置端係耦接於該第三比較器之一輸出端；其中該電容偵測類比電路另包含：一第四開關電晶體，其閘極係耦接於該D正反器之一正輸出端，且該第四開關電晶體之源極係耦接於該接地端；及一電阻，其一第一端係耦接於該第四電晶體之汲極，且該電阻之一第二端係耦接於該第四開關電晶體之汲極。
4. 如請求項1所述之觸控面板偵測電路，其中該電容偵測數位電路另包含：一控制電路，包含：一第一計數器，用來對該電容偵測數位電路之一感應週期進行計數；一第二計數器，用來對該電容偵測數位電路之一處理週期進行計數；及一時序控制單元，用來根據該第一計數器與該第二計數器之計數及該電容偵測類比電路所使用之一時脈訊號，起始該電容偵測數位電路之該感應週期或該處理週期，且該第一計數器與該第二計數器係根據該時脈訊號對該感應週期與該處理週期進行計數；及其中該脈衝寬度至數位轉換模組另包含：一第一及邏輯閘，其一第一輸入端係耦接於該時序控制單元以起始該感應週期，且該第一及邏輯閘之一第二輸入端係耦接於該輸出訊號；及一第二及邏輯閘，其一第一輸入端係耦接於該累加單元之一第一輸出端以接收該週期累加訊號，且該第二及邏輯閘之一第二輸入端係耦接於該時序控制單元以起始該處理週期；其中該累加單元之該第一輸入端係耦接於該第一及邏輯閘之一輸出端，且該累加單元之一第二輸入端係 耦接於該時脈訊號。
5. 一種觸控面板偵測電路，包含：一電容偵測類比電路，包含：一第一電流鏡，包含：一第一電晶體，其源極係耦接於一直流電源，且該第一電晶體之汲極係耦接於該第一電晶體之閘極與一觸控面板所包含之一感應電容；一第二電晶體，其閘極係耦接於該第一電晶體之閘極，且該第二電晶體之源極係耦接於該第一電晶體之源極；及一第三電晶體，其閘極係耦接於該第一電晶體之閘極，且該第三電晶體之源極係耦接於該第一電晶體之源極；一第二電流鏡，包含：一第四電晶體，其汲極係耦接於該第二電晶體之汲極，且該第四電晶體之閘極係耦接於該直流電源；一電晶體組，包含複數個並聯之電晶體，該電晶體組包含之該複數個電晶體之汲極係耦接於該第四電晶體之汲極；及一第一運算放大器，其輸入端係耦接於該第四電晶體之源極，且該運算放大器之輸出端係耦接於該電晶體組包含之該複數個電晶體之源極； 一第三電流鏡，包含：一第五電晶體，其汲極係耦接於該第三電晶體之汲極，且該第五電晶體之閘極係耦接於該直流電源；一第六電晶體，其汲極係耦接於該第五電晶體之汲極，且該第六電晶體之閘極係耦接於該第五電晶體之閘極；及一第二運算放大器，其輸入端係耦接於該第五電晶體之源極，且該第二運算放大器之輸出端係耦接於該第六電晶體之源極；一第一開關模組，耦接於該第五電晶體之汲極，該第一開關模組係根據該第五電晶體之汲極的電位產生一第一輸出訊號；一第二開關模組，耦接於該第四電晶體之汲極，該第二開關模組係根據該第四電晶體之汲極的電位產生一第二輸出訊號；一第一等效電容，其一第一端係耦接於該第五電晶體之源極，且該等效電容之一第二端係耦接於一接地端；一第二等效電容，其一第一端係耦接於該第四電晶體之源極，且該等效電容之一第二端係耦接於該接地端；及一校準單元，耦接於該電晶體組所包含之該複數個電晶體之閘極，該校準單元用來根據該第一輸出訊號與該第二輸出訊號之間之一工作週期比，產生一第三輸出訊號及一電容放大倍率調整訊號，並將該電容放大倍率 調整訊號傳輸至該電晶體組所包含之該複數個電晶體以控制該電晶體組之寬長比；一電容偵測數位電路，包含一脈衝寬度至數位轉換模組，該脈衝寬度至數位轉換模組包含一累加單元，該累加單元用來累加該第三輸出訊號之一工作週期，以產生一週期累加訊號；及一數位訊號處理單元，用來對該週期累加訊號進行線性化以產生一線性化訊號，以判讀該感應電容之電容值；其中該電晶體組與該第四電晶體之間的寬長比比率係高於該第六電晶體與該第五電晶體之間的寬長比比率。
6. 如請求項5所述之觸控面板偵測電路，其中該電容偵測類比電路另包含：一第一開關電晶體，其汲極係耦接於該第一電晶體之汲極；一第一比較器，其一正輸入端係耦接於一參考電壓，該第一比較器之一負輸入端係耦接於該第一開關電晶體之源極，且該第一比較器之輸出端係耦接於該第一開關電晶體之閘極；一第二開關電晶體，其汲極係耦接於該第一開關電晶體之源極，該第二開關電晶體之閘極係耦接於一第一時脈訊號，且該第二開關電晶體之源極係耦接於該感應電容之一第一端；及一第三開關電晶體，其閘極係耦接於一第二時脈訊號，該 第三開關電晶體之汲極係耦接於該第二開關電晶體之源極，且該第三開關電晶體之源極係耦接於該感應電容之一第二端與該接地端；其中該第一時脈訊號與該第二時脈訊號之相位係彼此相反。
7. 如請求項5所述之觸控面板偵測電路，其中該第一開關模組係包含：一第二比較器，其一正輸入端係耦接於該第五電晶體之汲極，且該第二比較器之一負輸入端係耦接於一第一參考電位；一第三比較器，其一正輸入端係耦接於一第二參考電位，且該第三比較器之一負輸入端係耦接於該第二比較器之該正輸入端；及一第一D正反器，其設定端係耦接於該第二比較器之一輸出端，該第一D正反器之重置端係耦接於該第三比較器之一輸出端，且該第一D正反器之一負輸出端係耦接於該教準單元以輸出該第一輸出訊號；其中該第二開關模組係包含：一第四比較器，其一正輸入端係耦接於該第四電晶體之汲極，且該第四比較器之一負輸入端係耦接於該第一參考電位；一第五比較器，其一正輸入端係耦接於該第二參考電位， 且該第五比較器之一負輸入端係耦接於該第四比較器之該正輸入端；及一第二D正反器，其設定端係耦接於該第四比較器之一輸出端，該第二D正反器之重置端係耦接於該第五比較器之一輸出端，且該第二D正反器之一負輸出端係耦接於該教準單元以輸出該第二輸出訊號；其中該電容偵測類比電路另包含：一第四開關電晶體，其閘極係耦接於該第一D正反器之一正輸出端，且該第四開關電晶體之源極係耦接於該接地端；一第一電阻，其一第一端係耦接於該第五電晶體之汲極，且該第一電阻之一第二端係耦接於該第四開關電晶體之汲極；一第五開關電晶體，其閘極係耦接於該第二D正反器之一正輸出端，且該第五開關電晶體之源極係耦接於該接地端；及一第二電阻，其一第一端係耦接於該第四電晶體之汲極，且該第二電阻之一第二端係耦接於該第五開關電晶體之汲極。
8. 如請求項5所述之觸控面板偵測電路，其中該電容偵測數位電路另包含：一控制電路，包含： 一第一計數器，用來對該電容偵測數位電路之一感應週期進行計數；一第二計數器，用來對該電容偵測數位電路之一處理週期進行計數；及一時序控制單元，用來根據該第一計數器與該第二計數器之計數及該電容偵測類比電路所使用之一時脈訊號，起始該電容偵測數位電路之該感應週期或該處理週期，且該第一計數器與該第二計數器係根據該時脈訊號對該感應週期與該處理週期進行計數，該時序控制單元亦於該處理週期發出一起始校準訊號至該電容偵測類比電路；其中該脈衝寬度至數位轉換模組另包含：一第一及邏輯閘，其一第一輸入端係耦接於該時序控制單元以起始該感應週期，且該第一及邏輯閘之一第二輸入端係耦接於該第三輸出訊號；及一第二及邏輯閘，其一第一輸入端係耦接於該累加單元之一第二輸出端以接收該週期累加訊號，且該第二及邏輯閘之一第二輸入端係耦接於該時序控制單元以起始該處理週期；其中該累加單元之一第一輸入端係耦接於該第一及邏輯閘之輸出端，該累加單元之一第二輸入端係耦接於該時脈訊號，且該累加單元之一第一輸出端係發出一電容放大倍率調整參數至該電容偵測類比電路；及 其中該校準單元係根據該電容放大倍率調整參數控制該電晶體組之寬長比。