TWI407512B - 半導體封裝件之製造方法 - Google Patents
半導體封裝件之製造方法 Download PDFInfo
- Publication number
- TWI407512B TWI407512B TW99119341A TW99119341A TWI407512B TW I407512 B TWI407512 B TW I407512B TW 99119341 A TW99119341 A TW 99119341A TW 99119341 A TW99119341 A TW 99119341A TW I407512 B TWI407512 B TW I407512B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- encapsulant
- manufacturing
- carrier
- support column
- Prior art date
Links
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本發明是有關於一種半導體封裝件之製造方法,且特別是有關於一種可改變重佈晶片封膠體之翹曲程度的半導體封裝件的製造方法。
近年來電子裝置蓬勃的應用於日常生活中,業界無不致力發展微型且多功能之電子產品,以符合市場需求。
有別於傳統以單一晶片(die)為加工標的封裝技術,重佈晶片之封膠體級封裝(Chip-redistribution Encapsulant Level Package)是以整片重佈晶片封膠體(Chip-redistribution Encapsulant)作為封裝處理的對象。換言之,相較於傳統之單一晶片封裝,重佈晶片封膠體級封裝是在尚未將個別的晶粒分離之前就對重佈晶片封膠體上之晶粒以呈熔融狀態的封膠進行封裝。如此,將簡化晶片封裝之後段製程,同時可節省了封裝製程時間及成本。
然而,重佈晶片封膠體之封膠在凝固後收縮後,使整個重佈晶片封膠體往上翹曲(warpage)。於後續半導體製程中,往上翹曲之重佈晶片封膠體以外凸面迎向熱源,因此導致重佈晶片封膠體的受熱不均而影響後續製程所形成之半導體結構的品質。
本發明係有關於一種半導體封裝件之製造方法,重佈晶片封膠體於一製程中的工作溫度實質上大於重佈晶片封膠體之封膠的玻璃轉化溫度,使封膠轉變成可塑性狀態進而重新分佈而形成出下凹之翹曲外形。如此,於後續製程中,下凹翹曲之重佈晶片封膠體以內凹面迎向溫度較高的方向,使整個重佈晶片封膠體的受熱較均勻。
根據本發明之一方面,提出一種半導體封裝件之製造方法。製造方法包括以下步驟。提供一重佈晶片封膠體(Chip-redistribution Encapsulant),重佈晶片封膠體包括複數個半導體元件及一封膠(package body);提供一載具,載具包括一載體及一支撐柱,該支撐柱設於該載體上;於一製程中,設置重佈晶片封膠體於支撐柱上,製程之工作溫度實質上大於封膠的玻璃轉化溫度(glass transition temperature),使重佈晶片封膠體於製程中係往載體的方向翹曲。
為讓本發明之上述內容能更明顯易懂,下文特舉較佳實施例,並配合所附圖式,作詳細說明如下:
請參照第1圖及第2A至2B圖,第1圖繪示依照本發明較佳實施例之半導體封裝件之製造方法流程圖,第2A至2B圖繪示依照本發明較佳實施例之半導體封裝件的製造示意圖。
於步驟S102中,提供如第2A圖所示之重佈晶片封膠體102。如第2A圖中局部2’之放大圖所示,重佈晶片封膠體102包括數個半導體元件108及封膠110,其中已凝固的封膠110包覆半導體元件108且僅露出半導體元件108之接墊124,此處的半導體元件108例如是晶片。此外,封膠110的材質係高分子材料,其可包括酚醛基樹脂(Novolac-based resin)、環氧基樹脂(epoxy-based resin)、矽基樹脂(silicone-based resin)或其他適當之包覆劑。封膠110亦可包括適當之填充劑,例如是粉狀之二氧化矽。封膠110之玻璃轉化溫度(glass transition temperature)約介於140℃-150℃之間,然此非用以限制本發明,玻璃轉化溫度視封膠110的成分、種類而定。
封膠110在凝固過程中收縮,使重佈晶片封膠體102最後呈上凹(往上翹曲)的翹曲外形,如第2A圖所示。
接著,於步驟S104中,提供如第2A圖所示之載具106。載具106用以承載重佈晶片封膠體102並包括載體112、支撐柱114及數根阻擋柱128。其中,支撐柱114固設於載體112上,且支撐柱114之頂面120係弧面。
支撐柱114的耐熱溫度約等於或大於製程的工作溫度。例如,製程的工作溫度介於140℃至210℃之間,在此情況下,支撐柱114的材質可以是熔點大於140℃或大於210℃之金屬,例如是不銹鋼。
載體112例如是熱板(hot plate)。於微影製程(photolithography)中,重佈晶片封膠體102設置於載體112上後,可形成重分佈層(Redistribution Layer)於重佈晶片封膠體102上,此處的重分佈層例如是介電保護層及圖案化線路層。
此外,該些阻擋柱128環繞支撐柱114設於載體112上並鄰近於重佈晶片封膠體102之邊緣,藉以穩定重佈晶片封膠體102,避免重佈晶片封膠體102過度搖晃及傾斜。
然後,於步驟S106中,於一製程中,將重佈晶片封膠體102以機械手臂放置於支撐柱114之頂面120上,如第2A圖所示。較佳但非限定地,重佈晶片封膠體102以其中心部位放置於支撐柱114上。
此外,該製程指的是重佈晶片封膠體102上之數層結構層的形成製程。此處之該些結構層例如是介電保護層、圖案化線路層及銲球等。透過該製程及一切割製程後,該些結構層與重佈晶片封膠體102形成數個半導體封裝件。
該製程之工作溫度實質上大於封膠110的玻璃轉化溫度,如此,重佈晶片封膠體102於製程中係往載體112的方向翹曲。進一步地說,當工作溫度高於封膠110之玻璃轉化溫度時,封膠110由固態轉變為具可塑性的狀態(膠態),具可塑性的封膠受到本身重力的影響開始流動而重新分布。由於重佈晶片封膠體102被支撐柱114撐高,使重佈晶片封膠體102與載體112之間形成一撐高空間S1(撐高空間S1繪示於第2A圖),因此使重佈晶片封膠體102的邊緣可往撐高空間S1的方向翹曲(即往下翹曲),進而使第2A圖中上凹的重佈晶片封膠體102漸漸轉變成如第2B圖所示之下凹翹曲(往下翹曲)的重佈晶片封膠體102。其中,下凹翹曲之重佈晶片封膠體的翹曲量a可介於100微米(μm)至1000μm之間。
如第2B圖所示,由於本實施例之支撐柱114的作用,使重佈晶片封膠體102往下翹曲而以內凹面116迎向載體112的加熱面118,產生了類似蓋子(cover)蓋住加熱面118的效果,使加熱面118的熱量H1有效地被利用且整個重佈晶片封膠體102的受熱也較均勻。
本實施例之支撐柱114的高度h至少0.3mm,然此非用以限制本發明,只要重佈晶片封膠體102被撐高,重佈晶片封膠體102之封膠110在流動後就能轉變成如第2B圖所示之下凹的重佈晶片封膠體102。本發明對支撐柱114的高度h並不作任何限制。
此外,可透過支撐柱114的高度h來控制重佈晶片封膠體102的下凹翹曲程度。例如,若欲得到下凹翹曲量較小的重佈晶片封膠體,可使用高度h較短的支撐柱來達成;反之,若欲得到下凹翹曲量較大的重佈晶片封膠體,可使用高度h較長的支撐柱來達成。透過對重佈晶片封膠體102之下凹翹曲量的可控制性,於該製程後可提供一具有適當之下凹翹曲量的重佈晶片封膠體給後續製程,藉以平衡後續製程中對重佈晶片封膠體所導致的上凹翹曲量,如此可減小最終半導體封裝件產品的翹曲量,使半導體封裝件的良率及品質大大地提升。
於本步驟S106中,將重佈晶片封膠體102設置於載具106上後,可形成一第一介電層(未繪示)於重佈晶片封膠體102上,其中該第一介電層露出半導體元件108;然後,形成一圖案化線路層(未繪示)於該第一介電層上,其中,該圖案化線路層透過該第一介電層之貫孔電性連接於半導體元件108;然後,形成一第二介電層(未繪示)於該圖案化線路層上;然後,對應半導體元件108的位置切割重佈晶片封膠體102、該第一介電層及該第二介電層,以形成數個半導體封裝件(未繪示)。
此外,雖然步驟S106中該製程係以形成第一介電層、圖案化線路層及第二介電層為例作說明。然於另一實施例之半導體封裝件的製造方法中,該製程可包括退火(annealing)製程,即熱穩定製程。熱穩定製程可於步驟S106之前完成,接下來係進一步說明。請參照第3圖,其繪示本發明另一實施例之半導體封裝件的製造方法中載具的示意圖。為不使圖式過於複雜,第3圖僅繪示出烤箱222之左上方的載具206中最下方的重佈晶片封膠體102。
載具206係容置庫(magazine),而其載體212係該容置庫之載板,支撐柱114固設於載體212上。數片重佈晶片封膠體102分別設置於數個載體212上,數個載具206可被設置於烤箱(oven)222內,烤箱所產生的熱風H2通過開放空間S2而烘烤設置於載體212上的重佈晶片封膠體102。
如第3圖所示,熱風H2雖然僅從烤箱之一側226進入至烤箱222內,然由於支撐柱114的作用,使該些載具206內所有的重佈晶片封膠體102於該製程後都能形成下凹翹曲外形。如此一來,該些載具206內所有的重佈晶片封膠體102的翹曲方向一致,使每片重佈晶片封膠體102的品質也較一致。進一步地說,本實施例之半導體封裝件的製造方法中,半導體封裝件的翹曲量較不受烤箱之入風口及出風口之設計的影響。
本發明上述實施例所揭露之半導體封裝件之製造方法,重佈晶片封膠體在製程的工作溫度實質上大於重佈晶片封膠體之封膠的玻璃轉化溫度,使封膠轉變成可塑性狀態進而重新分佈而形成出下凹之翹曲外形。如此,於後續製程中,下凹翹曲之重佈晶片封膠體以內凹面迎向溫度較高的方向,使整個重佈晶片封膠體的受熱較均勻。
綜上所述,雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾。因此,本發明之保護範圍當視後附之申請專利範圍所界定者為準。
102...重佈晶片封膠體
106、206...載具
108...半導體元件
110...封膠
112、212...載體
114...支撐柱
116...內凹面
118...加熱面
120...頂面
124...接墊
128...阻擋柱
222...烤箱
226...一側
a...翹曲量
h...高度
H1...熱量
H2...熱風
S1...撐高空間
S2...開放空間
第1圖繪示依照本發明較佳實施例之半導體封裝件之製造方法流程圖。
第2A至2B圖繪示依照本發明較佳實施例之半導體封裝件的製造示意圖。
第3圖繪示本發明另一實施例之半導體封裝件的製造方法中載具的示意圖。
S102-S106...步驟
Claims (10)
- 一種半導體封裝件的製造方法,包括:提供一重佈晶片封膠體(Chip-redistribution Encapsulant),該重佈晶片封膠體包括複數個半導體元件及一封膠(package body);提供一載具,該載具包括一載體及一支撐柱,該支撐柱設於該載體上;於一製程中,設置該重佈晶片封膠體於該支撐柱上,該製程之一工作溫度實質上大於該封膠的玻璃轉化溫度(glass transition temperature),使該重佈晶片封膠體於該製程中係往該載體的方向翹曲。
- 如申請專利範圍第1項所述之製造方法,其中該製程係熱穩定製程。
- 如申請專利範圍第1項所述之製造方法,其中於設置該重佈晶片封膠體於該支撐柱之該步驟更包括:形成一第一介電層於該重佈晶片封膠體上。
- 如申請專利範圍第3項所述之製造方法,其中該第一介電層露出該些半導體元件,於設置該重佈晶片封膠體於該支撐柱之該步驟更包括:形成一圖案化線路層於該第一介電層上,該圖案化線路層透過該第一介電層電性連接於該些半導體元件。
- 如申請專利範圍第4項所述之製造方法,其中於設置該重佈晶片封膠體於該支撐柱之該步驟更包括:形成一第二介電層於該圖案化線路層上。
- 如申請專利範圍第1項所述之製造方法,其中該 支撐柱之耐熱溫度至少等於該工作溫度。
- 如申請專利範圍第1項所述之製造方法,其中該支撐柱的材質係金屬。
- 如申請專利範圍第7項所述之製造方法,其中該支撐柱的材質係不銹鋼。
- 如申請專利範圍第1項所述之製造方法,其中該支撐柱的高度至少0.3毫米(mm)。
- 如申請專利範圍第1項所述之製造方法,其中於將該重佈晶片封膠體設置於該支撐柱之該步驟中,該重佈晶片封膠體設於該支撐柱之一頂面,其中該頂面係弧面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99119341A TWI407512B (zh) | 2010-06-14 | 2010-06-14 | 半導體封裝件之製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99119341A TWI407512B (zh) | 2010-06-14 | 2010-06-14 | 半導體封裝件之製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201145409A TW201145409A (en) | 2011-12-16 |
TWI407512B true TWI407512B (zh) | 2013-09-01 |
Family
ID=46765940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW99119341A TWI407512B (zh) | 2010-06-14 | 2010-06-14 | 半導體封裝件之製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI407512B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200731475A (en) * | 2005-10-19 | 2007-08-16 | Texas Instruments Inc | Semiconductor assembly for improved device warpage and solder ball coplanarity |
TW200837909A (en) * | 2007-03-09 | 2008-09-16 | Advanced Semiconductor Eng | Substrate process for embedded component |
-
2010
- 2010-06-14 TW TW99119341A patent/TWI407512B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200731475A (en) * | 2005-10-19 | 2007-08-16 | Texas Instruments Inc | Semiconductor assembly for improved device warpage and solder ball coplanarity |
TW200837909A (en) * | 2007-03-09 | 2008-09-16 | Advanced Semiconductor Eng | Substrate process for embedded component |
Also Published As
Publication number | Publication date |
---|---|
TW201145409A (en) | 2011-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI597786B (zh) | 半導體封裝結構及其製法 | |
TWI518854B (zh) | 模封組件及模封材料 | |
TW201312669A (zh) | 半導體封裝結構的製造方法 | |
CN103620752A (zh) | 树脂封装电子元件的制造方法及树脂封装电子元件的制造装置 | |
US7950144B2 (en) | Method for controlling warpage in redistributed chip packaging panels | |
JP2004179345A (ja) | 半導体用基板シート材及びその製造方法、及び基板シート材を用いたモールド方法及び半導体装置の製造方法 | |
KR20140111576A (ko) | 패키지온패키지 구조물 및 그 형성 방법 | |
US8609462B2 (en) | Methods for forming 3DIC package | |
US8148210B1 (en) | Method for fabricating a semiconductor chip panel | |
TWI307550B (en) | Polygonal, rounded, and circular flip chip ball grid array board | |
JP6438794B2 (ja) | モールド金型、樹脂モールド装置及び樹脂モールド方法 | |
TWI407512B (zh) | 半導體封裝件之製造方法 | |
JP2015220235A (ja) | 半導体装置 | |
US20160172214A1 (en) | Molded Electronic Package Geometry To Control Warpage And Die Stress | |
TWM455256U (zh) | 封裝結構 | |
CN104183509B (zh) | 半导体封装件的制法 | |
TWI618160B (zh) | Semiconductor device having a multi-wafer stack, a gold bond wire, and a fan-out type RDL layer Low cost manufacturing method | |
JP5499986B2 (ja) | 半導体装置の製造方法及び半導体製造装置 | |
JP2010141261A (ja) | 半導体装置の中間構造体及び中間構造体の製造方法 | |
JP2010016239A (ja) | 半導体装置の製造方法 | |
US8912051B1 (en) | Method for controlling molding compound geometry around a semiconductor die | |
US9349613B1 (en) | Electronic package with embedded materials in a molded structure to control warpage and stress | |
TW201803050A (zh) | 散熱型封裝結構 | |
TW201419466A (zh) | 半導體封裝件之製法 | |
JP2010221430A (ja) | モールド樹脂及び樹脂モールド方法 |