KR20140111576A - 패키지­온­패키지 구조물 및 그 형성 방법 - Google Patents

패키지­온­패키지 구조물 및 그 형성 방법 Download PDF

Info

Publication number
KR20140111576A
KR20140111576A KR1020130096367A KR20130096367A KR20140111576A KR 20140111576 A KR20140111576 A KR 20140111576A KR 1020130096367 A KR1020130096367 A KR 1020130096367A KR 20130096367 A KR20130096367 A KR 20130096367A KR 20140111576 A KR20140111576 A KR 20140111576A
Authority
KR
South Korea
Prior art keywords
solder balls
package
molding material
solder
molding
Prior art date
Application number
KR1020130096367A
Other languages
English (en)
Other versions
KR101506800B1 (ko
Inventor
치엔-선 리
정 웨이 쳉
하오-쳉 호우
청-딩 왕
지은 이 우
밍-청 성
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20140111576A publication Critical patent/KR20140111576A/ko
Application granted granted Critical
Publication of KR101506800B1 publication Critical patent/KR101506800B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

방법이, 하부 패키지의 땜납 볼들을 코인가공하는 단계를 포함하고, 상기 코인가공 단계 후에 상기 땜납 볼들의 상부 표면들이 편평화된다. 상기 땜납 볼들이 몰딩 재료 내에서 몰딩된다. 땜납 볼들의 상부 표면들이 몰딩 재료 내의 관통 트렌치들이 된다.

Description

패키지­온­패키지 구조물 및 그 형성 방법{PACKAGE­ON­PACKAGE STRUCTURE AND METHODS FOR FORMING THE SAME}
본원은 2013년 3월 11일자로 출원되고, 명칭이 "Package-on-Package Structure and Methods for Forming the Same"인 미국 가명세서 특허출원 제 61/776,747 호의 이익 향유를 주장하고, 이러한 출원은 본원에서 참조로서 포함된다.
기존의 패키지-온-패키지(PoP) 패키징 프로세스에서, 하부 패키지가 먼저 형성되고, 그러한 하부 패키지는 패키지 기판에 본딩된 장치 다이(device die)를 포함한다. 이어서, 몰딩 화합물이 패키지 기판 상에 몰딩되고, 장치 다이가 몰딩 화합물로 몰딩된다. 패키지 기판은 장치 다이가 놓인 패키지 기판의 측부(side)와 동일한 측부 상에 있는 땜납 볼들(solder balls)을 더 포함한다. 땜납 볼들은 하부 패키지를 상부 패키지에 연결하기 위해서 이용된다. 몰딩-관통(through-molding) 개구부들이 몰딩 화합물 내에 형성되고, 그에 따라 땜납 볼들이 몰딩-관통 개구부들을 통해서 노출된다. 몰딩-관통 개구부들의 형성시에, 레이저 드릴을 이용하여 커넥터들을 덮고 있는 몰딩 화합물의 부분들을 제거한다. 레이저 드릴은 처리량이 적은(low throughput) 프로세스이다. 비록, 몰딩 화합물이 땜납 볼들을 완전히 덮지 않도록 땜납 볼들이 크게 만들어질 수 있지만, 땜납 볼들의 큰 크기로 인해서, 땜납 볼들의 피치(pitch)가 또한 커지게 된다. 또한, 상부 패키지와 하부 패키지 사이의 스탠드-오프(stand-off) 높이가 높아진다.
방법이, 하부 패키지의 땜납 볼들을 코인가공하는 단계를 포함하고, 상기 코인가공 단계 후에 상기 땜납 볼들의 상부 표면들이 편평화된다. 상기 땜납 볼들이 몰딩 재료 내에서 몰딩된다. 땜납 볼들의 상부 표면들이 몰딩 재료 내의 관통 트렌치들이 된다.
실시예들, 및 그 실시예들의 장점들의 보다 완전한 이해를 위해서, 이제 첨부 도면들과 관련하여 기술된 이하의 설명들을 참조한다.
도 1 내지 8은 일부 예시적인 실시예들에 따른 패키지-온-패키지(PoP) 구조물의 제조 중의 중간 스테이지들을 도시한 단면도들이다.
도 9 내지 13은, 땜납 볼들을 코인가공(coin)하기 위해서 핀-타입 몰드 체이스(mold chase)가 이용되는, 다른 실시예들에 따른 POP 구조물의 제조 중의 중간 스테이지들을 도시한 단면도들이다.
도 14 내지 18은, 땜납 볼들을 코인가공하기 위해서 트렌치-타입 몰드 체이스가 이용되는, 또 다른 실시예들에 따른 POP 구조물의 제조 중의 중간 스테이지들을 도시한 단면도들이다.
도 19 내지 23은, 땜납 볼들을 코인가공(coin)하기 위해서 테라스(terrace)-타입 몰드 체이스가 이용되는, 또 다른 실시예들에 따른 POP 구조물의 제조 중의 중간 스테이지들을 도시한 단면도들이다.
개시된 내용의 실시예들의 제조 및 이용을 이하에서 구체적으로 설명한다. 그러나, 그러한 실시예들은 매우 다양한 구체적인 문맥들로 구현될 수 있는 많은 적용가능한 개념들을 제공한다는 것을 이해하여야 할 것이다. 설명된 구체적인 실시예들은 설명을 위한 것이고, 개시 내용의 범위를 제한하지 않는다.
패키지 및 상기 패키지 형성 방법이 여러 가지 실시예들에 따라서 제공된다. 패키지들을 형성하는 중간 스테이지들이 일부 실시예들에 따라서 설명된다. 실시예들의 여러 가지 변형들이 설명된다. 여러 가지 도면들 및 설명적인 실시예들을 통해서, 유사한 참조 번호들을 사용하여 유사한 구성 요소를 나타낸다.
도 1을 참조하면, 패키지 컨포넌트들(10)이 제공된다. 패키지 컨포넌트들(10)은 복수의 패키지 컨포넌트들(10)을 포함하는 패키지 컨포넌트(100) 내에 포함될 수 있을 것이다. 일부 실시예들에서, 패키지 컨포넌트들(10)은 패키지 기판들이다. 따라서, 설명을 통해서, 패키지 컨포넌트들(10)은 패키지 기판들로서 지칭되나, 그러한 패키지 컨포넌트들은 다른 타입의 패키지 컨포넌트들이 될 수도 있을 것이다. 따라서, 패키지 컨포넌트(100)는 패키지 기판 스트립이 될 수 있을 것이다. 다른 실시예들에서, 패키지 컨포넌트들(10)이 인터포저들(interposers)이 된다.
일부 실시예들에서, 패키지 기판들(10)은 실리콘과 같은 반도체 재료로 형성된 기판(11)을 포함한다. 대안적으로, 기판(11)은 유전체 재료로 형성된다. 기판(11)은 또한 라미네이트형(laminated) 유전체 필름들을 포함하는 라미네이트 기판들이 될 수도 있을 것이다. 패키지 기판들(10)은 제 1 표면(10A) 상의 커넥터들(12)을 제 2 표면(10B) 상의 전도성 피쳐들(features)(16)에 대해서 전기적으로 커플링하도록 구성되며, 상기 표면들(10A 및 10B)은 패키지 기판들(10)의 대향 표면들이다. 전도성 피쳐들(16)은, 예를 들어, 금속 패드들이 될 수 있을 것이다. 패키지 기판들(10)은 금속 라인들/비아들(14)을 그 내부에 포함할 수 있을 것이다. 대안적으로, 피쳐들(14)은 기판들(11)을 통해서 침투하는 관통-비아들을 포함한다.
패키지 컨포넌트들(20)이 전기 커넥터들(12)을 통해서 패키지 기판들(10)에 본딩된다. 패키지 컨포넌트들(20)이 다이들이 될 수 있고, 그에 따라 이하에서 대안적으로 다이들(20)로서 지칭되나, 그들은 또한 패키지들과 같은 다른 타입의 패키지 컨포넌트가 될 수도 있을 것이다. 다이들(20)은 트랜지스터들, 커패시터들, 인덕터들, 및 저항기들 등과 같은 집적 회로 장치들(미도시)을 포함하는 장치 다이들이 될 수 있을 것이다. 다이들(20)의 커넥터들(12)에 대한 본딩이 땜납 본딩이 될 수 있을 것이고 또는 직접적인 금속-대-금속 본딩(예를 들어, 구리-대-구리 본딩)이 될 수 있을 것이다. 일부 실시예들에서, 언더필(underfill)(18)이 다이들(20) 및 패키지 기판들(10) 사이의 갭으로 분배될 수 있을 것이다. 다른 실시예들에서, 다이들(20) 및 패키지 기판들(10) 사이의 갭으로 언더필이 분배되지 않는다. 설명 전체를 통해서, 패키지 기판들(10), 다이들(20), 및 땜납 볼들(24)이 하부 패키지(102)로서 조합되어 지칭된다.
땜납 볼들(24)이 패키지 기판들(10)의 상부 표면 상에 형성된다. 땜납 볼들(24)은 커넥터들(12) 및 전도성 피쳐들(16)에 대해서 전기적으로 커플링될 수 있을 것이다. 일부 실시예들에 따라서, 땜납 볼들(24)이 패키지 기판들(10) 상에 위치되고, 땜납 볼들(24)을 패키지 기판들(10)과 접합시키기 위한 리플로우(reflow) 단계가 후속된다. 따라서, 땜납 볼들(24)이 둥근 표면들을 가진다. 일부 실시예들에서, 땜납 볼들(24)의 상부 단부들(24A)이 다이들(20)의 상부 표면들(20A) 보다 더 높다. 대안적인 실시예들에서, 땜납 볼들(24)의 상부 단부들(24A)이 다이들(20)의 상부 표면들(20A)과 실질적으로 동일한 높이이거나, 또는 그보다 낮다.
도 2를 참조하면, 스페이서(26)가 패키지 기판 스트립(100) 상에 배치된다. 비록 스페이서(26)가 구분된(discrete) 부분들을 포함하는 것으로 도시되어 있지만, 도시된 구분된 부분들이 일체화된 스페이서의 부분들이 될 수 있을 것이다. 일부 실시예들에서, 스페이서(26)가 그리드(grid)의 평면도 형상을 가지며, 이때 다이들(20)이 그리드의 그리드 개구부들과 정렬된 상태가 된다. 또한, 땜납 볼들(24)이 그리드의 그리드 개구부들에 대해서 정렬된다. 스페이서(26)의 상부 단부들이 땜납 볼들(24)의 상부 단부들 보다 더 낮다.
도 2에서 또한 도시된 바와 같이, 강성 보드(rigid board)(28)가 땜납 볼들(24)의 위에 배치되고 그에 대해서 정렬된다. 일부 실시예들에서, 강성 보드(28)가 금속, 또는 세라믹 등과 같은 강성 재료를 포함한다. 또한, 강성 보드(28)는 열 전도성 재료로 형성될 수 있을 것이다. 예를 들어, 강성 보드(28)가 스테인리스 스틸로 형성될 수 있을 것이다. 스페이서(26)와 유사하게, 강성 보드(28)가 구분된 부분들을 포함하는 것으로 도시되어 있지만, 도시된 구분된 부분들은 통합된 보드의 부분들이 될 수 있을 것이다. 일부 실시예들에서, 강성 보드(28)는 그리드의 평면도 형상을 가지고, 이때 다이들(20)은 그리드 내의 그리드 개구부들에 대해서 정렬된다. 강성 보드(28)는 스페이서(26)와 중첩되는 부분들을 포함한다. 강성 보드(28)의 하부 표면이 편평하다(공면이다; co-planar).
코인 헤드(30)가 강성 보드(28) 위에 배치된다. 일부 실시예들에서, 코인 헤드(30)가 강성 보드(28)의 평면도(top-view) 크기와 유사한 평면도 크기를 가지고, 그리고 편평한 하부 표면을 가진다. 코인 헤드(30)는 코인 헤드(30)를 하향 구동시켜 강성 보드(28)를 가압하도록 구성된 메커니즘(미도시)에 연결된다. 일부 실시예들에서, 코인 헤드(30)는 강성 보드(28)를 가열하도록 구성된다. 예를 들어, 코인 헤드(30)는 전기적 코일(미도시)을 내부에 포함할 수 있을 것이다.
도 3을 참조하면, 코인 헤드(30)가 강성 보드(28)를 하향 가압하도록 구성되며, 그에 따라 강성 보드(28)가 땜납 볼들(24)의 상부 표면들을 가압하고, 그리고 편평화시킨다. 땜납 볼들(24)의 상부 표면들을 가압 및 편평화시키는 작용은 땜납 볼들(24)을 "코인가공"하는 것으로 지칭된다. 일부 실시예들에서, 강성 보드(28)가 가압되는 시간 기간 동안에, 코인 헤드(30)가 강성 보드(28)를 가열하고, 그러한 강성 보드는 땜납 볼들(24)을 추가적으로 가열한다. 땜납 볼들(24)의 결과적인 온도는 상온(예를 들어, 약 21 ℃ 내지 약 25 ℃) 보다 높아지고, 그리고 땜납 볼들(24)의 용융 온도 보다는 낮다. 일부 예시적인 실시예들에서, 코인가공 프로세스 중에 땜납 볼들(24)의 온도가 약 50 ℃ 내지 약 150 ℃가 된다. 다른 실시예들에서, 땜납 볼들(24)의 가열은 하부로부터 패키지 기판들(10)을 가열함으로써 실시된다.
땜납 볼들(24)의 가열로, 땜납 볼들(24)을 코인가공하기 위해서 요구되는 필요한 힘이 감소된다. 코인 헤드(30)의 하향-가압으로, 땜납 볼들(24)의 높이가 낮아지고, 그리고 강성 보드(28)가 스페이서(26)에 도달할 때까지 강성 보드(28)가 하강되며, 상기 강성 보드(28)가 스페이서(26)에 도달할 때에 코인가공이 중단될 수 있을 것이다. 그에 따라, 스페이서(26)는 코인가공의 정지부(stopper)로서 작용한다. 또한, 스페이서(26)의 두께는 땜납 볼들(24)의 결과적인 높이를 규정한다. 이어서, 스페이서(26), 강성 보드(28), 및 코인 헤드(30)가 제거될 수 있을 것이다. 결과적인 하부 패키지들(102)이 도 4에 도시되어 있다.
코인가공 후에, 도 4에 도시된 바와 같이, 땜납 볼들(24)이 배럴들(barrels)의 단면을 가지고, 그리고 실질적으로 편평한 상부 표면들 및 실질적으로 편평한 하부 표면들을 가진다. 또한, 땜납 볼들(24)의 중간 섹션들이 상부 표면들 및 하부 표면들의 지름들 보다 더 큰 지름들을 가진다.
도 5를 참조하면, 몰딩 재료(32)가 다이들(20) 및 패키지 기판들(10) 상으로 몰딩되고, 이어서 경화된다. 일부 예시적인 실시예들에서, 몰딩 재료(32)는 몰딩 화합물이 될 수 있는 폴리머, 언더필, 또는 몰딩 언더필(MUF) 등을 포함한다. 땜납 볼들(24)이 몰딩 재료(32) 내에 매립된다.
도 6a는 땜납 볼들(24)을 덮는 몰딩 재료(32)의 부분들을 제거하는 레이저 트리밍(trimming) 단계를 도시한다. 레이저 트리밍 프로세스들에서 이용되는 레이저의 에너지가 조정되며, 그에 따라 레이저에 노출될 때 몰딩 재료(32)가 트리밍되는 한편, 땜납 볼들(24)은 레이저에 노출되더라도 제거되지 않는다. 도 6a에 도시된 바와 같이, 레이저 트리밍의 결과로서, 트렌치들(34)이 형성되고, 이때 땜납 볼들(24)이 트렌치들(34)로 노출된다. 결과적인 몰딩 재료(32)는 트렌치들(34) 외부의 표면들(32A), 및 트렌치들(34) 내부의 표면들(32B)을 포함한다. 표면들(32B)은 표면들(32A) 보다 낮다. 또한, 땜납 볼들(24)의 상부 표면들(24A)이 몰딩 재료(32)의 상부 표면들(32B)과 실질적으로 같은 높이이거나 그보다 더 높을 수 있을 것이다.
땜납 볼들(24)이 최대 지름들(D1)을 가지며, 이는 상부 표면들(24A)의 지름들(D2) 보다 더 크다. 땜납 볼들(24)이 배럴 형상들을 가지기 때문에, 땜납 볼들(24)의 각각의 상부 절반부에서, 땜납 볼들의 지름들은 높이가 감소됨에 따라 증가된다. 일부 실시예들에서, 표면들(32B) 위의 땜납 볼들(24)의 부분들이 최대 지름들(D1) 보다 작은 지름들을 가지도록, 레이저 트리밍 프로세스가 제어된다. 달리 설명하면, 땜납 볼들(24)이 최대 지름(D1)을 가지는 높이까지 몰딩 재료(32)의 상부 표면들(32B)이 낮아지지 않도록, 레이저 트리밍이 제어될 수 있을 것이다.
레이저 트리밍은 여러 가지 타입들을 가질 수 있을 것이다. 도 6b 및 6c는 2가지 가능한 타입의 트리밍을 도시한다. 도 6b 및 6c는 하부 패키지들(102) 중 하나의 평면도들이다. 도 6b를 참조하면, 일부 실시예들에서, 동일한 하부 패키지(102) 내의 트렌치들(34)이 상호 연결되어 큰 트렌치들을 형성한다. 또한, 동일한 하부 패키지들(102) 내의 모든 트렌치들(34)이 상호 연결되어, 도 6b에 도시된 바와 같은, 트렌치 링을 형성할 수 있을 것이다. 트렌치 링이 다이(20)를 둘러쌀 수 있을 것이다. 하부 패키지(102)의 단면도는 도 6a에 도시된 것과 유사하다.
도 6c는 땜납 볼들(24)의 각각이 구분된 트렌치들(34)을 통해서 노출되고, 그리고 구분된 트렌치들(34)이 서로로부터 분리된, 다른 타입의 트리밍을 도시한다. 도시된 예에서, 트렌치들(34)은 정사각형의 평면도 형상들을 가진다. 다른 실시예들에서, 트렌치들(34)은, 원형 형상들, 육각형 형상들, 및 팔각형 형상들 등을 포함하는(그러나, 이러한 것으로 제한되는 것은 아니다) 다른 타입들의 평면도 형상들을 가질 수 있을 것이다.
도 7을 참조하면, 상부 패키지들(40)이 하부 패키지들(102) 상에 위치된다. 상부 패키지들(40)의 땜납 볼들(42)이 땜납 볼들(24)에 대해서 정렬되고, 그리고 그 위에 배치된다. 상부 패키지들(40)의 각각이 장치 다이(44), 및 상기 장치 다이(44)가 상부에 본딩된 패키지 기판(46)을 포함할 수 있을 것이다. 또한, 몰딩 재료(48)가 장치 다이(44) 상에 몰딩될 수 있을 것이다.
다음에, 도 8에 도시된 바와 같이, 리플로우가 실시되며, 그에 따라 상부 패키지들(40)이 패키지 기판들(10)로 본딩된다. 리플로우 후에, 땜납 볼들(24 및 42)(도 7)이 용융되고 접합되고, 결과적인 땜납 영역들이 도 8에서 땜납 영역들(50)로서 지칭된다. 일부 실시예들에서, 땜납 영역들(50)이 프로파일을 가지는데, 그러한 프로파일에서 하부 절반부들이 각각의 상부 절반부들 보다 더 넓다. 예를 들어, 최대 지름(D1)은 땜납 영역들(50)의 각각의 하부 절반부 내에 위치된다. 일부 실시예들에서, 땜납 영역들(50)의 최대 지름(D1)은 높이(H1)에 위치되고, 그 높이는 땜납 영역들(50)의 전체 높이(H2)의 1/4에 근접한다. 리플로우 이후에, 언더필(미도시)이 상부 패키지들(40)과 하부 패키지들(102) 사이에 배치될 수 있을 것이다. 소잉(sawing) 단계가 스크라이브(scribe) 라인들(51)을 따라서 실시될 수 있을 것이다. 따라서, 도 8의 구조물이 복수의 패키지들(200)로 소잉 작업된다.
도 9 및 13은 대안적인 실시예들에 따른 POP 구조물의 형성 중의 중간 스테이지들의 단면도들을 도시한다. 달리 구체적으로 언급되지 않는다면, 이러한 실시예들의 컨포넌트들의 재료들 및 형성 방법들은, 도 1 내지 도 8에서 도시된 실시예들에서의 유사한 참조 번호들로 표시된 것과 유사한 컨포넌트들과 본질적으로 동일하다. 그에 따라, 도 9 내지 13에(그리고 도 14 내지 23에 도시된 실시예들에) 도시된 컨포넌트들의 재료들 및 형성 프로세스와 관련한 구체적인 내용들이 도 1 내지 8에서 제시된 실시예들에 관한 설명에서 발견될 수 있을 것이다.
도 9를 참조하면, 초기 패키지들(102)이 제공된다. 하부 패키지들(102)은 도 1에 도시된 것과 본질적으로 동일하고, 그에 따라 그에 관한 구체적인 내용들은 여기에서 설명하지 않는다. 다음에, 도 10을 참조하면, 몰드 체이스(52)가 하부 패키지들(102) 상에 배치되고, 땜납 볼들(24)에 대해서 가압된다. 몰드 체이스(52)가 스테인리스 스틸, 세라믹들, 구리, 알루미늄, 또는 기타 타입의 강성 재료들로 형성될 수 있을 것이다. 일부 실시예들에서, 몰드 체이스(52)는 땜납 볼들(24)과 접촉하고 그리고 가압하도록 하향 연장되는 핀들(52A)을 포함한다. 핀들(52A)은 서로 동일할 수 있을 것이다. 핀들(52A)이 땜납 볼들(24)에 대해서 정렬되도록 디자인되며, 그에 따라 땜납 볼들(24)의 각각이 그 위에 놓이는 핀들(52A) 중 하나에 대해서 상응하고 그리고 그에 대해서 정렬될 수 있을 것이다. 일부 실시예들에서, 핀들(52A)은 동일한 형상 및 동일한 폭들을 가지는 상부 부분들 및 하부 부분들을 가지는 수직 측벽들을 구비한다. 다른 실시예들에서, 핀들(52A)은 테이퍼형(tapered) 프로파일을 가지고, 이때 핀들(52A)의 하부 부분들이 핀들(52A)의 상부 부분들의 수평 치수들 보다 더 작은 수평 치수들(폭)을 가진다. 핀들(52A)의 수가 땜납 볼들(24)의 전체 수와 같을 수 있을 것이다. 핀들(52A)의 하부 표면들이 편평하다. 몰드 체이스(52)는 본체(52B)를 더 포함하고, 그러한 본체(52B)에는 핀들(52A)이 부착된다.
도 10에 도한 도시된 바와 같이, 힘(54)이 인가되어 몰드 체이스(52)를 하향 가압한다. 따라서, 땜납 볼들(24)이 코인가공되고, 그리고 땜납 볼들(24)의 상부 표면들이 편평화된다. 결과적인 땜납 볼들(24)이 도 4에 도시된 실시예들에서 제시된 것과 본질적으로 동일한 프로파일을 가질 수 있을 것이다. 땜납 볼들(24)의 코인가공 중에, 땜납 볼들(24)이, 예를 들어, 약 50 ℃ 내지 약 150 ℃의 온도로 가열될 수 있을 것이다.
다음에, 도 11을 참조하면, 몰드 체이스(52)가 하부 패키지들(102) 상에서 유지되는 상태에서, 폴리머(32)가 몰드 체이스(52)와 하부 패키지들(102) 사이의 공간 내로 주입된다. 주입될 때, 폴리머(32)는 액체 형태이고 그리고 유동될 수 있다. 몰딩 화합물(32)이 상부 표면 및 다이들(20)의 엣지들과 접촉될 수 있을 것이고, 그리고 핀들(52A), 땜납 볼들(24), 및 패키지 기판들(10)의 상부 표면들과 접촉될 수 있을 것이다. 몰딩 화합물(32)의 상부 표면(32A)이 다이들(20)의 상부 표면들(20A) 보다 더 높을 수 있을 것이고, 그리고 다이들(20)이 몰딩 화합물(32) 내에서 완전히 캡슐화될 수 있을 것이다. 이어서, 몰딩 화합물(32)이, 예를 들어, 열적 경화 프로세스에서 경화되나, 다른 경화 방법들이 이용될 수 있을 것이다. 이어서, 몰드 체이스(52)가 멀리 분리되고, 그리고 몰딩 프로세스가 마무리된다.
도 12는 몰드 체이스(52)가 제거된 후의 하부 패키지들(102)을 도시한다. 핀들(52A)(도 11)이 위치되었던 곳에 트렌치들(34)이 남아 있게 되고, 그리고 땜납 볼들(24)의 상부 표면들이 노출된다. 트렌치들(34)은 서로 실질적으로 동일한 크기들 및 형상들을 가질 수 있을 것이다. 트렌치들(34)의 평면도가 도 6c에 도시된 것과 유사한 것으로 확인될 수 있을 것이다. 후속 단계에서, 도 13에 도시된 바와 같이, 상부 패키지들(40)이 땜납 영역들(50)을 통해서 하부 패키지들(102)에 대해서 본딩되고, 상기 땜납 영역들은 상부 패키지들(40) 내의 땜납 볼들 및 땜납 볼들(24)(도 12)의 리플로잉에 의해서 형성된다. 땜납 영역들(50)의 프로파일은 도 8에 도시된 것과 본질적으로 동일할 수 있을 것이고, 그리고 여기에서 구체적으로 반복하지 않는다. 이어서, 소잉 단계가 스크라이브 라인들(51)을 따라서 실시될 수 있을 것이고, 그에 따라 도 13에 도시된 구조물이 복수의 패키지들(200)로 소잉된다. 대안적으로, 몰딩 재료의 후속 충진 후에 소잉이 실시될 수 있을 것이다.
도 14 내지 18은 또 다른 실시예들에 따른 POP 구조물의 형성 중의 중간 스테이지들의 단면도들을 도시한다. 이러한 실시예들은, 일-대-일 대응관계로 땜납 볼들(42)에 상응하는 핀들(52A)을 가지는 대신에, 패키지 기판들(10)의 각각에서 모든 땜납 볼들(24)이, 링을 형성하는, 동일한 핀으로 코인가공된다는 것을 제외하고, 도 9 내지 13의 실시예들과 유사하다. 도 14를 참조하면, 하부 패키지들(102)이 제공된다. 하부 패키지들(102)은 도 1에 도시된 것과 본질적으로 동일하고, 그에 따라 여기에서 구체적인 내용을 반복하지 않는다.
도 15에 도시된 바와 같이, 몰드 체이스(52)가 땜납 볼들(24) 상으로 가압된다. 몰드 체이스(52)는 본체(52B), 및 복수의 핀 링들(52A)을 포함하고 상기 핀 링들은 서로로부터 물리적으로 분리된다. 핀 링들(52A)의 각각이 하부 패키지들(102) 중 하나의 모든 땜납 볼들(24)과 중첩된다. 모든 핀 링들(52A)의 하부 표면들이 공면이다. 몰드 체이스(52)가 하향 가압되고, 그에 따라 땜납 볼들(24)이 배럴 형상들을 가지도록 코인가공된다.
다음에, 도 16을 참조하면, 몰드 재료(32)가 몰드 체이스(52)와 하부 패키지들(102) 사이의 공간 내로 주입되고, 그리고 경화된다. 이어서, 도 17에 도시된 바와 같이, 몰드 체이스(52)가 멀리 이동되고, 결과적인 트렌치들(34)은, 하부 패키지들(102) 중 하나에 하나씩 위치되는, 복수의 트렌치 링들을 형성한다. 또한, 트렌치들(34)의 각각이 동일한 하부 패키지(102) 내에 있는 각각의 다이(20)를 둘러싼다. 이러한 실시예들의 평면도가 도 6b에서와 본질적으로 동일할 수 있을 것이다. 도 18은 상부 패키지들(40)의 하부 패키지들(102)에 대한 본딩을 도시한다.
도 19 내지 23은 또 다른 실시예들에 따른 POP 구조물의 형성시의 중간 스테이지들의 단면도들을 도시한다. 이러한 실시예들은, 하부 패키지들(102)의 각각의 위에 놓이는 핀 링들(52A)(도 20)이 서로 결합되어 핀 그리드를 형성한다는 것을 제외하고, 도 14 내지 18의 실시예들과 유사하다.
도 19를 참조하면, 초기 패키지가 제공된다. 초기 패키지는 도 1에 도시된 것과 본질적으로 동일하고, 그에 따라 여기에서 구체적인 내용에 대해서 설명하지 않는다. 다음에, 도 20에 도시된 바와 같이, 몰드 체이스(52)가 땜납 볼들(24)을 코인가공하도록 배치된다. 몰드 체이스(52)는 본체(52B), 그리고 상기 본체(52B)의 하부에 놓이고 부착되는 몰드 그리드(52A)를 포함한다. 몰드 그리드(52A)는 서로 병합된 도 15의 핀 링들(52A)로서 간주될 수 있을 것이다. 몰드 그리드(52A)의 그리드 라인들이 모든 하부 패키지들(102)의 모든 땜납 볼들(24)과 중첩된다. 몰드 그리드(52A)의 그리드 개구부들이 다이들(20)에 대해서 정렬된다. 몰드 그리드(52A)의 그리드 라인이 하부 패키지들(102) 중 제 1 하부 패키지와 중첩되는 제 1 절반부, 및 하부 패키지들(102) 중 제 2 하부 패키지의 제 2 절반부와 중첩되는 제 2 절반부를 포함할 수 있을 것이다. 도 20에 또한 도시된 바와 같이, 땜납 볼들(24)이 코인가공되도록 몰드 체이스(52)가 하향 가압된다. 다음에, 도 21을 참조하면, 몰드 재료(32)가 몰드 체이스(52)와 하부 패키지들(102) 사이의 공간 내로 주입되고, 그리고 경화된다. 이어서, 도 22에 도시된 바와 같이, 몰드 체이스(52)가 멀리 이동된다.
도 23은 하부 패키지들(102)에 대한 상부 패키지들(40)의 본딩을 도시한다. 이어서, 소잉 단계가 스크라이브 라인(51)을 따라서 실시되어, 도 23의 구조물을 복수의 패키지들(200)로 소잉할 수 있을 것이다. 그 대신에, 몰딩 재료의 후속 충진 이후에, 소잉이 실시될 수 있을 것이다. 도 23에서, 패키지들(200)의 각각이 다이(20)와 중첩하는 몰딩 재료(32)의 부분을 포함하고, 이때 몰딩 재료(32)의 이러한 부분이 상부 표면(32A)을 가진다는 것을 제외하고, 도 23의 패키지들(200)은 도 18의 패키지와 유사하다. 몰딩 재료(32)의 모든 나머지 상부 표면들(32B)은 상부 표면(32A) 보다 낮다. 또한, 트렌치(34) 내의 몰딩 재료(32)의 상부 표면이 되는 상부 표면(32B)이 패키지(200)의 엣지까지 완전히(all the way) 연장된다. 그러나, 도 18에서, 패키지들(200)의 각각의 상부 표면(32B)이 링을 형성하고, 그리고 각각의 패키지(200)의 엣지까지 연장하지 않는다. 달리 설명하면, 도 18에서, 트렌치(34)(및 상부 표면(32B))은, 다이(20) 위에 직접적으로 위치되는 제 1 상부 표면(32A)(32A1으로 표시됨)과 패키지(200)의 엣지까지 연장하는 제 2 상부 표면(32A)(32A2로 표시됨) 사이에 위치된다.
본원 개시 내용의 실시예들에서, 땜납 볼들을 코인가공함으로써, 땜납 볼들의 상부 표면이 증가된 면적들(areas)을 가진다. 따라서, 상부 패키지들 내의 땜납 볼들을 하부 패키지들에 대해서 정렬하는 것에 대한 프로세스 윈도우(window)가 확대된다. 땜납 볼들이 코인가공된 상태에서, 최종 POP 패키지들 내의 땜납 볼들의 높이들이 감소된다.
일부 실시예들에 따라서, 방법은 하부 패키지의 땜납 볼들을 코인가공하는 단계를 포함하고, 상기 코인가공 단계 후에 상기 땜납 볼들의 상부 표면들이 편평화된다. 상기 땜납 볼들이 몰딩 재료 내에서 몰딩된다. 땜납 볼들의 상부 표면들이 몰딩 재료 내의 관통 트렌치들이 된다.
다른 실시예들에 따라서, 방법은 하부 패키지의 패키지 기판 상에 스페이서를 위치시키는 단계, 및 상기 복수의 땜납 볼들과 접촉하는 공면 표면을 이용하여 패키지 기판의 복수의 땜납 볼들을 코인가공하는 단계를 포함한다. 복수의 땜납 볼들의 상부 표면들이 공면 표면에 의해서 편평화된다. 상기 공면 표면이 상기 스페이서에 의해서 정지된 후에, 상기 코인가공 단계가 정지된다. 상기 방법은 상기 스페이서를 제거하는 단계, 상기 복수의 땜납 볼들을 몰딩 재료 내에서 몰딩하는 단계, 및 상기 복수의 땜납 볼들을 노출시키기 위해서 상기 복수의 땜납 볼들 위의 몰딩 재료의 상부 부분을 제거하는 단계를 더 포함한다.
또 다른 실시예들에 따라서, 패키지는 패키지 기판, 및 상기 패키지 기판의 위에서 그 패키지 기판에 본딩되는 다이를 포함하는 하부 패키지를 포함한다. 복수의 땜납 영역들이 상기 패키지 기판의 상부 표면 위에 배치되고 본딩된다. 몰딩 재료가 패키지 기판 위에 위치되고 그리고 땜납 영역들을 몰딩한다. 몰딩 재료는 다이와 중첩되는 제 1 상부 표면, 및 상기 제 1 상부 표면으로부터 몰딩 재료 내로 연장하는 트렌치를 가지고, 상기 복수의 땜납 영역들이 트렌치로 노출된다.
비록 실시예들 및 그들의 장점들이 구체적으로 설명되었지만, 첨부된 청구항들에 의해서 규정된 바와 같은 실시예들의 사상 및 범위로부터 벗어나지 않고도, 여러 가지 변화들, 치환들, 및 변경들이 본원에서 이루어질 수 있다는 것을 이해하여야 할 것이다. 또한, 본원의 범위는 명세서에 기술된 프로세스, 기계, 제조, 물질의 조성, 수단, 방법들 및 단계들의 특별한 실시예들로 제한되지 않을 것이다. 본원의 개시 내용으로부터, 본원에서 개시된 상응하는 실시예들과 실질적으로 동일한 결과를 달성하는 또는 실질적으로 동일한 기능을 실시하는, 기존의 또는 추후에 개발되는 프로세스, 기계들, 제조, 물질의 조성, 수단, 방법들, 또는 단계들이 본원 개시 내용에 따라서 이용될 수 있을 것임을 당업자는 용이하게 이해할 수 있을 것이다. 따라서, 첨부된 청구항들은 그러한 프로세스, 기계들, 제조, 물질의 조성, 수단, 방법들, 또는 단계들을 그 청구항들의 범위 내에 포함하도록 의도된 것이다. 또한, 각각의 청구항은 독립된 실시예를 구성하고, 그리고 여러 청구항들 및 실시예들의 조합이 본원 개시 내용의 범위 내에 포함된다.
10: 패키지 기판 20: 다이
24: 땜납 볼 26: 스페이서
28: 강성 보드 30: 코인 헤드
32: 몰딩 재료 34: 트렌치
40: 상부 패키지 50: 땜납 영역
52: 몰드 체이스 102: 하부 패키지

Claims (10)

  1. 하부 패키지의 땜납 볼들을 코인가공(coining)하는 단계로서, 상기 땜납 볼들의 상부 표면들은 상기 코인가공 단계를 거친 후에 편평화되는 것인, 상기 코인가공 단계;
    상기 땜납 볼들을 몰딩 재료 내에 몰딩하는 단계; 및
    상기 몰딩 재료 내의 트렌치들을 통해서 상기 땜납 볼들의 상부 표면들을 노출시키는 단계를 포함하는 방법.
  2. 제 1 항에 있어서, 상기 코인가공 단계는,
    상기 하부 패키지의 패키지 기판 위에 스페이서를 위치시키는 단계;
    상기 땜납 볼들 위에 강성 보드(rigid board) - 상기 강성 보드는 상기 땜납 볼들과 중첩하는 제 1 부분들, 및 상기 스페이서와 중첩하는 제 2 부분들을 포함함 - 를 위치시키는 단계; 및
    상기 땜납 볼들을 코인가공하도록 상기 강성 보드에 힘을 인가하는 단계를 포함하고,
    상기 강성 보드는 상기 스페이서에 의해서 정지되고, 상기 몰딩하는 단계는 상기 땜납 볼들이 코인가공된 후에 수행되는 것인 방법.
  3. 제 1 항에 있어서, 상기 땜납 볼들을 코인가공하는 단계는 상기 땜납 볼들에 대해서 몰드 체이스를 가압함으로써 수행되고, 상기 몰딩하는 단계는 상기 하부 패키지와 상기 몰드 체이스 사이의 공간 내로 몰딩 재료를 분배하는 단계를 포함하는 것인 방법.
  4. 하부 패키지의 패키지 기판 상에 스페이서를 위치시키는 단계;
    복수의 땜납 볼들과 접촉하는 공면(co-planar) 표면을 이용하여 상기 패키지 기판의 복수의 땜납 볼들을 코인가공하는 단계로서, 상기 복수의 땜납 볼들의 상부 표면들이 상기 공면 표면에 의해서 편평화되고, 코인 가공 단계는 상기 공면 표면이 상기 스페이서에 의해 정지된 후에 정지되는 것인, 상기 코인 가공 단계;
    상기 스페이서를 제거하는 단계;
    상기 복수의 땜납 볼들을 몰딩 재료 내에 몰딩하는 단계; 및
    상기 복수의 땜납 볼들을 노출시키도록 상기 복수의 땜납 볼들 위의 몰딩 재료의 상부 부분을 제거하는 단계를 포함하는 방법.
  5. 제 4 항에 있어서,
    상기 몰딩 재료의 상부 부분을 제거하는 단계는 레이저 트리밍을 포함하는 것인 방법.
  6. 제 4 항에 있어서,
    상기 몰딩 재료의 상부 부분을 제거하는 단계 이후에, 연속적인 트렌치가 형성되며, 상기 복수의 땜납 볼들이 상기 연속적인 트렌치를 통해서 노출되는 것인 방법.
  7. 제 4 항에 있어서,
    상기 몰딩 재료의 상부 부분을 제거하는 단계 이후에, 복수의 구분된(discrete) 트렌치들이 형성되며, 상기 복수의 땜납 볼들의 각각이 상기 복수의 구분된 트렌치들 중 하나를 통해서 노출되는 것인 방법.
  8. 제 4 항에 있어서,
    상부 패키지를 상기 하부 패키지에 본딩하는 단계를 더 포함하고, 상기 상부 패키지가 상기 복수의 땜납 볼들에 본딩되는 것인 방법.
  9. 패키지 기판, 및 상기 패키지 기판 위에서 상기 패키지 기판에 본딩된 다이를 포함하는 하부 패키지;
    상기 패키지 기판의 상부 표면 위에서 상기 패키지 기판의 상부 표면에 본딩된 복수의 땜납 영역들; 및
    상기 패키지 기판 위에서 상기 땜납 영역들을 몰딩하는 몰딩 재료를 포함하고,
    상기 몰딩 재료는,
    상기 다이와 중첩되는 제 1 상부 표면; 및
    상기 제 1 상부 표면으로부터 상기 몰딩 재료 내로 연장하는 트렌치를 포함하며, 상기 복수의 땜납 영역들이 상기 트렌치에 노출되는 것인 패키지.
  10. 제 9 항에 있어서,
    상기 몰딩 재료는 상기 트렌치 내의 제 2 상부 표면을 더 포함하고, 상기 제 2 상부 표면은 상기 복수의 땜납 영역들 사이로 연장하며 평면인 것인 패키지.
KR1020130096367A 2013-03-11 2013-08-14 패키지­온­패키지 구조물 및 그 형성 방법 KR101506800B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361776747P 2013-03-11 2013-03-11
US61/776,747 2013-03-11
US13/874,821 2013-05-01
US13/874,821 US9165876B2 (en) 2013-03-11 2013-05-01 Package-on-package structure and methods for forming the same

Publications (2)

Publication Number Publication Date
KR20140111576A true KR20140111576A (ko) 2014-09-19
KR101506800B1 KR101506800B1 (ko) 2015-03-27

Family

ID=51486857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130096367A KR101506800B1 (ko) 2013-03-11 2013-08-14 패키지­온­패키지 구조물 및 그 형성 방법

Country Status (3)

Country Link
US (2) US9165876B2 (ko)
KR (1) KR101506800B1 (ko)
CN (1) CN104051382B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8546193B2 (en) * 2010-11-02 2013-10-01 Stats Chippac, Ltd. Semiconductor device and method of forming penetrable film encapsulant around semiconductor die and interconnect structure
CN103579128B (zh) * 2012-07-26 2016-12-21 碁鼎科技秦皇岛有限公司 芯片封装基板、芯片封装结构及其制作方法
US8970024B2 (en) * 2013-03-14 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with molding material forming steps
KR102092448B1 (ko) * 2014-09-15 2020-03-23 인텔 코포레이션 고밀도 쓰루-몰드 상호접속부를 형성하는 방법
US20180053753A1 (en) * 2016-08-16 2018-02-22 Freescale Semiconductor, Inc. Stackable molded packages and methods of manufacture thereof
US10658334B2 (en) * 2016-08-18 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a package structure including a package layer surrounding first connectors beside an integrated circuit die and second connectors below the integrated circuit die
CN110024115B (zh) 2016-10-04 2024-02-02 天工方案公司 具有包覆模制结构的双侧射频封装
CZ30327U1 (cs) 2016-12-05 2017-02-07 Michal Provázek s.r.o. Zařízení pro měření obsahu tlakových lahví

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5853517A (en) * 1996-11-08 1998-12-29 W. L. Gore & Associates, Inc. Method for coining solder balls on an electrical circuit package
US6184062B1 (en) * 1999-01-19 2001-02-06 International Business Machines Corporation Process for forming cone shaped solder for chip interconnection
EP1198005A4 (en) * 1999-03-26 2004-11-24 Hitachi Ltd SEMICONDUCTOR MODULE AND ITS MOUNTING METHOD
US7575955B2 (en) * 2004-01-06 2009-08-18 Ismat Corporation Method for making electronic packages
US8058101B2 (en) * 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
EP2021848B1 (en) * 2006-05-05 2020-01-15 Reflex Photonics Inc. Optically-enabled integrated circuit package
US20080099537A1 (en) * 2006-10-31 2008-05-01 Raytheon Company Method for sealing vias in a substrate
US8409920B2 (en) * 2007-04-23 2013-04-02 Stats Chippac Ltd. Integrated circuit package system for package stacking and method of manufacture therefor
KR101481577B1 (ko) * 2008-09-29 2015-01-13 삼성전자주식회사 잉크 젯 방식의 댐을 구비하는 반도체 패키지 및 그 제조방법
KR101056747B1 (ko) * 2009-04-14 2011-08-16 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR101234597B1 (ko) 2009-10-15 2013-02-22 한국전자통신연구원 플립 칩 본딩 방법 및 그의 구조
KR101323235B1 (ko) * 2010-06-07 2013-10-30 엘지디스플레이 주식회사 임프린팅 장치 및 이를 이용한 임프린팅 방법
KR101256747B1 (ko) 2011-03-11 2013-04-19 김요한 헤드 교체형 칫솔
US8586408B2 (en) * 2011-11-08 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Contact and method of formation
US8921994B2 (en) * 2012-09-14 2014-12-30 Freescale Semiconductor, Inc. Thermally enhanced package with lid heat spreader
US9159643B2 (en) * 2012-09-14 2015-10-13 Freescale Semiconductor, Inc. Matrix lid heatspreader for flip chip package

Also Published As

Publication number Publication date
CN104051382B (zh) 2017-08-25
US20160013175A1 (en) 2016-01-14
US9165876B2 (en) 2015-10-20
KR101506800B1 (ko) 2015-03-27
CN104051382A (zh) 2014-09-17
US20140252609A1 (en) 2014-09-11
US9985013B2 (en) 2018-05-29

Similar Documents

Publication Publication Date Title
KR101506800B1 (ko) 패키지­온­패키지 구조물 및 그 형성 방법
US10170434B2 (en) Warpage control in package-on-package structures
KR101500038B1 (ko) 패키징 공정에서 언더필 쏘잉 방법
US8658464B2 (en) Mold chase design for package-on-package applications
US20180026014A1 (en) Package-on-Package Structure with Through Molding Via
US8803306B1 (en) Fan-out package structure and methods for forming the same
US9984960B2 (en) Integrated fan-out package and method of fabricating the same
US9754924B2 (en) Fan-out pop stacking process
TW201743425A (zh) 堆疊式封裝體結構
TWI748106B (zh) 熱壓接合尖端及相關裝置與方法
US10734345B2 (en) Packaging through pre-formed metal pins
US10658271B2 (en) Die pad including projections
US20160064348A1 (en) Packaging Devices, Packaged Semiconductor Devices, and Packaging Methods
JP2018101685A5 (ko)
TWI694562B (zh) 堆疊封裝結構及其製造方法
US10366971B2 (en) Pre-applying supporting materials between bonded package components
KR101612175B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180308

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190313

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200312

Year of fee payment: 6