TWI404232B - 具有穿隧接面之光電半導體本體及其製造方法 - Google Patents

具有穿隧接面之光電半導體本體及其製造方法 Download PDF

Info

Publication number
TWI404232B
TWI404232B TW098106280A TW98106280A TWI404232B TW I404232 B TWI404232 B TW I404232B TW 098106280 A TW098106280 A TW 098106280A TW 98106280 A TW98106280 A TW 98106280A TW I404232 B TWI404232 B TW I404232B
Authority
TW
Taiwan
Prior art keywords
layer
tunnel junction
intermediate layer
semiconductor body
barrier layer
Prior art date
Application number
TW098106280A
Other languages
English (en)
Other versions
TW200945637A (en
Inventor
Lutz Hoeppel
Matthias Sabathil
Martin Strassburg
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of TW200945637A publication Critical patent/TW200945637A/zh
Application granted granted Critical
Publication of TWI404232B publication Critical patent/TWI404232B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/88Tunnel-effect diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0421Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/305Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3095Tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)

Description

具有穿隧接面之光電半導體本體及其製造方法
本發明涉及一種具有穿隧接面之光電半導體本體及其製造方法。
本專利申請案主張德國專利申請案10 2008 011 849.4和10 2008 028 036.4之優先權,其已揭示的整個內容在此一併作為參考。
具有穿隧接面之光電半導體本體例如在文件WO 2007/012327 A1中已為人所知。
本發明的目的是提供一種具有改良的穿隧接面之光電半導體本體。
上述目的藉由已附上的申請專利範圍所述之光電半導體本體及其製造方法來達成。本發明之半導體本體之有利的佈置和其它形式及製造方法描述在申請專利範圍各別的附屬項中。申請專利範圍所揭示的內容藉由參考而收納在說明書中。
本發明提供一種光電半導體本體,其具有磊晶之半導體層序列。磊晶之半導體層序列具有一穿隧接面和一用來發出電磁輻射之活性層。該穿隧接面包含一種位於n型穿隧接面層和p型穿隧接面層之間的中間層。
此概念“穿隧接面層”是用來與半導體本體之其它的半導體層相區別且表示:所提及的n導電層和p導電層包含 在半導體層序列之稱為穿隧接面之區域中。特別是藉由包含在該穿隧接面中之半導體層來形成,即,至少藉由n型穿隧接面層、p型穿隧接面層且目前亦藉由中間層、一適用於電荷載體之穿隧的電位外形來形成。
在本發明的一實施形式中,該中間層具有一與n型穿隧接面層面對的n位障層、一與p型穿隧接面層面對的p位障層以及一中部層。該中部層之材料組成不同於n位障層之材料組成以及p位障層之材料組成。
在一種佈置中,該中間層,特別是該n位障層、該中部層和該p位障層,具有一種半導體材料,其含有第一和第二成份。該中部層中的第一成份少於該n位障層中及/或該p位障層中的第一成份。在另一形式中,第一成份含有鋁或第一成份由鋁構成。
在另一形式中,第二成份含有以下的元素中的至少一種:銦、鎵、氮、磷。例如,該中間層具有半導體材料AlInGaN,且第一成份是鋁,第二成份是InGaN。
所謂“具有半導體材料AlInGaN”是指,該中間層,較佳是該活性層,具有氮化物-化合物半導體材料Aln Inm Ga1-nm N或由其構成,其中0≦n≦1,0≦m≦1且n+m≦1。於此,此材料未必含有上述形式之以數學所表示之準確的組成。反之,此材料可具有一種或多種摻雜物質以及其它成份。然而,為了簡單之故,上述形式只含有晶格(Al,In,Ga,N)之主要成份,這些主要成份之一部份亦可由少量的其它物質來取代及/或補充。
在另一佈置中,該中部層中的第一成份(例如,鋁)小於 或等於20%。在n位障層及/或p位障層中,第一成份特別是大於或等於20%。例如,在此種佈置和材料Aln Inm Ga1-nm N或Aln Inm Ga1-nm P中該中部層中的鋁成份n適合:n≦0.2,且特別是在n位障層及/或p位障層中n≧0.2。
該n位障層之層厚度及/或p位障層之層厚度在一有利的佈置中小於或等於2奈米。例如,該些層厚度介於0.3奈米(含)和2奈米(含)之間,特別是介於0.5奈米(含)和1奈米(含)之間。該中部層之層厚度在一有利的佈置中具有一種介於1奈米(含)和8奈米(含)之間的值,較佳是介於2奈米(含)和4奈米(含)之間。
該中間層具有n位障層、p位障層和中部層,其材料組成不同於該n位障層及/或p位障層之材料組成。藉由此種中間層,則可使該穿隧接面達成較佳的電子特性。
例如,藉由該n位障層及/或藉由該p位障層,則可使n摻雜物質由n型穿隧接面層至p型穿隧接面層之方向中的擴散減小及/或使p摻雜物質由p型穿隧接面層至n型穿隧接面層之方向中的擴散減小。藉由n位障層及/或p位障層,則可使施體和受體發生補償之危險性減小,否則會對穿隧特性有不良影響。該中部層特別是由於半導體材料之第一成份較少而使所具有的能帶間隙小於n位障層及/或p位障層之能帶間隙。以此種方式,則可使電荷載體經由中間層而穿隧時之穿隧機率特別高。本發明人所作之計算結果已顯示:中間層具有n位障層及/或p位障層(其層厚度特別是小於或等於2奈米)以及不同材料組成的中部層時,此種中間層中可產生大量的極化電荷。這樣可在n型穿隧接面層 及/或p型穿隧接面層中造成特別高的電荷載體密度。
以上述方式,則可在n型穿隧接面層中達成高的電子濃度及/或在p型穿隧接面層中達成高的電洞濃度。有利的方式是,n型穿隧接面層及/或p型穿隧接面層特別是具有一特別大的橫向導電性,因此可達成一特別好的橫向電流擴散。以此種方式,則可使電荷載體達成橫向中特別均勻的分佈。作為電荷載體的穿隧接面用的面因此特別大。於是,可使穿隧接面具有特別小的電阻,且使光電半導體本體達成一種特別小的前向偏壓。
在另一實施形式中,位於該穿隧接面之n型穿隧接面層及p型穿隧接面層之間的該中間層有目的地設有多個損傷部位。若該中間層具有p位障層、中部層和n位障層,則該中間層在該中部層之區域中可有目的地設有多個損傷部位。
藉由該多個損傷部位,則該中間層之設有損傷部位之區域中會在能帶間隙內產生多種能量狀態。藉由這些額外的狀態,則電荷載體經由穿隧接面之穿隧機率可提高,使電子及/或電洞經由該中間層時的過渡(transition)速率可提高。該些額外的狀態特別是用作所謂穿隧中心。
上述的損傷部位例如至少一部份是由該中間層之半導體材料之缺陷所形成。特別是該中間層之設有損傷部位之區域中的缺陷密度(每單位體積中的缺陷數目)相較於該中間層之一些區域(其位於設有損傷部位之區域之後)及/或相較於該中間層的另一些區域(其位於設有損傷部位之區域之前)都已提高。例如,設有損傷部位之區域中的缺陷密度是 中間層之設有損傷部位之區域之前的區域及/或之後的區域中的缺陷密度的二倍,較佳是至少五倍,特別是至少十倍。在一種佈置中,設有損傷部位之區域中的缺陷密度之值大於或等於1015 cm-3 ,較佳是大於或等於1016 cm-3 。例如,該缺陷密度之值是1017 cm-3 或更大。該中間層之設有損傷部位之區域和其後-及/或其前之區域在一種佈置中具有相同的材料組成。在一種佈置中,除了該中間層之設有損傷部位之區域以外,位於其前及/或其後的區域(其具有較小的缺陷密度)亦可包含在n位障層和p位障層之間的該中部層中。
在另一佈置中,該些損傷部位至少一部份是由異質原子所形成。目前特別是將原子及/或離子稱為”異質原子”,其在該中間層的半導體材料中通常不是用作主成份(大致上是半導體材料AlInGaN中的Al-,Ga-,In或N離子)亦不是用作p摻雜物質或n摻雜物質。
當由損傷部位所造成的額外狀態之能量位置大致上位於能帶間隙之中央時是有利的。這些狀態亦稱為“深的損傷部位”或“中央間隙(midgap)狀態”。由異質原子所形成的損傷部位中,特別是金屬、過渡金屬及/或稀土適合用作異質原子。例如,鉻、鐵及/或錳原子可用作異質原子。鉑-原子例如亦可用作異質原子。反之,例如矽之類的n摻雜物質或鎂之類的p摻雜物質通常會產生一些狀態,其不是位於能帶間隙的中央而是靠近能帶邊緣。
異質原子形成在該中間層之半導體材料之晶格中,其例如用作取代用原子及/或中間晶格原子。另一方式是,異質原子亦能以層的形式而包含在該中間層中。異質原子形 成的層較佳是未封閉的層。另外,此層特別是具有多個開口,開口被該中間層之半導體材料滲透。換言之,該中間層的半導體材料經由異質原子所形成之層之開口而由該穿隧接面之n側延伸至該穿隧接面之p側。
該中間層之設有損傷部位之區域中所包含的異質原子在一種佈置中所具有的濃度介於1015 cm-3 (含)和1019 cm-3 (含)之間。在異質原子之濃度較高時存在著”半導體材料的品質下降”的危險性。穿隧電流特別是與異質原子的濃度成大比例地增加。
在一種佈置中,該中間層之與n型穿隧接面層相鄰及/或與p型穿隧接面層相鄰的邊緣區域未設有損傷部位。半導體本體之中間層可包括n位障層、中部層和p位障層,此種半導體本體中,特別是該中部層之與n位障層相鄰及/或與p位障層相鄰的邊緣區域未設有損傷部位。在另一佈置中,該中間層大約在n型穿隧接面層與p型穿隧接面層之間的中央設有多個損傷部位。該些損傷部位之範圍和位置對該中間層的晶體品質有利。
在半導體本體之一種佈置中,該中間層通常未摻雜。在另一佈置中,該中間層至少依據位置而作p摻雜。在另一形式中,該中部層被p摻雜。所謂”通常未摻雜”是指,n摻雜物質和p摻雜物質之濃度最多是n摻雜層或p摻雜層中之n摻雜物質或p摻雜物質之濃度的0.1倍,較佳是最多為0.05倍且特別是最多為0.01倍。例如,該通常未摻雜之層中的n摻雜物質或p摻雜物質的濃度小於或等於1×1018 原子/cm3 ,較佳是小於或等於5×1017 原子/cm3 ,特別是小於 或等於1×1017 原子/cm3
在一佈置中,該n型穿隧接面層及/或p型穿隧接面層以交替的層之超晶格來構成。例如,其是一種InGaN/GaN超晶格。藉由此種超晶格,則可使n型穿隧接面層或p型穿隧接面層中的電荷載體濃度進一步提高。因此,經由該穿隧接面之橫向電流擴散和穿隧速率可更提高。
在一適當的佈置中,該光電半導體本體之磊晶之半導體層序列依順序而具有n導電層、穿隧接面、p導電層、活性層和另一n導電層。
在另一佈置中,磊晶之半導體層序列以III-V-化合物半導體材料為主,例如,以半導體材料AlInGaN為主。一種III-V-化合物半導體材料具有至少一第三族元素(例如B,Al,Ga,In)以及一第五族元素(例如,N,P,As)。此概念“III-V-化合物半導體材料”特別是包括二元、三元或四元之化合物之族群,其包括第三族之至少一元素和第五族之至少一元素,例如,其包括AlInGaN或AlInGaP。此外,此種二元、三元或四元之化合物例如可具有一種或多種摻雜物質以及其它成份。
在具有磊晶之半導體層序列之光電半導體本體之製造方法中,其中該半導體層序列具有一穿隧接面和一用來發出電磁輻射之活性層,且該穿隧接面包括n型穿隧接面層、中間層和p型穿隧接面層,為了製成該中間層,須磊晶沈積一種半導體材料,特別是在一種磊晶反應器中進行。該中間層之半導體材料至少依位置而設有多個損傷部位。
在一種佈置中,“設有多個損傷部位”包括:將缺陷施加 至半導體材料中。例如,在磊晶反應器中沈積該半導體材料時為了施加上述的缺陷,則至少短時間地將氫導入至該磊晶反應器中。
在一佈置中,所導入的氫之數量等於該磊晶反應器中以三甲基錯(TMGa)作為前驅物(precursor)來生長矽-摻雜的氮化鎵(GaN:Si)時所用的氫之數量的0.1%(含)至50%(含)。以TMGa作為前驅物(precursor)來生長矽-摻雜的氮化鎵(GaN:Si)時所用的氫之數量通常由磊晶反應器的製造者來設定且原則上已為此行的專家所知悉。在另一佈置中,氫氣以每分鐘0.1(含)標準-升(slpm)至20 slpm(含)之間的量,較佳是1 slpm(含)至10 slpm(含)之間,特別是2 slpm(含)至5 slpm(含)之間,的量而導入至磊晶反應器中。在另一佈置中,氫氣以每分鐘6標準-立方公分(6 sccm)或更多之量而導入至磊晶反應器中。氫氣的導入較佳是只在短時間中進行,例如,10分鐘或更少,較佳是2分鐘或更少,特別佳時是1分鐘或更少。
在上述方法的另一佈置中,在磊晶反應器中沈積該半導體材料而造成缺陷時,磊晶反應器中的製程溫度及/或壓力會改變。例如,溫度將以每分鐘大於或等於60℃之速率而改變及/或壓力將以每分鐘大於或等於100毫巴之速率而改變。此種改變可以步級方式或連續方式(所謂溫度及/或壓力斜面)來達成。溫度及/或壓力改變的期間在另一形式中是120秒或更少。
在另一佈置中,該中間層另外設有多個損傷部位,此時異質原子施加至該中間層中。例如,異質原子和半導體 材料同時沈積,此時提供該半導體材料和異質原子用之多個源在時間上同時操作。以此種方式,在一佈置中在該半導體材料之晶格中進行異質原子的置入。
另一方式是,首先沈積該半導體材料以形成該中間層的第一部份,然後,異質原子以層的形式而沈積在該第一部份上,最後,又沈積該半導體材料以形成該中間層的第二部份。特別是須沈積該中間層的第二部份,使此第二部份完全覆蓋異質原子之層以及覆蓋該中間層之第一部份。
特別是進行異質原子之層的沈積,使該層具有多個開口。例如,在沈積一封閉之層之前停止異質原子的沈積。另一方式是,首先製成一種由異質原子形成的封閉層,且然後例如藉由一種蝕刻方法(例如,反應式離子蝕刻(RIE))以依據位置而將該封閉層又去除。由異質原子形成之層(特別是具有多個開口)在一種佈置中所具有的層厚度介於01奈米和10奈米之間,較佳是介於0.1奈米和3奈米之間。
該中間層之第二部份以適當的方式沈積而成,使其在異質原子形成之層之開口的區域中鄰接於該中間層之第一部份。特別是須選取異質原子形成之層之層厚度,使該層的第二部份以磊晶形式來進行一種過(over)生長。
本發明之光電半導體本體之其它優點和有利的佈置以及製造方法描述在以圖式來顯示的以下各實施例中。
各圖式和實施例中相同-或作用相同的各組件分別設有相同的參考符號。所示的各元件和各元件之間的比例未必 依比例繪出。反之,為了清楚及/或易於理解之故,各圖式的一些元件,例如,層、構件、組件和區域,已予放大地顯示出。能帶結構和電荷載體密度明顯地顯示出且已簡化。
第1圖顯示光電半導體本體之第一實施例之切面圖。此半導體本體例如以半導體材料AlInGaN為主。
此光電半導體本體目前依序具有一種n導電層1、一穿隧接面2、一p導電層3、一活性層4和另一n導電層5。
活性層4較佳是包含一種pn接面,一種雙異質結構,一種單一量子井結構(SQW-結構)或一種多量子井結構(MQW-結構)以產生輻射。此名稱量子井結構此處未指出量子化的維度。因此,量子井結構可另外包含量子槽,量子線和量子點以及這些結構的每一種組合。例如,MQW-結構已描述在文件WO 01/39282,US 5831277,US 6172382 B1和US 5684309中,其已揭示的內容藉由參考而收納於此處。
例如,該半導體本體的生長方向是由n導電層1延伸至p導電層3。另一n導電層5在此種情況下在生長方向中位於該活性層4之後,該p導電層3則位於該活性層4之前。以此種方式,則該光電半導體本體之極性在與未具備穿隧接面2之半導體本體比較時成反向狀態。以此種方式,可使該半導體材料中的各壓電場達成一種有利的對準現象。
該穿隧接面具有一種n型穿隧接面層21,其面對該n導電層1。該穿隧接面另具有一種p穿隧接面層22,其面對該p導電層3。在n型穿隧接面層21和p型穿隧接面層22之間配置一種中間層23。
在由該n型穿隧接面層21至該p型穿隧接面層22之走 向中,該中間層23具有n位障層231、中部層232和p位障層233。
例如,該n導電層1是一種GaN層,其以矽來進行n摻雜。該矽在n導電層中的濃度例如介於1×1019 原子/cm3 (含)和1×1020 原子/cm3 (含)之間。該p導電層同樣是一種GaN層,其以鎂來進行p摻雜,鎂在p導電層3中之摻雜物質濃度特別是在1×1019 原子/cm3 (含)和2×1020 原子/cm3 (含)之間。
該n型穿隧接面層21目前是一種InGaN層,其例如具有介於0和15%(在形式Aln Inm Ga1-nm N中0≦m≦0.15)之間的銦含量,且同樣以矽來進行n摻雜,矽的濃度例如介於1×1019 原子/cm3 (含)和1×1020 原子/cm3 (含)之間。該p型穿隧接面層22目前同樣是一種InGaN層,其例如具有一種介於0(含)和30%(含)之間的銦,且目前是以鎂來進行p摻雜,鎂的濃度例如介於1×1019 原子/cm3 (含)和3×1020 原子/cm3 (含)之間。
該中間層23目前是一種AlInGaN層,特別是AlGaN層。該n位障層231中和p位障層233中的鋁含量例如介於20%(含)和100%(含)之間,目前是80%。該中部層232中的鋁含量小於n位障層231中的鋁含量且小於p位障層233中的鋁含量。該鋁含量特別是介於0%(含)和20%(含)之間。
在一實施形式中,該中間層23通常未摻雜。另一方式是,該中間層23亦可p摻雜。例如,該n位障層231和p位障層233分別具有鎂以作為p摻雜物質,且鎂的濃度特別是在1×1019 原子/cm3 (含)和5×1019 原子/cm3 (含)之間。在一 佈置中,該中部層232以濃度介於0(含)和2×1019 原子/cm3 (含)之間的鎂來進行p摻雜。該n位障層231和p位障層233所具有的層厚度例如小於或等於1奈米。該中部層232所具有的層厚度例如介於1奈米(含)和8奈米(含)之間。該n位障層231和p位障層233目前分別具有大約80%之鋁含量。百分比之表示是與材料組成Aln Inm Ga1-nm N中的值n有關。
第4圖中顯示第1圖之光電半導體本體之能帶結構之圖解。導電帶L和價帶V之能帶邊緣的能量E顯示成半導體本體中之位置x的函數。為了將x-值對應至光電半導體本體之層,則將該層顯示在第4圖之上方的區域中。
半導體本體之能帶間隙在該n位障層231和p位障層233之區域中在與各別相鄰的層比較時已提高。由於該n位障層231和p位障層233而形成大量的極化電荷,其在該n型穿隧接面層221和該p型穿隧接面層22中造成特別高的電荷載體密度以及陡峭的電荷載體密度-外形(profile)。
第4圖中亦顯示了電子DE和電洞DH之電荷載體密度D。由於高的電荷載體密度DE,DH,則可在該n型穿隧接面層21和該p型穿隧接面層22中達成一特別大的橫向電流擴散。此外,該中部層232之區域中的能帶間隙小於n位障層231和p位障層232之區域中的能帶間隙,且較高的電荷載密度DE和DH之多個區域之間的距離較小。該穿隧接面以此種方式而具有特別小的電阻。換言之,藉由位障層231、233和中部層232可達成高的電荷載體密度和高的穿隧機率。
第2圖顯示光電半導體本體之第二實施例之切面圖。第二實施例之半導體本體不同於第一實施例之處是,該n型穿隧接面層21和該p型穿隧接面層22都以交替的多個層所形成的超晶格來構成,各層具有不同的材料組成及/或摻雜物質濃度。以超晶格來構成的該n型穿隧接面層21或該p型穿隧接面層22適用於此光電半導體本體之全部的佈置中。
例如,該n型穿隧接面層21及/或該p型穿隧接面層22以交替之InGaN層和GaN層所形成的超晶格來構成。在該p型穿隧接面層22之另一種形式中,該超晶格具有高的p摻雜之InGaN層和通常未摻雜的GaN層。
該超晶格之各別的層之層厚度較佳是2奈米或更小,特別佳時是1奈米或更小。例如,層厚度分別是0.5奈米。該n型穿隧接面層21及/或該p型穿隧接面層22較佳是具有一種40奈米或更小的厚度,特別是20奈米或更小。例如,該超晶格包含5對(pairs)(含)至15對(含)之層。例如,該超晶格包含10對之層。
以超晶格來構成的該穿隧接面層21及穿隧接面層22可有利地具有晶體結構之特別良好的形態(morphology)。特別是此形態在與高摻雜的單一層比較時已獲得改良。超晶格結構中所包含的多個界面可使半導體本體中偏移(offset)被擴大的危險性下降。
第5A圖顯示第2圖之光電半導體本體之能帶結構之圖解。第5A圖之標示對應於第4圖。第5B圖顯示電子DE和電洞DH之電荷載體密度D。
該n型穿隧接面層21及/或該p型穿隧接面層22以超晶格來形成,這樣在與相對應的單一層比較時會使穿隧接面層中的電荷載體濃度更高且因此使電流擴散性獲得改良。
第二實施例之光電半導體本體之其它不同於第一實施例之處是,該中間層23有目的地設有損傷部位6。該中間層23目前未設有n位障層和p位障層,就像第一實施例中所描述的一樣。然而,此種n和p位障層亦適用於第二實施例。
該中間層23目前在中間區域23b中設有損傷部位6,但與n型穿隧接面層21相鄰的區域23a、以及與該p型穿隧接面層22相鄰的區域23c未設有損傷部位6,即,特別是不具備該損傷部位6。
在光電半導體本體之製程中,該中間層23特別是在磊晶反應器中藉由半導體材料(特別是AlInGaN或GaN)的沈積來製成。依據第一種佈置,在中間區域23b之沈積期間,氫氣將導入至磊晶反應器中。藉由氫氣,則在該中間層23之中間區域23b之磊晶沈積期間可在半導體材料中產生缺陷,其是一種損傷部位6。
例如,氫氣以每分鐘6標準立方公分之量而導入至磊晶反應器中。氫氣導入至磊晶反應器中所持續的時間較佳是二分鐘或更短,特別佳時是一分鐘或更短。
在另一種佈置中,產生多個缺陷6,此時該中間區域之沈積期間例如為120秒或更短,該磊晶反應器中的處理溫度及/或壓力將大大地改變。所謂”大大地改變”例如是指, 壓力每分鐘改變100毫巴或更多,或溫度每分鐘改變60K(Kelvin)或更多。此種改變能以步級式或連續式(所謂溫度-或壓力斜面)來進行。
另一方式是,亦可產生多個損傷部位6,此時在該中間區域23b之磊晶生長期間除了半導體材料以外亦沈積了異質原子。異質原子例如至少是一種金屬、至少一過渡金屬及/或稀土之至少一種元素。亦可沈積多種金屬、過渡金屬及/或稀土之組合。例如,溴、鐵及/或錳適合用作異質原子。
相較於一般的p摻雜物質(例如,錳)或n摻雜物質(例如,矽)而言,上述異質原子的優點在於,其可產生電子狀態,這些狀態依能量而配置在該中間層23之能帶間隙之中央,如第5A圖所示。穿隧接面2之穿隧電流可有利地與異質原子6的濃度成比例而大大地增加。
異質原子的濃度例如大於或等於1015 原子/cm3 ,特別佳時是小於或等於1019 原子/cm3 ,此乃因大於此種濃度時該中間層23之形態受影響的危險性會增大。該半導體材料磊晶生長期間所沈積的異質原子特別是佈置在半導體材料之晶格中。另一方式是,異質原子和半導體材料亦可依順序而沈積。這在隨後的第三實施例中將詳述。
由於異質原子所造成的深的損傷部位或“中央間隙狀態(midgap state)”可有利使電荷載體容易穿過該中間層23。以此種方式,則相較於未施加該損傷部位的穿隧接面而言,該穿隧接面2之效率較佳。
第3圖顯示光電半導體本體之第三實施例之切面圖。光電半導體本體之第三實施例對應於第一實施例。然而, 該中間層23之中部層232設有損傷部位6,如第二實施例中所述者。損傷部位6目前是指異質原子,其以層的形式施加在該中部層232中。
在半導體本體的製程中,相較於第二實施例的製造方法而言,首先在n位障層231上沈積該中部層232之第一部份2321。然後,沈積由異質原子6所形成的層。最後,在異質原子6和該第一部份2321上沈積該中間層23之第二部份2322。然後,藉由沈積該p位障層233以製成該中間層23。
須製成由異質原子6形成的層,使其具有開口。換言之,該中部層232之第一部份2321依據位置而由異質原子6所覆蓋且亦依據位置而未由異質原子6所覆蓋。然後,沈積該中部層232之第二部份2322,使其在異質原子6所形成的層之開口的區域中,即,第一部份2321未由異質原子6所覆蓋之處,可與該第一部份2321相鄰接。須有目的地選取由異質原子6所形成的層之層厚度,使由異質原子6所形成的該層可以磊晶形式而達成一種過(over)生長。在一種佈置中,由異質原子6所形成的該層是一未封閉的單層。然而,較大的層厚度亦是可行的。例如,由異質原子6所形成的層所具有的層厚度可介於0.1奈米(含)和10奈米(含)之間,較佳是介於0.1奈米(含)和3奈米(含)之間。
本實施例中,該中間層23之設有損傷部位6之中間區域23b對應於由異質原子6所形成的層。位障層231,233以及該中部層232之位於該中間區域23b之前或之後的一些部份區域都未具備異質原子。為了製成該中間層23之設有 損傷部位6之中間區域23b,則亦可使用第二實施例中所述的製造方法。反之,由異質原子6所形成的層以及本實施中所述的製造方法亦適用於第二實施例。
本發明當然不限於依據各實施例中所作的描述。反之,本發明包含每一新的特徵和各特徵的每一種組合,特別是包含各申請專利範圍-或不同實施例之各別特徵之每一種組合,當相關的特徵或相關的組合本身未明顯地顯示在各申請專利範圍中或各實施例中時亦屬本發明。
1‧‧‧n導電層
2‧‧‧穿隧接面
3‧‧‧p導電層
4‧‧‧活性層
5‧‧‧另一n導電層
6‧‧‧損傷部位
21‧‧‧n型穿隧接面層
22‧‧‧p型穿隧接面層
23‧‧‧中間層
23a‧‧‧中間層之與n型穿隧接面層相面對的區域
23b‧‧‧中間層之中間區域
23c‧‧‧中間層之與p型穿隧接面層相面對的區域
231‧‧‧n位障層
232‧‧‧中部層
233‧‧‧p位障層
2321‧‧‧中部層之第一部份
2322‧‧‧中部層之第二部份
D‧‧‧電荷載體密度
DE‧‧‧電子密度
DH‧‧‧電洞密度
E‧‧‧能量
L‧‧‧導電帶
V‧‧‧價帶
x‧‧‧位置
第1圖 光電半導體本體之第一實施例之切面圖。
第2圖 光電半導體本體之第二實施例之切面圖。
第3圖 光電半導體本體之第三實施例之切面圖。
第4圖 光電半導體本體之第一實施例之能帶結構和電荷載體密度之圖解。
第5A圖 光電半導體本體之第二實施例之能帶結構之圖解。
第5B圖 光電半導體本體之第二實施例之電荷載體密度之圖解。
第6圖 光電半導體本體之第三實施例之能帶結構之圖解。
1‧‧‧n導電層
2‧‧‧穿隧接面
3‧‧‧p導電層
4‧‧‧活性層
5‧‧‧另一n導電層
6‧‧‧損傷部位
21‧‧‧n型穿隧接面層
22‧‧‧p型穿隧接面層
23‧‧‧中間層
23a‧‧‧中間層之與n型穿隧接面層相面對的區域
23b‧‧‧中間層之中間區域
23c‧‧‧中間層之與p型穿隧接面層相面對的區域
231‧‧‧n位障層
232‧‧‧中部層
233‧‧‧p位障層
2321‧‧‧中部層之第一部份
2322‧‧‧中部層之第二部份

Claims (13)

  1. 一種光電半導體本體,包括:磊晶之半導體層序列,其具有穿隧接面(2)和用來發出電磁輻射之活性層(4),該穿隧接面具有介於n型穿隧接面層(21)和p型穿隧接面層(22)之間的中間層(23),該中間層(23)具有與該n型穿隧接面層相面對的n位障層(231)、與該p型穿隧接面層相面對的p位障層(233)以及中部層(232),該中部層(232)之材料組成不同於該n位障層和該p位障層之材料組成,其中該n型穿隧接面層係InGaN層,該p型穿隧接面層係InGaN層且該中間層係AlInGaN層,其中該中部層的鋁含量比該n位障層的鋁含量少且比該p位障層的鋁含量少。
  2. 如申請專利範圍第1項之光電半導體本體,其中該n位障層(231)、該中部層(232)和該p位障層(233)具有半導體材料,該半導體材料包含第一成份和第二成份,且第一成份在該中部層中的比例小於在該n位障層和該p位障層中的比例。
  3. 如申請專利範圍第2項之光電半導體本體,其中該第一成份含有鋁或由鋁所構成,且第二成份含有至少一個選自於由銦、鎵、氮和磷所構成的組的元素。
  4. 如申請專利範圍第2或3項之光電半導體本體,其中第一成份在該中部層(232)中的比例小於或等於20%,且第一成份在該n位障層(231)和該p位障層(233)中的比例大 於或等於20%。
  5. 如申請專利範圍第1項之光電半導體本體,其中該n位障層(231)及/或該p位障層(233)之層厚度小於或等於2奈米。
  6. 一種光電半導體本體,包括:磊晶之半導體層序列,該半導體層序列具有穿隧接面(2)和用來發出電磁輻射之活性層(4),該穿隧接面具有介於n型穿隧接面層(21)和p型穿隧接面層(22)之間的中間層(23),且該中間層有目的地設有損傷部位(imperfection)(6),其中該中間層具有與n型穿隧接面層面對的n位障層、與p型穿隧接面層面對的p位障層以及中部層,且其中該損傷部位(6)至少部份是由異質原子形成,異質原子以層的形式包含在該中間層中且異質原子的層(23b)具有區域,該區域由該中間層的半導體材料形成,其中該n型穿隧接面層係InGaN層,該p型穿隧接面層係InGaN層且該中間層係AlInGaN層,其中該中部層的鋁含量比該n位障層的鋁含量少且比該p位障層的鋁含量少。
  7. 如申請專利範圍第1項之光電半導體本體,其中該中間層(23)在該中部層(232)之區域中有目的地設有損傷部位(6)。
  8. 如申請專利範圍第6項之光電半導體本體,其中該損傷部位(6)至少部份是由該中間層(23)之半導體材料之缺陷所形成。
  9. 如申請專利範圍第6項之光電半導體本體,其中該損傷 部位(6)至少部份是由異質原子所形成,異質原子係置入該中間層(23)之半導體材料之晶格中及/或異質原子(6)以層的形式包含在該中間層(23)中。
  10. 如申請專利範圍第1項之光電半導體本體,其中該n型穿隧接面層(21)及/或該p型穿隧接面層(22)係實施為交替的層的超晶格。
  11. 一種光電半導體本體之製造方法,該光電半導體本體包括:磊晶之半導體層序列,該半導體層序列具有穿隧接面(2)和用來發出電磁輻射之活性層(4),該穿隧接面具有n型穿隧接面層(21)、中間層(23)和p型穿隧接面層(22),其中,為了製造該中間層而磊晶沈積半導體材料且至少局部有目的地設有缺陷(6),其中設有缺陷(6)包括將缺陷導入該半導體材料中,其中為了導入缺陷(6),在磊晶反應器中沈積半導體材料的期間以10分鐘或更短的選定時間將氫氣導入該磊晶反應器中,其中該n型穿隧接面層係InGaN層,該p型穿隧接面層係InGaN層且該中間層係AlInGaN層,其中該中部層的鋁含量比該n位障層的鋁含量少且比該p位障層的鋁含量少。
  12. 如申請專利範圍第11項之製造方法,其中設有損傷部位(6)包括將缺陷導入該半導體材料中,其中在磊晶反應器中沈積半導體材料之期間為了導入缺陷(6)而改變該磊晶反應器中的製程溫度及/或壓力。
  13. 如申請專利範圍第11項之製造方法,其中設有損傷部位(6)包括將異質原子導入該中間層(23)中。
TW098106280A 2008-02-29 2009-02-27 具有穿隧接面之光電半導體本體及其製造方法 TWI404232B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008011849 2008-02-29
DE102008028036A DE102008028036A1 (de) 2008-02-29 2008-06-12 Optoelektronischer Halbleiterkörper mit Tunnelübergang und Verfahren zur Herstellung eines solchen

Publications (2)

Publication Number Publication Date
TW200945637A TW200945637A (en) 2009-11-01
TWI404232B true TWI404232B (zh) 2013-08-01

Family

ID=40911448

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098106280A TWI404232B (zh) 2008-02-29 2009-02-27 具有穿隧接面之光電半導體本體及其製造方法

Country Status (8)

Country Link
US (1) US20110012088A1 (zh)
EP (1) EP2248192A1 (zh)
JP (1) JP2011513960A (zh)
KR (1) KR20100126458A (zh)
CN (1) CN101960622B (zh)
DE (1) DE102008028036A1 (zh)
TW (1) TWI404232B (zh)
WO (1) WO2009106070A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009054564A1 (de) * 2009-12-11 2011-06-16 Osram Opto Semiconductors Gmbh Laserdiodenanordnung und Verfahren zum Herstellen einer Laserdiodenanordnung
JP5678806B2 (ja) * 2011-06-07 2015-03-04 株式会社デンソー 半導体レーザ及びその製造方法
DE102011116232B4 (de) 2011-10-17 2020-04-09 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
CN103579426B (zh) * 2012-07-19 2016-04-27 华夏光股份有限公司 半导体装置
DE102013104954A1 (de) * 2013-05-14 2014-11-20 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
TWI597862B (zh) * 2013-08-30 2017-09-01 晶元光電股份有限公司 具阻障層的光電半導體元件
CN103489975B (zh) * 2013-10-08 2016-09-07 东南大学 一种具有隧道结结构的氮极性面发光二极管
CN103855263A (zh) * 2014-02-25 2014-06-11 广东省工业技术研究院(广州有色金属研究院) 一种具有极化隧道结的GaN基LED外延片及其制备方法
DE102016103852A1 (de) * 2016-03-03 2017-09-07 Otto-Von-Guericke-Universität Magdeburg Bauelement im System AlGaInN mit einem Tunnelübergang
US9859470B2 (en) * 2016-03-10 2018-01-02 Epistar Corporation Light-emitting device with adjusting element
DE102016113274B4 (de) * 2016-07-19 2023-03-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
US20180331255A1 (en) * 2017-05-12 2018-11-15 X Development Llc Fabrication of ultraviolet light emitting diode with tunnel junction
CN107230738B (zh) * 2017-07-31 2019-05-31 河北工业大学 具有超晶格隧穿结的发光二极管外延结构及其制备方法
JP6964875B2 (ja) * 2017-11-10 2021-11-10 学校法人 名城大学 窒化物半導体発光素子の製造方法
JP7155723B2 (ja) * 2018-08-02 2022-10-19 株式会社リコー 発光素子及びその製造方法
CN113257940B (zh) * 2020-02-13 2023-12-29 隆基绿能科技股份有限公司 叠层光伏器件及生产方法
CN113066887B (zh) * 2021-03-19 2023-01-20 扬州乾照光电有限公司 一种太阳电池以及制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050236642A1 (en) * 2002-07-16 2005-10-27 Shiro Sakai Gallium nitride-based compound semiconductor device
US20060118914A1 (en) * 2003-06-03 2006-06-08 Epivalley Co., Ltd. Gan-based semiconductor junction structure
US20070194300A1 (en) * 2006-02-22 2007-08-23 Cree, Inc. Low resistance tunnel junctions in wide band gap materials and method of making same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326727A (ja) * 1994-05-30 1995-12-12 Nippon Telegr & Teleph Corp <Ntt> 共鳴トンネル素子
JP3737175B2 (ja) * 1995-12-26 2006-01-18 富士通株式会社 光メモリ素子
JPH0992847A (ja) * 1995-09-21 1997-04-04 Hitachi Cable Ltd トンネル型半導体素子
US5684309A (en) 1996-07-11 1997-11-04 North Carolina State University Stacked quantum well aluminum indium gallium nitride light emitting diodes
CN1297016C (zh) 1997-01-09 2007-01-24 日亚化学工业株式会社 氮化物半导体元器件
US5831277A (en) 1997-03-19 1998-11-03 Northwestern University III-nitride superlattice structures
US6266355B1 (en) * 1997-09-12 2001-07-24 Sdl, Inc. Group III-V nitride laser devices with cladding layers to suppress defects such as cracking
US6841800B2 (en) * 1997-12-26 2005-01-11 Matsushita Electric Industrial Co., Ltd. Light-emitting device comprising a gallium-nitride-group compound-semiconductor
JP2000277757A (ja) * 1999-03-26 2000-10-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6369403B1 (en) * 1999-05-27 2002-04-09 The Board Of Trustees Of The University Of Illinois Semiconductor devices and methods with tunnel contact hole sources and non-continuous barrier layer
DE19955747A1 (de) 1999-11-19 2001-05-23 Osram Opto Semiconductors Gmbh Optische Halbleitervorrichtung mit Mehrfach-Quantentopf-Struktur
US6635907B1 (en) * 1999-11-17 2003-10-21 Hrl Laboratories, Llc Type II interband heterostructure backward diodes
JP4232334B2 (ja) * 2000-10-20 2009-03-04 日本電気株式会社 トンネル接合面発光レーザ
US6515308B1 (en) * 2001-12-21 2003-02-04 Xerox Corporation Nitride-based VCSEL or light emitting diode with p-n tunnel junction current injection
US7095052B2 (en) * 2004-10-22 2006-08-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Method and structure for improved LED light output
DE102005035722B9 (de) * 2005-07-29 2021-11-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
US7473941B2 (en) * 2005-08-15 2009-01-06 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Structures for reducing operating voltage in a semiconductor device
TWI266440B (en) * 2005-10-20 2006-11-11 Formosa Epitaxy Inc Light emitting diode chip
US7737451B2 (en) * 2006-02-23 2010-06-15 Cree, Inc. High efficiency LED with tunnel junction layer
JP4172505B2 (ja) * 2006-06-29 2008-10-29 住友電気工業株式会社 面発光型半導体素子及び面発光型半導体素子の製造方法
DE102007031926A1 (de) * 2007-07-09 2009-01-15 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050236642A1 (en) * 2002-07-16 2005-10-27 Shiro Sakai Gallium nitride-based compound semiconductor device
US20060118914A1 (en) * 2003-06-03 2006-06-08 Epivalley Co., Ltd. Gan-based semiconductor junction structure
US20070194300A1 (en) * 2006-02-22 2007-08-23 Cree, Inc. Low resistance tunnel junctions in wide band gap materials and method of making same

Also Published As

Publication number Publication date
EP2248192A1 (de) 2010-11-10
WO2009106070A1 (de) 2009-09-03
US20110012088A1 (en) 2011-01-20
KR20100126458A (ko) 2010-12-01
JP2011513960A (ja) 2011-04-28
CN101960622B (zh) 2013-01-09
TW200945637A (en) 2009-11-01
CN101960622A (zh) 2011-01-26
DE102008028036A1 (de) 2009-09-03

Similar Documents

Publication Publication Date Title
TWI404232B (zh) 具有穿隧接面之光電半導體本體及其製造方法
US8314415B2 (en) Radiation-emitting semiconductor body
JP5143384B2 (ja) 半導体素子の作動電圧を低下させるための構造
JP5162016B1 (ja) 半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法
Kipshidze et al. AlN/AlGaInN superlattice light-emitting diodes at 280 nm
JP6789570B2 (ja) 活性領域がInNの層を含む発光ダイオード
KR101662202B1 (ko) 발광 다이오드
US20130270514A1 (en) Low resistance bidirectional junctions in wide bandgap semiconductor materials
US11764327B2 (en) Light emitting diode with a graded quantum barrier layer
WO2007138656A1 (ja) 窒化物半導体発光素子
US20150084069A1 (en) Semiconductor light emitting element and method for manufacturing semiconductor light emitting element
US20110156069A1 (en) Optoelectronic Semiconductor Chip and Method for the Production Thereof
CN111628059B (zh) AlGaN基深紫外发光二极管器件及其制备方法
Liu et al. Characteristics of a GaN-based light-emitting diode with an inserted p-GaN/i-InGaN superlattice structure
KR100330228B1 (ko) 2차원 전자가스층을 갖는 양자구조의 질화물 반도체 발광소자의제작방법
JPH09326508A (ja) 半導体光素子
KR101600783B1 (ko) 고효율 발광다이오드의 제조방법
US10593839B2 (en) Solid-state light source with small area contact
Lee et al. High-power InGaN-based LED with tunneling-junction-induced two-dimensional electron gas at AlGaN/GaN heterostructure
KR20150078089A (ko) v-피트를 구비하는 질화물 반도체 발광소자 및 그 제조 방법
KR101373804B1 (ko) 백색 발광다이오드 및 그 제조방법
US20200144372A1 (en) Semiconductor device and method of forming p-type nitride semiconductor layer
RU2370857C1 (ru) Полупроводниковая светоизлучающая гетероструктура
KR20150078642A (ko) 전위 차단막을 이용한 질화물 반도체 발광소자 및 그 제조 방법
WO2024035969A1 (en) Light emitting devices and methods of manufacture

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees