CN107230738B - 具有超晶格隧穿结的发光二极管外延结构及其制备方法 - Google Patents

具有超晶格隧穿结的发光二极管外延结构及其制备方法 Download PDF

Info

Publication number
CN107230738B
CN107230738B CN201710636642.4A CN201710636642A CN107230738B CN 107230738 B CN107230738 B CN 107230738B CN 201710636642 A CN201710636642 A CN 201710636642A CN 107230738 B CN107230738 B CN 107230738B
Authority
CN
China
Prior art keywords
layer
thickness
type
quantum well
superlattices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710636642.4A
Other languages
English (en)
Other versions
CN107230738A (zh
Inventor
田康凯
楚春双
方梦倩
李路平
张勇辉
张紫辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hebei University of Technology
Original Assignee
Hebei University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hebei University of Technology filed Critical Hebei University of Technology
Priority to CN201710636642.4A priority Critical patent/CN107230738B/zh
Publication of CN107230738A publication Critical patent/CN107230738A/zh
Application granted granted Critical
Publication of CN107230738B publication Critical patent/CN107230738B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及具有超晶格隧穿结的发光二极管外延结构及其制备方法,其特征在于该外延结构沿着外延生长方向依次包括衬底、缓冲层、N‑型半导体材料层、多量子阱层、P‑型电子阻挡层、P‑型掺杂半导体材料传输层、P‑型重掺杂半导体材料传输层、超晶格层和N‑型重掺杂半导体材料传输层;所述多量子阱层为Alx1Iny1Ga1‑x1‑y1N/Alx2Iny2Ga1‑x2‑y2N,其中,各元素的组分x1、x2、y1、y2、1‑x1‑y1和1‑x2‑y2均介于0和1之间,量子垒Alx2Iny2Ga1‑x2‑y2N的厚度为5nm~50nm,量子阱Alx1Iny1Ga1‑x1‑y1N的厚度为1nm~20nm,量子阱个数大于或等于1,且量子垒Alx2Iny2Ga1‑x2‑y2N的禁带宽度大于量子阱Alx1Iny1Ga1‑x1‑y1N的禁带宽度;所述超晶格层为两种不同单元层交替生长且呈周期性变化的多层膜,总厚度为1nm~10nm。

Description

具有超晶格隧穿结的发光二极管外延结构及其制备方法
技术领域
本发明涉及发光二极管半导体技术领域,具体地说是一种具有超晶格隧穿结的发光二极管外延结构及其制备方法。
背景技术
近年来,全球变暖和生态环境恶化成为当今世界面临的一大难题,而基于氮化物半导体的发光二极管(LED)技术具有低功耗、无污染、绿色环保等优点,因此在改善生态问题上发挥着重要的作用。现如今,得益于半导体器件工艺水平的提高,氮化物LED发光二极管技术取得了长足的进步,在杀菌消毒,生物医学,通讯及照明等领域都有着广阔的应用前景。如今,氮化物LED发光二极管技术面临的主要问题是空穴注入效率表现不佳,由此造成LED发光二极管器件能源利用率及光电转换效率低。相关研究表明,相比较于电子而言,空穴的有效质量较大,所以其具有较低的迁移率,从而影响了空穴的输运过程,造成空穴在有源区量子阱中分布不均匀。此外,较之Si掺杂的N-型氮化物半导体材料,P-型半导体材料中的Mg掺杂杂质的激活能更高,所以P型掺杂的效率也显得比较低,从而导致了低空穴浓度的问题。这种载流子迁移率和浓度的不对称性,使得低空穴注入效率这一问题变得尤为突出,而且较低的空穴注入效率会加剧电子泄漏问题,造成内量子效率近一步地衰退,严重制约了LED发光二极管的光学和电学性能。因此提高空穴注入效率对改善LED器件的外量子效率具有重要的意义。研究人员为此改进了LED发光二极管器件的结构,比如采用超晶格型电子阻挡层来减小阻挡空穴注入有源区的势垒高度,提高注入到有源区的空穴浓度(Wang S,Yin Y A,Gu H,et al.Graded AlGaN/AlGaN Superlattice Insert Layer ImprovedPerformance of AlGaN-Based Deep Ultraviolet Light-Emitting Diodes[J].Journalof Display Technology,2016,12(10):1112-1116.);优化有源区量子垒厚度来减小空穴传输路程,实现空穴浓度的均匀分布;通过对P型传输层中材料的组分的线性渐变,比如AlGaN做P型传输层,可以通过沿着极性生长方向,线性的减小Al的组分,利用材料自身极化特性产生的电场,增加深能级受主杂质电离,产生三维空穴气来弥补P型掺杂效率低的缺陷,增加注入到有源区的空穴浓度(Simon J,Protasenko V,Lian C,et al.Polarization-induced hole doping in wide-band-gap uniaxial semiconductor heterostructures.[J].Science,2010,327(5961):60.)。这些发光二极管器件结构上的改进均一定程度上改善了空穴注入效率,实现了发光二极管性能的改善,但无论是超晶格型的电子阻挡层设计,还是利用P区组分线性渐变结构,由于每层的组分差别较小,因此外延生长中工艺复杂,对组分的控制较为不易,尤其是组分线性渐变器件结构的设计。
发明内容
针对现有技术的不足,本发明所要解决的技术问题是,提供一种具有超晶格隧穿结的发光二极管外延结构及其制备方法。该外延结构在P+-AlInGaN层/N+-AlInGaN层之间插入一层较薄的周期性AlInGaN/AlInGaN超晶格(Superlattice,英文缩写为SL)结构,通过重掺杂可以使N+-AlInGaN层的导带底低于P+-AlInGaN层的价带顶,实现载流子隧穿效应,而超晶格层可以增强隧穿结中的电场,从而增加了P+-AlInGaN层电子隧穿到N+-AlInGaN层的几率,相应地提高了P+-AlInGaN层的非平衡空穴的浓度,进一步地改善了发光二极管器件的空穴注入效率。该制备方法在P+-AlInGaN层/N+-AlInGaN层之间通过外延生长插入超晶格(SL)层,实现空穴注入效率的近一步优化,即增加空穴由p-型电极注入到发光二极管器件内部的效率。本发明制备方法可操作性强,而且在进一步改善空穴注入的基础上,也一定程度上缓解了发光二极管器件电流拥挤效应,实现性能的增益。
本发明解决该技术问题所采用的技术方案是,
一种具有超晶格隧穿结的发光二极管器件外延结构,其特征在于该外延结构沿着外延生长方向依次包括衬底、缓冲层、N-型半导体材料层、多量子阱层、P-型电子阻挡层、P-型掺杂半导体材料传输层、P-型重掺杂半导体材料传输层、超晶格层和N-型重掺杂半导体材料传输层;所述多量子阱层为Alx1Iny1Ga1-x1-y1N/Alx2Iny2Ga1-x2-y2N,其中,各元素的组分x1、x2、y1、y2、1-x1-y1和1-x2-y2均介于0和1之间,量子垒Alx2Iny2Ga1-x2-y2N的厚度为5nm~50nm,量子阱Alx1Iny1Ga1-x1-y1N的厚度为1nm~20nm,量子阱个数大于或等于1,且量子垒Alx2Iny2Ga1-x2-y2N的禁带宽度大于量子阱Alx1Iny1Ga1-x1-y1N的禁带宽度;
所述超晶格层为两种不同单元层交替生长且呈周期性变化的多层膜,总厚度为1nm~10nm。
一种上述的具有超晶格隧穿结的发光二极管外延结构的制备方法,该方法的步骤如下:
第一步,在MOCVD或者MBE反应炉中,对衬底进行高温800℃~1400℃退火,以除掉粘附在衬底表面的异物;
第二步,在MOCVD或者MBE反应炉中,在第一步得到的衬底表面上外延生长一层厚度为10nm~50nm缓冲层,以实现位错过滤与应力释放;
第三步,在MOCVD或者MBE反应炉中,在第二步得到的缓冲层上进一步外延生长厚度为50nm~5000nm的N-型半导体材料层;
第四步,在MOCVD或者MBE反应炉中,在第三步得到的N-型半导体材料层上外延生长多量子阱层,量子垒Alx2Iny2Ga1-x2-y2N的厚度为5nm~50nm,量子阱Alx1Iny1Ga1-x1-y1N的厚度为1nm~20nm,且量子垒Alx2Iny2Ga1-x2-y2N的禁带宽度大于量子阱Alx1Iny1Ga1-x1-y1N的禁带宽度,且至少有一个量子阱;
第五步,在MOCVD或者MBE反应炉中,在第四步得到的多量子阱层上外延生长厚度为10nm~100nm的P-型电子阻挡层;
第六步,在MOCVD或者MBE反应炉中,在第五步得到的P-型电子阻挡层上外延生长厚度为50nm~250nm的P-型掺杂半导体材料传输层;
第七步,在MOCVD或者MBE反应炉中,在第六步得到的P-型掺杂半导体材料传输层上外延生长厚度为10nm~250nm的P-型重掺杂半导体材料传输层;
第八步,在MOCVD或者MBE反应炉中,在第七步得到的P-型重掺杂半导体材料传输层上外延生长超晶格层,超晶格层的总厚度控制在1nm~10nm,同时超晶格层的单元层的禁带宽度周期性变化;
第九步,在MOCVD或者MBE反应炉中,在第八步得到的超晶格层上外延生长厚度为20nm~250nm的N-型重掺杂半导体材料传输层;由此得到所述的具有超晶格隧穿结的发光二极管外延结构。
本发明的有益效果是:与现有技术相比,本发明具有如下的突出的实质性特点和显著进步:
(1)本发明发光二极管外延结构是在P+-AlInGaN层与N+-AlInGaN层之间插入周期性的超晶格(SL)层,如AlInGaN/AlInGaN超晶格层,增强了隧穿结中的电场,从而增加电子从P+-AlInGaN层隧穿到N+-AlInGaN层的几率,相应地提高P+-AlInGaN层的空穴浓度,从而改善了发光二极管器件的空穴注入效率。
(2)本发明利用超晶格隧穿结实现空穴注入效率的改善,即在P区采用超晶格层的设计来提高隧穿几率,改善空穴浓度,同时一定程度上缓解了发光二极管器件中的电流拥挤效应,使得电流的分布更为均匀,从而减小了由发光二极管器件结温升高及载流子分布不均匀而造成的金属电迁移对发光二极管器件退化的影响。实验表明,本发明外延结构的空穴注入效率相比现有的发光二极管器件提高了至少20%,在一定程度上改善了I-V特性。
(3)本发明方法可操作性强,成本低,适于工业上的推广使用。
本发明具有超晶格隧穿结的发光二极管器件外延结构专门适用于光发射的半导体器件,尤其适用于III-V族氮化物发光二极管。
附图说明
图1为本发明具有超晶格隧穿结的发光二极管器件外延结构一种实施例的结构示意图。
图2为传统同质隧穿结氮化物发光二极管外延结构示意图,即不具备超晶格层。
图3为实施例1的具有超晶格隧穿结的发光二极管器件外延结构的隧穿结处(图中灰色方框内是隧穿结)的能带图。
图4为在35mA工作电流时,具有超晶格(SL)隧穿结和没有超晶格(SL)隧穿结(即普通P+-AlInGaN/N+-AlInGaN隧穿结)LED中有源区内空穴浓度的分布图。
图5为实施例1具有超晶格(SL)隧穿结和没有超晶格(SL)隧穿结的发光二极管器件外延结构的IV特性曲线图。
图6为实施例1具有超晶格(SL)隧穿结和没有超晶格(SL)隧穿结的发光二极管器件外延结构的电流扩展示意图。
其中,101.衬底,102.缓冲层,103.N-型半导体材料层,104.多量子阱层,105.P-型电子阻挡层,106.P-型掺杂半导体材料传输层,107.P-型重掺杂半导体材料传输层(P+-AlInGaN层),108.超晶格层,109.N-型重掺杂半导体材料传输层(N+-AlInGaN层)。
具体实施方式
下面结合实施例及附图对本发明作进一步说明,但并不以此作为对本申请权利要求保护范围的限定。
本发明具有超晶格隧穿结的发光二极管器件外延结构(简称外延结构,参见图1)沿着外延生长方向依次包括衬底101、缓冲层102、N-型半导体材料层103、多量子阱层104、P-型电子阻挡层105、P-型掺杂半导体材料传输层106、P-型重掺杂半导体材料传输层107、超晶格层108和N-型重掺杂半导体材料传输层109;所述多量子阱层104为Alx1Iny1Ga1-x1-y1N/Alx2Iny2Ga1-x2-y2N,其中,各元素的组分x1、x2、y1、y2、1-x1-y1和1-x2-y2均介于0和1之间,量子垒Alx2Iny2Ga1-x2-y2N的厚度为5nm~50nm,量子阱Alx1Iny1Ga1-x1-y1N的厚度为1nm~20nm,量子阱个数大于或等于1,且量子垒Alx2Iny2Ga1-x2-y2N的禁带宽度大于量子阱Alx1Iny1Ga1-x1-y1N的禁带宽度;
所述超晶格层为两种不同单元层交替生长且呈周期性变化的多层膜,单元层的禁带宽度呈周期性变化,每个单元层均为非掺杂半导体材料,总厚度控制在1nm~10nm之间,能显著减小对载流子隧穿的影响。
所述超晶格层为AlInGaN/AlInGaN超晶格层、氧化锌或氧化镁超晶格层;根据器件的设计要求选取不同的材料,可以是二元化合物,三元乃至四元化合物。
本发明外延结构所述衬底101的材料可以是但不局限于蓝宝石、Si、SiC、GaN、AlN,该衬底101可以依据外延生长方向分为极性衬底、半极性衬底或非极性的衬底。
本发明外延结构所述缓冲层102的材质为Alx3Iny3Ga1-x3-y3N,其中,各组成元素的组分x3、y3和1-x3-y3均介于0和1之间,选材厚度为10nm~50nm。
本发明外延结构所述N-型半导体材料层103的材料为Alx4Iny4Ga1-x4-y4N,每层的材料依据其作用而进行选取,其中,各元素的组分x4、y4和1-x4-y4均介于0和1之间,厚度为50nm~5000nm。
本发明外延结构所述P-型电子阻挡层105的材质为Alx5Iny5Ga1-x5-y5N,其中,各元素的组分x5、y5和1-x5-y5均介于0和1之间,厚度为10nm~100nm,且P-型电子阻挡层的禁带宽度大于多量子阱层104最后一个量子垒的禁带宽度。
本发明外延结构所述P-型掺杂半导体材料传输层106的材质为Alx6Iny6Ga1-x6-y6N,其中,各元素的组分x6、y6和1-x6-y6均介于0和1之间,材料掺杂为P型掺杂,厚度为50nm~250nm。
本发明外延结构所述P-型重掺杂半导体材料传输层107的材质为Alx7Iny7Ga1-x7- y7N,其中,各元素的组分x7、y7和1-x7-y7均介于0和1之间,材料掺杂为P型重掺杂,厚度为10nm~250nm。
本发明外延结构所述N-型重掺杂半导体材料传输层109的材质为Alx8Iny8Ga1-x8- y8N,其中,各元素的组分x8、y8和1-x8-y8均介于0和1之间,材料掺杂为N型重掺杂,厚度为2nm~250nm。
本发明具有超晶格隧穿结的发光二极管外延结构的制备方法,该方法的步骤如下:
第一步,在MOCVD(即金属有机化合物化学气相沉淀)或者MBE(分子束外延)反应炉中,对衬底101进行高温800℃~1400℃退火,以除掉粘附在衬底表面的异物;
第二步,在MOCVD或者MBE反应炉中,在第一步得到的衬底101表面上外延生长一层厚度为10nm~50nm缓冲层102,以实现位错过滤与应力释放;
第三步,在MOCVD或者MBE反应炉中,在第二步得到的缓冲层102上进一步外延生长厚度为50nm~5000nm的N-型半导体材料层103;
第四步,在MOCVD或者MBE反应炉中,在第三步得到的N-型半导体材料层103上外延生长多量子阱层104,量子垒Alx2Iny2Ga1-x2-y2N的厚度为5nm~50nm,量子阱Alx1Iny1Ga1-x1-y1N的厚度为1nm~20nm,且量子垒Alx2Iny2Ga1-x2-y2N的禁带宽度大于量子阱Alx1Iny1Ga1-x1-y1N的禁带宽度,且至少有一个量子阱;所述量子垒的数目始终比量子阱的数目多一个,量子垒和量子阱构成类似于三明治的结构;
第五步,在MOCVD或者MBE反应炉中,在第四步得到的多量子阱层104上外延生长厚度为10nm~100nm的P-型电子阻挡层105;
第六步,在MOCVD或者MBE反应炉中,在第五步得到的P-型电子阻挡层105上外延生长厚度为50nm~250nm的P-型掺杂半导体材料传输层106;
第七步,在MOCVD或者MBE反应炉中,在第六步得到的P-型掺杂半导体材料传输层106上外延生长厚度为10nm~250nm的P-型重掺杂半导体材料传输层107;
第八步,在MOCVD或者MBE反应炉中,在第七步得到的P-型重掺杂半导体材料传输层107上外延生长超晶格层108,超晶格层为两种不同单元层交替生长且呈周期性变化的多层膜,超晶格层的总厚度控制在1nm~10nm,同时超晶格层的禁带宽度周期性变化,在MOCVD或MBE反应炉内能实现超晶格层厚度及周期的精准控制,实现周期性生长;
第九步,在MOCVD或者MBE反应炉中,在第八步得到的超晶格层108上外延生长厚度为20nm~250nm的N-型重掺杂半导体材料传输层109;由此得到本发明具有超晶格隧穿结的发光二极管外延结构。
本发明利用超晶格层产生的一个强电场,利用增强的电场增加电子隧穿几率,进而提高了P区空穴的浓度,明显改善P区空穴浓度低的问题。
图1所示实施例表明,本发明具有超晶格隧穿结的发光二极管外延结构,其该外延结构沿着外延生长方向依次包括:衬底101、缓冲层102、N型半导体材料103、多量子阱层104、P-型电子阻挡层105、P-型掺杂半导体材料传输层106、P-型重掺杂半导体材料传输层107、超晶格层108、N-型重掺杂半导体材料传输层109,各层直接通过外延生长获得,采用共格生长,通过共价键等化学键实现层与层的链接。
图2为现有的发光二极管外延结构的结构图,现有的发光二极管外延结构沿着外延生长方向依次包括:衬底101、缓冲层102、N型半导体材料103、多量子阱层104、P-型电子阻挡层105、P-型掺杂半导体材料传输层106、P-型重掺杂半导体材料传输层107和N-型重掺杂半导体材料传输层109。
实施例1
本实施例具有超晶格隧穿结的发光二极管外延结构沿着外延生长方向依次包括衬底101、缓冲层102、N型半导体材料103、多量子阱层104、P-型电子阻挡层105、P-型半导体材料传输层106、P-型重掺杂半导体材料传输层107、超晶格(SL)层108、N-型重掺杂半导体材料传输层109。其中,所述超晶格层为AlInGaN/AlInGaN超晶格(SL)层,由Al,In,Ga,N四种元素组成的不同带隙的两种材料组成,该层总的厚度为6nm。
上述中,衬底101为蓝宝石,沿着[0001]方向外延生长;缓冲层102的材料为GaN,厚度为20nm;N-型半导体材料层103的材料为GaN,厚度为4μm;多量子阱层104的结构为7个周期的In0.08Ga0.92N/GaN层,其中量子垒GaN的厚度为10nm,量子阱In0.08Ga0.92N的厚度为3nm;P-型电子阻挡层105的材料为Al0.10Ga0.90N,厚度为20nm;P-型半导体材料传输层106的材料为GaN,厚度为200nm;P-型重掺杂半导体材料传输层107的材质为GaN,厚度为20nm,超晶格层108的材料为3个周期的Al0.20Ga0.80N/GaN,且Al0.20Ga0.80N层的厚度为1nm,GaN层的厚度也为1nm;N-型重掺杂半导体材料传输层109的材质为GaN,厚度为20nm。
上述具有超晶格隧穿结的发光二极管外延结构,其制备方法如下:
第一步,在MOCVD(即金属有机化合物化学气相沉淀)或者MBE(分子束外延)反应炉中,对衬底101进行高温(1200℃)退火,以除掉粘附在衬底表面的异物;
第二步,在MOCVD或者MBE反应炉中,在第一步得到的衬底101表面上外延生长一层厚度为20nm的缓冲层102,生长温度为1050℃,气压为400mbar,以实现位错过滤与应力释放;
第三步,在MOCVD或者MBE反应炉中,在第二步得到的缓冲层102上近一步外延生长厚度为4μm,生长温度为1050℃,气压为400mbar,的N-型半导体材料层103;
第四步,在MOCVD或者MBE反应炉中,在第三步得到的N-型半导体材料层103上外延生长7个周期的In0.08Ga0.92N/GaN多量子阱层104,此时x1=0,y1=0.08,1-x1-y1=0.092;x2=0,y2=0,1-x2-y2=1,量子阱In0.08Ga0.92N层的厚度为3nm,量子垒GaN层的厚度为10nm,生长温度为850℃,气压为400mbar。
第五步,在MOCVD或者MBE反应炉中,在第四步得到的多量子阱层104上外延生长厚度为20nm的P-型电子阻挡层105,生长温度为970℃,气压为100mbar;
第六步,在MOCVD或者MBE反应炉中,在第五步得到的P-型电子阻挡层105上外延生长厚度为200nm的P-型掺杂半导体材料传输层106,生长温度为970℃,气压为300mbar;
第七步,在MOCVD或者MBE反应炉中,在第六步得到的P-型掺杂半导体材料传输层106上外延生长厚度为20nm的P-型重掺杂半导体材料传输层107,生长温度为970℃,气压为300mbar;
第八步,在MOCVD或者MBE反应炉中,在第七步得到的P-型重掺杂半导体材料传输层107上外延生长3个周期的Al0.20Ga0.80N/GaN超晶格层108,超晶格层的总厚度控制在6nm,同时超晶格的禁带宽度周期性变化,其中,Al0.20Ga0.80N层的厚度为1nm,GaN层的厚度也为1nm,生长温度为970℃,气压为100mbar;
第九步,在MOCVD或者MBE反应炉中,在第八步得到的超晶格层108上外延生长厚度为20nm的N-型重掺杂半导体材料传输层109,生长温度为970℃,气压为300mbar;
由此制得本实施例具有AlInGaN/AlInGaN超晶格层超晶格隧穿结的发光二极管外延结构。
图3为本实施例具有超晶格隧穿结的发光二极管外延结构中的隧穿结处(P-型重掺杂半导体材料传输层107和N-型重掺杂半导体材料传输层109的部分区域及全部的AlInGaN/AlInGaN超晶格层构成隧穿结,见图中灰色部分,即P+-AlInGaN/AlInGaN-AlInGaNSL/N+-AlInGaN隧穿结)的能带图,超晶格层增强的电场增加了P+-AlInGaN层价带中的电子向N+-AlInGaN层导带的隧穿几率,同时产生空穴,相应的提高了P+-AlInGaN层(有+代表该层材料重掺杂)中的非平衡空穴浓度,图中虚线普遍高于实线,即可证明了该发明结构利于提高有源区内空穴的浓度,提高了至少20%。
图4为35mA工作电流时,具有超晶格(SL)隧穿结和没有超晶格(SL)隧穿结(即普通P+-AlInGaN/N+-AlInGaN隧穿结)LED中有源区内空穴浓度的分布图。较之具有普通(普通结构较之本发明提出的结构少了超晶格层108,其它层的构成与本发明的结构一致)P+-AlInGaN/N+-AlInGaN隧穿结的发光二极管结构,在具有AlInGaN/AlInGaN超晶格层的发光二极管外延结构中,有源区的空穴浓度得到了整体上的提高,且整体上均提高了至少20%以上。
图5和图6分别为I-V特性及电流扩展示意图,由图5的I-V特性曲线图,可以看出同等电流下,具有超晶格隧穿结的器件具有更小的工作电压,插图是I-V特性曲线的局部放大图,更好看出二者的优劣对比,说明本实施例器件有助于改善I-V特性。本实施例得到的器件(发光二极管外延结构)的尺寸是350*350μm2,图6中横坐标为相对位置,即以器件左侧为起点0,纵坐标为空穴浓度,所谓电流拥挤,是指电流拥挤在某个位置,即图6中凸起的地方。从图6中可以看出,本实施例的器件在一定程度上使得电流分布更均匀,能有效改善电流拥挤情况。
实施例2
本实施例具有超晶格隧穿结的发光二极管外延结构各部分组成同实施例1,不同之处在于所述缓冲层102的材料为AlN,厚度为20nm;N-型半导体材料层103的材料为Al0.60Ga0.40N,厚度为4μm;多量子阱层104的结构为5个周期的Al0.45Ga0.55N/Al0.60Ga0.40N层,其中量子垒Al0.60Ga0.40N的厚度为10nm,量子阱Al0.45Ga0.55N的厚度为3nm;P-型电子阻挡层105的材料为Al0.65Ga0.35N,厚度为10nm;P-型半导体材料传输层106的材料为Al0.40Ga0.60N,厚度为50nm;P-型重掺杂半导体材料传输层107的材质为GaN,厚度为20nm;超晶格层108的材料为3个周期的Al0.30Ga0.70N/Al0.10Ga0.90N,且Al0.30Ga0.70N层的厚度为1nm,Al0.10Ga0.90N层的厚度也为1nm;N-型重掺杂半导体材料传输层109的材质为GaN,厚度为20nm。
上述具有超晶格隧穿结发光二极管外延结构,其制备方法如下:
第一步,在MOCVD(即金属有机化合物化学气相沉淀)或者MBE(分子束外延)反应炉中,对衬底101进行高温(1200℃)退火,以除掉粘附在衬底表面的异物;
第二步,在MOCVD或者MBE反应炉中,在第一步得到的衬底101表面上外延生长一层厚度为20nm的缓冲层102,生长温度1200℃,气压为80mbar,以实现位错过滤与应力释放;
第三步,在MOCVD或者MBE反应炉中,在第二步得到的缓冲层102上进一步外延生长厚度为4μm的N-型半导体材料层103,生长温度为1000℃,气压为50mbar;
第四步,在MOCVD或者MBE反应炉中,在第三步得到的N-型半导体材料层103上外延生长5个周期的Al0.45Ga0.55N/Al0.60Ga0.40N多量子阱层104,其中,量子阱Al0.45Ga0.55N层的厚度为3nm,量子垒Al0.60Ga0.40N层的厚度为10nm,生长温度1000℃,气压80mbar。
第五步,在MOCVD或者MBE反应炉中,在第四步得到的多量子阱层104上外延生长厚度为10nm的P-型电子阻挡层105,生长温度1020℃,气压80mbar;
第六步,在MOCVD或者MBE反应炉中,在第五步得到的P-型电子阻挡层105上外延生长厚度为50nm的P-型掺杂半导体材料传输层106,生长温度为1000℃,气压为气压50mbar;
第七步,在MOCVD或者MBE反应炉中,在第六步得到的P-型掺杂半导体材料传输层106上外延生长厚度为20nm的P-型重掺杂半导体材料传输层107,生长温度为1000℃,气压为50mbar;
第八步,在MOCVD或者MBE反应炉中,在第七步得到的P-型重掺杂半导体材料传输层107上外延生长3个周期的Al0.30Ga0.70N/Al0.10Ga0.90N超晶格层,其中Al0.30Ga0.70N层的厚度为1nm,Al0.10Ga0.90N层的厚度也为1nm,生长温度为1040℃,气压为100mbar。
第九步,在MOCVD或者MBE反应炉中,在第八步得到的Al0.30Ga0.70N/Al0.10Ga0.90N超晶格层108上外延生长厚度为20nm的N-型重掺杂半导体材料传输层109,生长温度为1000~1100℃,气压为50mbar。
由此制得本实施例的具有超晶格隧穿结的发光二极管外延结构。
实施例3
本实施例各部分组成及连接同实施例1,不同之处在于本实施例中超晶格层108为氧化镁和氧化锌两种材料组成两种单元层交替生长且呈周期性变化的多层膜,氧化镁层和氧化锌层的厚度均为2nm,周期为2,氧化锌及氧化镁均掺杂有Si。
上述实施例均能达到提高空穴浓度、改善I-V特性及改善电流拥挤情况的目的,且本发明方法操作简单,易于实现。
本发明所涉及的原材料均可通过公知途径获得,其制备方法中的操作工艺是本技术领域的技术人员能够掌握的。
本发明未述及之处适用于现有技术。

Claims (9)

1.一种具有超晶格隧穿结的发光二极管器件外延结构,其特征在于该外延结构沿着外延生长方向依次包括衬底、缓冲层、N-型半导体材料层、多量子阱层、P-型电子阻挡层、P-型掺杂半导体材料传输层、P-型重掺杂半导体材料传输层、超晶格层和N-型重掺杂半导体材料传输层;所述多量子阱层为Alx1Iny1Ga1-x1-y1N/Alx2Iny2Ga1-x2-y2N,其中,各元素的组分x1、x2、y1、y2、1-x1-y1和1-x2-y2均介于0和1之间,量子垒Alx2Iny2Ga1-x2-y2N的厚度为5nm~50nm,量子阱Alx1Iny1Ga1-x1-y1N的厚度为1nm~20nm,量子阱个数大于或等于1,且量子垒Alx2Iny2Ga1-x2-y2N的禁带宽度大于量子阱Alx1Iny1Ga1-x1-y1N的禁带宽度;
所述超晶格层为两种不同单元层交替生长且呈周期性变化的多层膜,每个单元层均为非掺杂半导体材料,总厚度为1nm~10nm。
2.根据权利要求1所述的具有超晶格隧穿结的发光二极管器件外延结构,其特征在于所述超晶格层为AlInGaN/AlInGaN超晶格层、氧化锌和氧化镁组成的超晶格层。
3.根据权利要求1所述的具有超晶格隧穿结的发光二极管器件外延结构,其特征在于所述衬底的材料为蓝宝石、Si、SiC、GaN或AlN。
4.根据权利要求1所述的具有超晶格隧穿结的发光二极管器件外延结构,其特征在于所述缓冲层的材质为Alx3Iny3Ga1-x3-y3N,其中,各组成元素的组分x3、y3和1-x3-y3均介于0和1之间,选材厚度为10nm~50nm。
5.根据权利要求1所述的具有超晶格隧穿结的发光二极管器件外延结构,其特征在于所述N-型半导体材料层的材料为Alx4Iny4Ga1-x4-y4N,各元素的组分x4、y4和1-x4-y4均介于0和1之间,厚度为50nm~5000nm。
6.根据权利要求1所述的具有超晶格隧穿结的发光二极管器件外延结构,其特征在于所述P-型电子阻挡层的材质为Alx5Iny5Ga1-x5-y5N,其中,各元素的组分x5、y5和1-x5-y5均介于0和1之间,厚度为10nm~100nm,且P-型电子阻挡层的禁带宽度大于多量子阱层最后一个量子垒的禁带宽度。
7.根据权利要求1所述的具有超晶格隧穿结的发光二极管器件外延结构,其特征在于所述P-型掺杂半导体材料传输层的材质为Alx6Iny6Ga1-x6-y6N,其中,各元素的组分x6、y6和1-x6-y6均介于0和1之间,厚度为50nm~250nm。
8.根据权利要求1所述的具有超晶格隧穿结的发光二极管器件外延结构,其特征在于所述P-型重掺杂半导体材料传输层的材质为Alx7Iny7Ga1-x7-y7N,其中,各元素的组分x7、y7和1-x7-y7均介于0和1之间,厚度为10nm~250nm;所述N-型重掺杂半导体材料传输层的材质为Alx8Iny8Ga1-x8-y8N,其中,各元素的组分x8、y8和1-x8-y8均介于0和1之间,厚度为2nm~250nm。
9.一种权利要求1所述的具有超晶格隧穿结的发光二极管外延结构的制备方法,该方法的步骤如下:
第一步,在MOCVD或者MBE反应炉中,对衬底进行高温800℃~1400℃退火,以除掉粘附在衬底表面的异物;
第二步,在MOCVD或者MBE反应炉中,在第一步得到的衬底表面上外延生长一层厚度为10nm~50nm缓冲层,以实现位错过滤与应力释放;
第三步,在MOCVD或者MBE反应炉中,在第二步得到的缓冲层上进一步外延生长厚度为50nm~5000nm的N-型半导体材料层;
第四步,在MOCVD或者MBE反应炉中,在第三步得到的N-型半导体材料层上外延生长多量子阱层,量子垒Alx2Iny2Ga1-x2-y2N的厚度为5nm~50nm,量子阱Alx1Iny1Ga1-x1-y1N的厚度为1nm~20nm,且量子垒Alx2Iny2Ga1-x2-y2N的禁带宽度大于量子阱Alx1Iny1Ga1-x1-y1N的禁带宽度,且至少有一个量子阱;
第五步,在MOCVD或者MBE反应炉中,在第四步得到的多量子阱层上外延生长厚度为10nm~100nm的P-型电子阻挡层;
第六步,在MOCVD或者MBE反应炉中,在第五步得到的P-型电子阻挡层上外延生长厚度为50nm~250nm的P-型掺杂半导体材料传输层;
第七步,在MOCVD或者MBE反应炉中,在第六步得到的P-型掺杂半导体材料传输层上外延生长厚度为10nm~250nm的P-型重掺杂半导体材料传输层;
第八步,在MOCVD或者MBE反应炉中,在第七步得到的P-型重掺杂半导体材料传输层上外延生长超晶格层,超晶格层的总厚度控制在1nm~10nm,同时超晶格层的单元层的禁带宽度周期性变化;
第九步,在MOCVD或者MBE反应炉中,在第八步得到的超晶格层上外延生长厚度为20nm~250nm的N-型重掺杂半导体材料传输层;由此得到所述的具有超晶格隧穿结的发光二极管外延结构。
CN201710636642.4A 2017-07-31 2017-07-31 具有超晶格隧穿结的发光二极管外延结构及其制备方法 Active CN107230738B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710636642.4A CN107230738B (zh) 2017-07-31 2017-07-31 具有超晶格隧穿结的发光二极管外延结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710636642.4A CN107230738B (zh) 2017-07-31 2017-07-31 具有超晶格隧穿结的发光二极管外延结构及其制备方法

Publications (2)

Publication Number Publication Date
CN107230738A CN107230738A (zh) 2017-10-03
CN107230738B true CN107230738B (zh) 2019-05-31

Family

ID=59956217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710636642.4A Active CN107230738B (zh) 2017-07-31 2017-07-31 具有超晶格隧穿结的发光二极管外延结构及其制备方法

Country Status (1)

Country Link
CN (1) CN107230738B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108417675B (zh) * 2018-03-27 2020-11-03 厦门乾照光电股份有限公司 一种具有水平桥接结构的高压发光二极管及其制作方法
JP7323783B2 (ja) * 2019-07-19 2023-08-09 日亜化学工業株式会社 発光装置の製造方法及び発光装置
CN110611019B (zh) * 2019-08-26 2020-11-17 华南师范大学 一种无应变AlInGaN深紫外LED外延结构
CN110970533B (zh) * 2019-12-30 2021-10-08 广东德力光电有限公司 一种led倒装芯片的紫光外延结构及其制备方法
CN113517381B (zh) * 2021-05-21 2022-06-17 华灿光电(浙江)有限公司 氮化镓基发光二极管外延片及其制备方法
CN113345989B (zh) * 2021-05-31 2022-11-29 河北工业大学 一种面向紫外通讯的Micro紫外发光二极管芯片
CN113257965B (zh) * 2021-06-25 2021-10-29 至芯半导体(杭州)有限公司 一种AlInGaN半导体发光器件
CN113964224B (zh) * 2021-12-22 2022-04-01 至芯半导体(杭州)有限公司 半导体紫外探测器芯片及其外延结构
CN116344689B (zh) * 2023-05-26 2023-07-21 中诚华隆计算机技术有限公司 一种具有涂层的发光芯片及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01236670A (ja) * 1988-03-17 1989-09-21 Nec Corp 半導体素子
CN101960622A (zh) * 2008-02-29 2011-01-26 欧司朗光电半导体有限公司 带有隧道结的光电子半导体本体及其制造方法
CN103337568A (zh) * 2013-05-22 2013-10-02 西安交通大学 应变超晶格隧道结紫外led外延结构及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441195B (zh) * 2013-08-30 2016-06-29 湘能华磊光电股份有限公司 Led外延片、其制作方法及包括其的led芯片

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01236670A (ja) * 1988-03-17 1989-09-21 Nec Corp 半導体素子
CN101960622A (zh) * 2008-02-29 2011-01-26 欧司朗光电半导体有限公司 带有隧道结的光电子半导体本体及其制造方法
CN103337568A (zh) * 2013-05-22 2013-10-02 西安交通大学 应变超晶格隧道结紫外led外延结构及其制备方法

Also Published As

Publication number Publication date
CN107230738A (zh) 2017-10-03

Similar Documents

Publication Publication Date Title
CN107230738B (zh) 具有超晶格隧穿结的发光二极管外延结构及其制备方法
CN103681985B (zh) 一种发光二极管的外延片及其制作方法
CN101582478B (zh) 用于光电器件的多量子阱结构及其制造方法
CN102760808B (zh) 一种发光二极管的外延片及其制造方法
CN109659409A (zh) 一种led外延结构及其制备方法
CN111599903B (zh) 一种具有极化掺杂复合极性面电子阻挡层的紫外led
CN103337568A (zh) 应变超晶格隧道结紫外led外延结构及其制备方法
US11522106B2 (en) Nitride-based light-emitting diode device
CN104993028B (zh) 一种发光二极管外延片
CN105206726A (zh) 一种led结构及其生长方法
CN107195735A (zh) 一种发光二极管的外延片及其制备方法
CN103035791A (zh) 一种发光二极管的外延片及其制造方法
CN109962132A (zh) 发光二极管外延片及其制造方法
CN114256395A (zh) 一种led外延片、外延生长方法及led芯片
CN103022286A (zh) 一种级联GaN基LED外延片及其制备方法
CN106784181B (zh) 提高绿光或更长波长InGaN量子阱发光效率的方法及结构
CN104332537A (zh) 一种高浓度Te掺杂的发光二极管外延结构
CN109786531A (zh) 一种基于极化诱导原理的AlGaN基隧穿结结构及其制备方法
CN103996766B (zh) 氮化镓基发光二极管及其制备方法
CN206401345U (zh) 一种发光二极管外延片
CN105304778A (zh) 提高GaN基LED抗静电性能的外延结构及其制备方法
CN115986014A (zh) 一种设有连接层的外延片及包含该外延片的发光二极管
CN105140360A (zh) 一种氮化物发光二极管及其制备方法
CN105405947A (zh) 新型发光二极管外延片及其制备方法
CN113594317B (zh) 降低工作电压的紫外发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant