TWI402943B - 具有不同表面方向之絕緣體上半導體主動層 - Google Patents

具有不同表面方向之絕緣體上半導體主動層 Download PDF

Info

Publication number
TWI402943B
TWI402943B TW095143971A TW95143971A TWI402943B TW I402943 B TWI402943 B TW I402943B TW 095143971 A TW095143971 A TW 095143971A TW 95143971 A TW95143971 A TW 95143971A TW I402943 B TWI402943 B TW I402943B
Authority
TW
Taiwan
Prior art keywords
semiconductor
wafer
structures
layer
surface direction
Prior art date
Application number
TW095143971A
Other languages
English (en)
Other versions
TW200731467A (en
Inventor
Olubunmi O Adetutu
Robert E Jones
Ted R White
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of TW200731467A publication Critical patent/TW200731467A/zh
Application granted granted Critical
Publication of TWI402943B publication Critical patent/TWI402943B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers

Description

具有不同表面方向之絕緣體上半導體主動層
本發明大體而言係關於半導體裝置且更特定言之係關於以絕緣體上半導體(SOI)技術實施之裝置。
半導體材料之表面方向描述該材料在材料表面處之晶格方向。在某些半導體電路中，可能需要在具有不同表面方向之半導體主動區域中實施P通道電晶體及N通道電晶體。舉例而言，較之在具有表面方向(110)之矽中之N通道電晶體之電子遷移率，某些N通道電晶體在具有表面方向(100)之矽中具有相對更高之電子遷移率。另一方面，較之具有表面方向(100)之矽，通道在具有表面方向(110)之矽中實施之某些P通道電晶體將具有更高之電洞遷移率。
先前之半導體裝置已具有絕緣體上半導體(SOI)組態，其中N通道電晶體之主動半導體區具有表面方向(100)且P通道電晶體之主動半導體區具有表面方向(110)。藉由移除具有第一方向(例如(100))之主動矽層之區及移除彼等區中之下伏氧化物以暴露具有第二表面方向(例如(110))之矽基板來形成不同表面方向。使矽選擇性磊晶成長於所暴露之區以使得選擇性磊晶成長矽具有與基板相同之表面方向。然後將氧植入磊晶成長矽(及後續退火之晶圓)以在磊晶成長矽與基板之間形成絕緣層。然而，選擇性磊晶成長矽可包括在後續磊晶成長矽主動層中(例如，在磊晶成長矽之邊界處)之缺陷。而且，由於晶圓上之不同材料及其圖案密度，使得保持將於其上選擇性成長磊晶矽之表面的潔淨可較為困難。而且，選擇性磊晶成長矽之製程可導致在非吾人所樂見之區上(例如在介電質上)存在非磊晶矽之成長。此外，在磊晶成長矽中形成絕緣體之可在磊晶成長矽主動層中產生缺陷。
需要用以形成具有SOI組態之半導體裝置之改良製程，其中主動層具有不同表面方向。
下文陳述用於進行本發明之模式之詳細描述。此描述意欲說明本發明且不應視為限制本發明。
圖1為一晶圓之部分橫截面側視圖，該晶圓用以形成具有一特定表面方向之半導體結構，該半導體結構將位於第二晶圓之具第二表面方向之半導體結構之區之間，藉此提供具有具第一表面方向之結構與具第二表面方向之結構之合成層。
晶圓101具有一SOI組態，其中一主動半導體層(例如，矽、矽鍺)107具有一表面方向(100)。層107在一絕緣層105(例如，氧化矽)上。層105在基板層103(例如，單晶矽)上。如圖1中所展示，將氫離子植入基板層103以形成一將在後續製程中用以分離基板層103的受損區域111。
在一實施例中，藉由將氧離子植入基板層103接著進行後續退火以形成絕緣層105來形成層107。在此實施例中，層107具有與基板層103相同之基板方向。然而，在其他實施例中，層107可為具有表面方向(100)之施體晶圓(未圖示)之一部分，該施體晶圓後續黏結至晶圓101且然後經分離以留下層107。按此實施例，基板層103可具有與半導體層107相同或不同之表面方向。
在一實施例中，層107具有700 Å之厚度，但在其他實施例中可具有其他厚度(例如，20-1000 Å)。然而，其他實施例可為其他厚度。在一實施例中，絕緣層105具有1400 Å之厚度，但在其他實施例中可為其他厚度。在某些實施例中，晶圓101不包括半導體基板層。
圖2為在層107之部分經圖案化以形成具有表面方向(100)之矽結構201、203、205及207之後的晶圓101之橫截面圖。圖案化在層107中留下暴露絕緣層105之開口211、213、215及217。圖2中亦展示在圖案化之後在結構201、203、205及207上後續形成(例如，藉由氧化或沈積)之氧化層209。
在一實施例中，如下執行圖案化：將一光阻層(未圖示)沈積在層107上，藉由光微影技術在光阻層上形成一圖案，按照圖案移除光阻器之部分以暴露層107之部分，且然後蝕刻層107之暴露部分(例如使用CF4 )以形成結構201、203、205及207。然而，在其他實施例中可利用其他習知技術對層107進行圖案化。
圖3為晶圓301之橫截面側視圖。晶圓301具有一SOI組態，其中一矽層307在一絕緣層305上。在所展示之實施例中，層305在基板層303上。在所展示之實施例中，層307具有表面方向(110)。
在一實施例中，藉由將氧離子植入基板層303接著進行後續退火以形成層305來形成層307。在此實施例中，基板303具有表面方向(110)。在其他實施例中，藉由將具有表面方向(110)之施體晶圓黏結至層305且後續藉由分離來移除施體晶圓之一部分而形成層307。按此實施例，基板層303可具有與半導體層107相同或不同之表面方向。
圖4為在層307經圖案化以形成矽結構401、403、405及407且在層307上形成開口411、413、415及417之後的晶圓301之橫截面側視圖。該等開口暴露層305之部分。在一實施例中，可如以上關於層107之圖案化之描述執行圖案化，但在其他實施例中可藉由其他技術進行圖案化。
圖4亦展示以標準技術在結構401、403、405及407上形成氧化層409之後的晶圓301。
圖5展示在晶圓101經旋轉使得其頂面面對晶圓301之頂面的晶圓101及晶圓301之橫截面圖。當晶圓以此位置對齊時，晶圓101及301結合在一起以使得結構207、205、203及201分別位於受體開口411、413、415及417中且使得結構401、403、405及407分別位於受體開口217、215、213及211中。
在某些實施例中，使用對齊及黏結工具將晶圓101及301結合在一起。在一實施例中，晶圓置放於如圖5中所展示之位置，在此位置中之晶圓之間置放一光學系統以提供頂部晶圓及底部晶圓之視圖。然後移動晶圓直至其與另一晶圓對齊，其中在移除光學系統之後將此等晶圓結合在一起。
在另一實施例中，可利用穿過晶圓之紅外光學觀察影像以對齊晶圓。在一實施例中，紅外波之波長大於1.1微米。使用此等技術之晶圓可進行雙重研磨以使紅外波清晰地透過晶圓。此等技術可被稱作穿過晶圓對齊。然而，可利用其他對齊技術。
圖6展示晶圓101及301互相接觸之後的橫截面側視圖。自圖6可見，在結構201、203、205及207頂部之氧化層209之部分接觸層305，且結構401、403、405及407上之氧化層409之部分接觸層105。
在一實施例中，晶圓之表面在對齊且接觸之前經清潔及處理以增強黏結。
晶圓101及103互相接觸之後，可加熱合成結構(例如在至多攝氏400度或更高溫度下)以將晶圓301黏結至晶圓101。儘管在某些實施例中，可在室溫下黏結晶圓。在此等實施例中，絕緣層105及305之氧化物與氧化層409及209分別形成共價鍵。然而，在其他實施例中，晶圓101及301可藉由其他技術黏結在一起。
某些實施例可不包括層209或409。在某些實施例中，可在對彼等層進行圖案化以形成開口之前在層107及307上形成氧化層。在此等實施例中，此氧化物可藉由氧化物材料之熱成長或化學氣相沈積形成。
圖7展示藉由在受損區域111處分離基板層103移除晶圓101之底部部分之後的合成晶圓的橫截面側視圖。在一實施例中，藉由將合成結構在高溫下(例如，攝氏500度至攝氏1000度)加熱而執行分離。然而，在其他實施例中可藉由其他分離製程來分離晶圓101。
分離之後，移除基板層103之剩餘部分。在一實施例中，藉由化學機械研磨法(CMP)或藉由蝕刻來移除剩餘部分。
圖8展示在基板層103之剩餘部分移除之後的合成晶圓之部分橫截面側視圖。在移除基板層103之剩餘部分之後，移除層105。層105較佳藉由CMP處理移除，但可藉由蝕刻移除。
圖9展示在層105移除之後的合成晶圓之部分橫截面側視圖。注意，在圖9中，合成晶圓之頂面經平面化。而且，注意在結構401、403、405及407之側壁上的氧化層與結構201、203、205及207之側壁上的氧化物之間可有間隙。
圖10展示在結構201、203、205及207與結構401、403、405及407之間形成渠溝隔離之後的合成晶圓的部分橫截面側視圖。舉例而言，渠溝隔離1001形成於結構207與401之間。渠溝隔離1003形成於結構401與結構205之間，且渠溝隔離1005形成於結構205與403之間。
在所展示之實施例中，此等渠溝隔離可形成於在結構201、203、205、207、401、403、405及407之側壁上的氧化物之間存在的間隙的位置上。渠溝隔離移除間隙且在該等結構之間提供電絕緣性。在其他實施例中，可在結構201、203、205、207、401、403、405及407內之渠溝隔離(未圖示)可與圖10中所展示之渠溝隔離同時製造。
在一實施例中，如下形成渠溝隔離：沈積氧化層及氮化層(未圖示)，且圖案化及蝕刻合成晶圓以形成開口，將一層渠溝隔離材料(例如，TEOS、氧化物高密度電漿氧化物)沈積在合成晶圓上方，且然後使用結構201、203、205及207之矽作為蝕刻終止對合成晶圓進行平面化。當偵測到不存在氮化物時，可將平面化繼續或將氧化物蝕刻進行一預定時間以移除結構401、403、405及407上之氧化層409。平面化使得結構201、203、205、207、401、403、405及407之暴露表面共平面。在其他實施例中，渠溝隔離可藉由其他技術製成及/或由其他材料形成。舉例而言，渠溝隔離材料可藉由初始進行氧化製程接著進行TEOS沈積製程而形成。
如圖10中所展示之合成晶圓包括與具有表面方向(110)之矽之區域(結構401、403、405及407)交替之具有表面方向(100)之矽之區域(結構201、203、205及207)。所有區域均位於絕緣層305上方以提供具有SOI組態且具有具不同表面方向之主動區域的晶圓。
在一實施例中，利用兩個不同晶圓以形成主動材料可自具不同表面方向之結構提供具有相對高品質之主動材料的晶圓。在某些此等實施例中，可在主動區域之形成中避免選擇性磊晶矽生長所具有之問題(例如，非吾人所樂見之在介電質上之非磊晶生長及在絕緣側壁上之缺陷形成)。而且，在主動層係由將施體晶圓黏結至絕緣體而形成之實施例中，可避免與在磊晶生長矽中形成絕緣層相關聯之問題。
圖11展示在電晶體形成於其上之後的合成晶圓之部分橫截面側視圖。在所展示之實施例中，形成電晶體1101(具有閘極1111)，使其通道區域及源極/汲極區域(例如1121)在結構205中；且形成電晶體1105(具有閘極1115)，使其通道區域及源極/汲極區域(1125)在結構403中。形成具有閘極1117之電晶體1107，使其通道區域及源極/汲極區域在結構203中；且形成具有閘極1119之電晶體1109，使其通道區域及源極/汲極區域在結構405中。源極/汲極區域為場效電晶體之電流電極區域。在某些實施例中，源極/汲極區域可具有延伸部分。
在所展示之實施例中，電晶體1101及1107為N通道裝置，其通道係形成於具有表面方向(100)之結構(結構205及203)中，且電晶體1105及1109為P通道裝置，其通道係形成於具有表面方向(110)之結構(結構403及405)中。
儘管圖11展示每結構(例如，201)僅形成一電晶體，但在其他實施例中，各結構可具有多個電晶體。該等多個電晶體可為相同類型(例如N通道)或不同類型。
合成晶圓可經受後續製程以形成後續結構。舉例而言，閘極隔片、觸點、具互連及層間介電之互連層、鈍化層及外部連接器結構(例如，結合襯墊、凸塊)(皆未圖示)可形成於合成晶圓上。合成晶圓可單一化(例如，使用鋸)為個別積體電路且封裝入積體電路封裝。
在某些實施例中，晶圓101不包括絕緣層105，其中結構201、203、205、207可藉由將基板層103蝕刻至一預定深度而形成。圖12至圖18展示一個用以形成根據本實施例之具不同表面方向之主動區域的此類實施例。
圖12展示晶圓1201之橫截面。晶圓1201包括一具有一表面方向(100)之矽基板層1203。如圖12中所展示，將氫離子植入基板層1203以形成在後續製程中分離之受損區域1207。植入之後，氧化層1205形成於基板層1203上(例如，藉由基板層1203之氧化或沈積)。
圖13展示在基板層1203經圖案化以形成具有表面方向(100)之矽結構1301、1303、1305及1307之後的晶圓1201之橫截面圖。在一實施例中，藉由在所選擇之位置移除層1205之部分及後續在暴露位置蝕刻基板層1203一預定時間以形成開口1311、1313、1315及1317至一預定深度，從而形成結構1301、1303、1305及1307。在一實施例中，開口1311、1313、1315及1317之深度深於受損區域1207。
圖14展示經旋轉且與晶圓1401對齊之後的晶圓1201之橫截面圖。晶圓1401包括複數個由具有表面方向(110)之矽(或其他半導體材料)形成之結構1411、1413、1415及1417。結構1411、1413、1415及1417形成於位於基板層1402上之絕緣層1403(例如，氧化矽)上。晶圓1401包括開口1421、1423、1425及1427。在一實施例中，晶圓1401以類似於以上所描述之晶圓301之方式的方式形成。而且，晶圓1201可以類似於以上關於晶圓101與301之對齊所描述之方式的方式與晶圓1401對齊。
圖15展示晶圓1201及1401結合在一起以互相接觸之後的橫截面圖。在圖15中，結構1307、1305、1303及1301分別駐留於受體開口1421、1423、1425及1427中。而且，結構1411、1413、1415及1417分別駐留於受體開口1317、1315、1313及1311中。
在所展示之實施例中，氧化層1205接觸絕緣層1403。如圖15中所展示，結構1411、1413、1415及1417上之氧化層1429之頂部分別並不接觸開口1317、1315、1313及1311之底部，因為此等開口之深度大於該等結構之高度。
晶圓1201及1401互相接觸之後，晶圓黏結在一起，其中在一實施例中，層1205之氧化物與層1403之氧化物形成共價鍵。然而，可藉由其他製程(包括上述製程)黏結晶圓。
圖16展示藉由在受損區域1207進行分離從而移除基板層1203之後的合成晶圓結構。
圖17展示經平面化(例如，藉由CMP製程)使得結構1307、1305、1303及1301與結構1411、1413、1415及1417高度相同，且使得氧化層1429自結構1411、1413、1415及1417頂部移除之後的晶圓。在一實施例中，合成晶圓經平面化直至達至氧化層1429。此時，平面化繼續進行一預定時間或進行氧化物蝕刻，使得氧化層1429自結構1411、1413、1415及1417移除。然而，在其他實施例中，可藉由其他技術使晶圓平面化。
如圖17中所展示，結構1307、1305、1303及1301與結構1411、1413、1415及1417之側壁上的氧化層1429之間可存在間隙。
圖18展示在間隙之位置上的結構之間形成渠溝隔離之後的合成晶圓之橫截面圖。在所展示之實施例中，渠溝隔離1801形成於結構1307與結構1411之間；渠溝隔離1803形成於結構1411與結構1305之間；渠溝隔離1805形成於結構1305與結構1413之間，且渠溝隔離1807形成於結構1413與結構1303之間。在其他實施例中，渠溝隔離可形成於該等結構內。
在後續製程中，可形成P通道電晶體，使其通道區域在結構1411、1413、1415及1417(該等結構具有表面方向(110))中。可形成N通道電晶體，使其通道區域在結構1307、1305、1303、1301(該等結構具有表面方向(100))中。參見以上關於圖12之內容。而且，在電晶體形成之後可在晶圓上執行後續製程(參見上文)。
圖19至圖23展示用以形成具有不同表面方向之結構之另一實施例的部分橫截面圖。在圖1至12及圖13至圖18之實施例中，具有一特定表面方向(例如，(100))之結構形成於一施體晶圓上，其中使該施體晶圓與具有具另一表面方向(例如，(110))之結構的處理晶圓相接觸。隨後，移除施體晶圓之剩餘部分。在圖19至圖23之實施例中，具有第一表面方向之半導體結構形成於施體晶圓上且然後自該施體晶圓移除。然後藉由將含有該等結構之液體在處理晶圓上方流動來使彼等結構定位於具有具第二表面方向之結構之處理晶圓的受體開口中。
圖19展示施體晶圓1901之橫截面圖。施體晶圓1901包括一基板層1903及其上之一絕緣層1905。在某些實施例中，不包括層1905。結構1915、1913及1911自矽層1907(或在其他實施例中為其他類型之半導體材料)形成。氧化層1919已形成於結構1915、1913及1911上。
在圖19之實施例中，結構1915、1913及1911具有梯形之橫截面。此橫截面藉由以反應式離子蝕刻(RIE)處理、以電漿，或以具有形成傾斜側壁之能力的蝕刻進行蝕刻而形成。然而，在其他實施例中，此等側壁可為垂直側壁。
在圖19中所展示之階段之後，結構1915、1913及1911自晶圓1901移除。在一實施例中，此等結構係藉由蝕刻層1905以底割結構1915、1913及1911下方之層1905之材料而移除。此蝕刻亦移除氧化層1919。在該蝕刻期間，結構1915、1913及1911懸浮於蝕刻劑中。然後將結構1915、1913及1911轉移至塗覆溶液中。
在一實施例中，氧化層1919未形成。而且，在其他實施例中，可藉由在結構1915、1913及1911中(或在圖案化之前自其形成該等結構之層中)形成一受損區域，且然後在受損區域處分離該等結構，從而將結構1915、1913及1911與晶圓1901分開。
參看圖20，在該等結構轉移至塗覆流體之後，將具有該等結構之塗覆流體流經晶圓2001，包括在位於晶圓2001之絕緣層2005上之具有表面方向(110)之半導體結構2009、2011、2013及2007之間的受體開口2021、2023及2025。層2005位於基板層2003上。在所展示之實施例中，結構2009、2011、2013及2007具有斜度類似於結構1915、1913及1911之彼等側壁的傾斜側壁。
在所展示之實施例中，使開口2021、2023及2025之尺寸及形狀可容納倒置走向(圖20中結構1915之走向)之結構1915、1913及1911。在圖20之實施例中，彼等未處於正確方向(例如，結構1911)之結構(例如，1911)將無法裝入開口(例如，2025)中。
在一實施例中，塗覆流體不會氧化半導體結構(例如，1913、1911)之矽。
在其他實施例中，待容納於晶圓2001之開口(例如，2023)中之結構(例如，1913)可具有不同之形狀及/或尺寸。在某些實施例中，該等開口將具有與該等結構大體上互補的形狀及尺寸。
在塗覆處理期間，晶圓可旋轉且可將超音波或其他晶圓移動機制應用於某些實施例中以確保結構在開口中較高之填充率。在塗覆處理期間，凡得瓦爾力(van der Waals forces)提供黏結力以將結構黏結在開口中。
圖21展示晶圓2001之橫截面圖，其中所有受體開口(2021、2023、2025)均已容納正確方向之對應結構。此時，可將晶圓加熱以增強結構在開口中之黏結。
圖22展示經平面化(例如，藉由CMP處理)之後的晶圓2001的側視圖。
圖23展示在具不同表面方向之結構之間形成渠溝隔離(例如2301、2303、2305)之後的晶圓2001的側視圖。渠溝隔離2301形成於結構2009與結構1915之間。渠溝隔離2303形成於結構1915與2011之間，渠溝隔離2305則形成於結構2011與1913之間。在其他實施例中，渠溝隔離可形成於該等結構內部。
在後續製程中，可形成P通道電晶體，使其通道區域在結構2009、2011、2013及2007(此等結構具有表面方向(110))中。可形成N通道電晶體，使其通道區域在結構1915、1913及1911(此等結構具有表面方向(100))中。參見以上關於圖12之內容。而且，在電晶體形成之後可在晶圓上執行後續製程(參見上文)。
在所展示及描述之實施例中，具一表面方向(100)之結構形成於一施體晶圓上，然後後續定位於一處理晶圓上，其中具一第二方向(110)之結構係形成於該處理晶圓上。然而，在其他實施例中，具有表面方向(110)之結構可形成於一施體晶圓上，然後根據上述實施例後續定位於一處理晶圓上，其中具有一表面方向(100)之結構係形成於該處理晶圓上。而且，在上述製程中可利用具有其他表面方向(例如，(111))之結構。
在一實施例中，一種製造一半導體裝置之方法包括：提供具有一具一第一表面方向之半導體層的第一晶圓，選擇性蝕刻該半導體層以形成具該第一表面方向之半導體結構及受體開口，及提供具一不同於該第一表面方向之第二表面方向之半導體結構。該方法亦包括將該等具該第二表面方向之半導體結構定位於該等受體開口中，在該等具該第一表面方向之半導體結構中形成具一第一類型之電晶體，及在該等具該第二表面方向之半導體結構中形成具一不同於該第一類型之第二類型之電晶體。
在另一實施例中，一種製造一半導體裝置之方法包括：在一絕緣層上方提供一具有第一複數個半導體結構之晶圓。該等半導體結構具有一第一表面方向。該方法包括：將第二複數個具有一不同於該第一表面方向之第二表面方向之半導體結構應用於該第一複數個半導體結構之間，及在該晶圓上形成一大體上平坦之表面。該大體上平坦之表面包括該第一複數個半導體結構、該第二複數個半導體結構及在該第一複數個半導體結構與該第二複數個半導體結構之間的隔離區域。該方法包括：形成具一第一類型之電晶體，使其通道區域在該第一複數個半導體結構中；及形成具一不同於該第一類型之第二類型之電晶體，使其通道區域在該第二複數個半導體結構中。
另一實施例包括一種形成一具有用於具兩個不同類型之電晶體之增強電晶體遷移率的積體電路的方法。該方法包括：提供一具有第一複數個具一第一表面方向之半導體結構的第一半導體層，提供一具有第二複數個具一不同於該第一表面方向之第二表面方向之半導體結構的第二半導體層，及將該第二半導體層應用至該第一半導體層。該方法亦包括：形成一平坦表面，該平坦表面包含該第一複數個半導體結構、該第二複數個半導體結構，及隔離區域；及使用該平坦表面以形成具兩個不同通道類型之電晶體。
雖然已展示及描述本發明之特定實施例，但熟習此項技術者應瞭解，基於本文之教示，可在不脫離本發明及其更廣泛之態樣下進行其他變化及變更，且因此隨附申請專利範圍欲在其範疇內涵蓋所有此等處於本發明之真正精神及範疇內的變化及變更。
101．．．晶圓
103．．．基板層
105．．．層
107．．．層
111．．．區域
201．．．結構
203．．．結構
205．．．結構
207．．．結構
209．．．層
211．．．受體開口
213．．．受體開口
215．．．受體開口
217．．．受體開口
301．．．晶圓
303．．．基板層
305．．．層
307．．．層
401．．．結構
403．．．結構
405．．．結構
407．．．結構
409．．．氧化層
411．．．受體開口
413．．．受體開口
415．．．受體開口
417．．．受體開口
1001．．．渠溝隔離
1003．．．渠溝隔離
1005．．．渠溝隔離
1101．．．電晶體
1105．．．電晶體
1107．．．電晶體
1109．．．電晶體
1111．．．閘極
1115．．．閘極
1117．．．閘極
1119．．．閘極
1201．．．晶圓
1203．．．基板層
1205．．．層
1207．．．區域
1301．．．結構
1303．．．結構
1305．．．結構
1307．．．結構
1311．．．受體開口
1313．．．受體開口
1315．．．受體開口
1317．．．受體開口
1401．．．晶圓
1402．．．基板層
1403．．．層
1411．．．結構
1413．．．結構
1415．．．結構
1417．．．結構
1421．．．受體開口
1423．．．受體開口
1425．．．受體開口
1427．．．受體開口
1429．．．氧化層
1801．．．渠溝隔離
1803．．．渠溝隔離
1805．．．渠溝隔離
1807．．．渠溝隔離
1901．．．晶圓
1903．．．基板層
1905．．．層
1907．．．矽層
1911．．．結構
1913．．．結構
1915．．．結構
1919．．．氧化層
2001．．．晶圓
2003．．．基板層
2005．．．層
2007．．．結構
2009．．．結構
2011．．．結構
2013．．．結構
2021．．．受體開口
2023．．．受體開口
2025．．．受體開口
2301．．．渠溝隔離
2303．．．渠溝隔離
2305．．．渠溝隔離
圖1至圖11展示根據本發明之一實施例之半導體結構之製造期間之各個階段的部分橫截面側視圖；圖12至圖18展示根據本發明之另一實施例之半導體結構之製造期間之各個階段的部分橫截面側視圖；及圖19至圖23展示根據本發明之另一實施例之半導體結構之製造期間之各個階段的部分橫截面側視圖。
除非另外備註，不同圖式中相同參考編號之使用指示等同零件。圖中所展示之特徵未必按比例繪製。
101．．．晶圓
103．．．基板層
105．．．層
111．．．區域
201．．．結構
203．．．結構
205．．．結構
207．．．結構
209．．．層
211．．．受體開口
213．．．受體開口
215．．．受體開口
217．．．受體開口
301．．．晶圓
303．．．基板層
305．．．層
307．．．層
401．．．結構
403．．．結構
405．．．結構
407．．．結構
409．．．層
411．．．受體開口
413．．．受體開口
415．．．受體開口
417．．．受體開口

Claims (20)

  1. 一種製造一半導體裝置之方法，其包含：提供一具有一具一第一表面方向之半導體層的第一晶圓；選擇性蝕刻該半導體層以形成具該第一表面方向之若干半導體結構及若干受體開口；提供具一不同於該第一表面方向之第二表面方向之若干半導體結構；將該等具該第二表面方向之半導體結構定位於該等受體開口中；在該等具該第一表面方向之半導體結構中形成若干具一第一類型之電晶體；及在該等具該第二表面方向之半導體結構中形成若干具一不同於該第一類型之第二類型之電晶體。
  2. 如請求項1之方法，其中：該第一表面方向為(100)；該等具該第一類型之電晶體為N通道電晶體；該第二表面方向為(110)；且該等具該第二類型之電晶體為P通道電晶體。
  3. 如請求項1之方法，其中：該第一表面方向為(110)；該等具該第一類型之電晶體為P通道電晶體；該第二表面方向為(100)；且該等具該第二類型之電晶體為N通道電晶體。
  4. 如請求項1之方法，其中該提供該等具該第二表面方向之半導體結構包含：提供一具有一具該第二表面方向之半導體層的第二晶圓；選擇性蝕刻該第二晶圓之該半導體層以形成該等具該第二表面方向之半導體結構。
  5. 如請求項4之方法，其中該第二晶圓包含一半導體基板層、一在該半導體基板層上方之絕緣層、及在該絕緣層上方之該半導體層。
  6. 如請求項5之方法，其進一步包含將氫植入該半導體基板層以在該半導體基板層中形成一受損層。
  7. 如請求項6之方法，其中該定位該等具該第二表面方向之半導體結構包含：將該第一晶圓與該第二晶圓互相接觸以將該等具該第二表面方向之半導體結構置放於該等受體開口中；沿該受損層分離該半導體基板層以留下鄰近於絕緣層之該半導體基板層之一剩餘部分；移除該半導體基板層之該剩餘部分；移除該絕緣層；及對該等具該第一表面方向之半導體結構及該等具該第二表面方向之半導體結構進行化學機械研磨以留下大體上共平面之各表面。
  8. 如請求項4之方法，其中該第二晶圓之該半導體層具有受體開口，該方法進一步包含： 將該等具該第一表面方向之半導體結構定位於該第二晶圓之該等受體開口中。
  9. 如請求項4之方法，其中該定位該等具該第二表面方向之半導體結構包含：將該第一晶圓與該第二晶圓互相接觸以將該等具該第二表面方向之半導體結構置放於該等受體開口中；及分離該具該第二表面方向之半導體層，藉此在該等受體開口中留下該等具該第二表面方向之半導體結構。
  10. 如請求項9之方法，其中該分離進一步包含：將氫植入該第二晶圓之該半導體層以形成一受損層，其中該分離發生於該受損層處。
  11. 如請求項9之方法，其進一步包含將該等具該第一表面方向之半導體結構及該等具該第二表面方向之半導體結構進行化學機械研磨，以使得該等具該第一表面方向之半導體結構與該等具該第二表面方向之半導體結構大體上共平面。
  12. 如請求項11之方法，其進一步包含在該等具該第一表面方向之半導體結構與該等具該第二表面方向之半導體結構之間形成若干隔離區域。
  13. 如請求項12之方法，其進一步包含：將該等具該第二表面方向之半導體結構定位於該第一晶圓之該等受體開口中。
  14. 如請求項1之方法，其進一步包含在該等具該第一表面方向之半導體結構與該等具該第二表面方向之半導體結 構之間形成若干隔離區域。
  15. 如請求項1之方法，其中該提供該等具該第二表面方向之半導體結構包含提供複數個具有該第二表面方向之未經附接之半導體結構。
  16. 如請求項15之方法，其中：該等受體開口具有一預定形狀且該複數個未經附接之半導體結構具有大體上相同之預定形狀；該定位具該第二表面方向之若干半導體結構包含：將一含有該複數個未經附接之半導體結構之液體在該第一晶圓上方流動，使得該複數個未經附接之半導體結構落入該等受體開口中；及其中該複數個未經附接之半導體結構係黏結至該等受體開口。
  17. 如請求項16之方法，其進一步包含對該等具該第一表面方向之半導體結構及該等具該第二表面方向之半導體結構進行化學機械研磨，以使得該等具該第一表面方向之半導體結構上與該等具該第二表面方向之半導體結構上之表面大體上共平面。
  18. 如請求項1之方法，其中：在該等具該第一表面方向之半導體結構中之該形成具一第一類型之電晶體進一步包括在該等具該第一表面方向之半導體結構中形成該等具該第一類型之電晶體之若干通道區域及若干電流電極區域；及在該等具該第二表面方向之半導體結構中之該形成具 一第二類型之電晶體進一步包括在該等具該第二表面方向之半導體結構中形成該等具該第二類型之電晶體之若干通道區域及若干電流電極區域。
  19. 一種製造一半導體裝置之方法，其包含：在一絕緣層上方提供一具有第一複數個半導體結構之晶圓，其中該等半導體結構具有一第一表面方向；將第二複數個具有一不同於該第一表面方向之第二表面方向之半導體結構應用於該第一複數個半導體結構之間及該絕緣層之上；及在該晶圓上形成一大體上平坦之表面，其中該大體上平坦之表面包含該第一複數個半導體結構、該第二複數個半導體結構及在該第一複數個半導體結構與該第二複數個半導體結構之間的若干隔離區域；形成具一第一類型之電晶體，使其各通道區域在該第一複數個半導體結構中；及形成具一不同於該第一類型之第二類型之電晶體，使其各通道區域在該第二複數個半導體結構中。
  20. 如請求項19之方法，其中具該第一類型之若干電晶體特徵為：當具該第一類型之電晶體之各通道區域形成於一具有該第一表面方向之半導體材料中時，具有一較形成於該第二表面方向中時更高之載流子遷移率。
TW095143971A 2005-12-14 2006-11-28 具有不同表面方向之絕緣體上半導體主動層 TWI402943B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/302,770 US7288458B2 (en) 2005-12-14 2005-12-14 SOI active layer with different surface orientation

Publications (2)

Publication Number Publication Date
TW200731467A TW200731467A (en) 2007-08-16
TWI402943B true TWI402943B (zh) 2013-07-21

Family

ID=38139944

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095143971A TWI402943B (zh) 2005-12-14 2006-11-28 具有不同表面方向之絕緣體上半導體主動層

Country Status (5)

Country Link
US (1) US7288458B2 (zh)
KR (1) KR20080084949A (zh)
CN (1) CN101331583B (zh)
TW (1) TWI402943B (zh)
WO (1) WO2007130151A2 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4807081B2 (ja) * 2006-01-16 2011-11-02 ソニー株式会社 ＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子の製造方法
US8268735B2 (en) * 2006-02-01 2012-09-18 Tohoku University Semiconductor device manufacturing method and method for reducing microroughness of semiconductor surface
EP1975998A3 (en) * 2007-03-26 2013-12-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a plurality of island-shaped SOI structures
KR101443580B1 (ko) * 2007-05-11 2014-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi구조를 갖는 기판
CN101743616B (zh) * 2007-06-28 2012-02-22 株式会社半导体能源研究所 半导体装置的制造方法
US8431451B2 (en) * 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5507063B2 (ja) 2007-07-09 2014-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5460984B2 (ja) 2007-08-17 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5268305B2 (ja) * 2007-08-24 2013-08-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009094488A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
TWI437696B (zh) * 2007-09-21 2014-05-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5394043B2 (ja) * 2007-11-19 2014-01-22 株式会社半導体エネルギー研究所 半導体基板及びそれを用いた半導体装置、並びにそれらの作製方法
KR20090093074A (ko) * 2008-02-28 2009-09-02 삼성전자주식회사 Ｓｏｉ 웨이퍼의 제조 방법
SG160295A1 (en) * 2008-09-29 2010-04-29 Semiconductor Energy Lab Method for manufacturing semiconductor device
US8043938B2 (en) 2009-05-14 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and SOI substrate
JP2011029609A (ja) * 2009-06-26 2011-02-10 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法およびｓｏｉ基板
JP5866088B2 (ja) * 2009-11-24 2016-02-17 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5926887B2 (ja) * 2010-02-03 2016-05-25 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US9490161B2 (en) * 2014-04-29 2016-11-08 International Business Machines Corporation Channel SiGe devices with multiple threshold voltages on hybrid oriented substrates, and methods of manufacturing same
US10438792B2 (en) 2016-10-20 2019-10-08 QROMIS, Inc. Methods for integration of elemental and compound semiconductors on a ceramic substrate
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
US10508030B2 (en) * 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
CN116648922A (zh) * 2020-11-19 2023-08-25 华为技术有限公司 高信噪比固态成像器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04372166A (ja) * 1991-06-21 1992-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
WO2004109790A1 (ja) * 2003-06-04 2004-12-16 Tadahiro Ohmi 半導体装置およびその製造方法
US20040256700A1 (en) * 2003-06-17 2004-12-23 International Business Machines Corporation High-performance CMOS devices on hybrid crystal oriented substrates
US20050116290A1 (en) * 2003-12-02 2005-06-02 De Souza Joel P. Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3017860B2 (ja) * 1991-10-01 2000-03-13 株式会社東芝 半導体基体およびその製造方法とその半導体基体を用いた半導体装置
US6555891B1 (en) * 2000-10-17 2003-04-29 International Business Machines Corporation SOI hybrid structure with selective epitaxial growth of silicon
US6616854B2 (en) * 2001-12-17 2003-09-09 Motorola, Inc. Method of bonding and transferring a material to form a semiconductor device
US6830962B1 (en) * 2003-08-05 2004-12-14 International Business Machines Corporation Self-aligned SOI with different crystal orientation using wafer bonding and SIMOX processes
US7208815B2 (en) * 2004-05-28 2007-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS logic gate fabricated on hybrid crystal orientations and method of forming thereof
US7125785B2 (en) * 2004-06-14 2006-10-24 International Business Machines Corporation Mixed orientation and mixed material semiconductor-on-insulator wafer
US7229877B2 (en) * 2004-11-17 2007-06-12 International Business Machines Corporation Trench capacitor with hybrid surface orientation substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04372166A (ja) * 1991-06-21 1992-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
WO2004109790A1 (ja) * 2003-06-04 2004-12-16 Tadahiro Ohmi 半導体装置およびその製造方法
US20040256700A1 (en) * 2003-06-17 2004-12-23 International Business Machines Corporation High-performance CMOS devices on hybrid crystal oriented substrates
US20050116290A1 (en) * 2003-12-02 2005-06-02 De Souza Joel P. Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers

Also Published As

Publication number Publication date
WO2007130151A3 (en) 2008-03-27
KR20080084949A (ko) 2008-09-22
US7288458B2 (en) 2007-10-30
CN101331583B (zh) 2010-09-29
US20070134891A1 (en) 2007-06-14
CN101331583A (zh) 2008-12-24
WO2007130151A2 (en) 2007-11-15
TW200731467A (en) 2007-08-16

Similar Documents

Publication Publication Date Title
TWI402943B (zh) 具有不同表面方向之絕緣體上半導體主動層
TWI318785B (en) High-performance cmos soi devices on hybrid crystal-oriented substrates
US20080169508A1 (en) Stressed soi fet having doped glass box layer
US20050224797A1 (en) CMOS fabricated on different crystallographic orientation substrates
US8841177B2 (en) Co-integration of elemental semiconductor devices and compound semiconductor devices
JP4328708B2 (ja) Ｃｍｏｓデバイスの製造方法及びｃｍｏｓデバイスを備える構造
US7829400B2 (en) Semiconductor device fabrication method and semiconductor device
US20070138512A1 (en) Semiconductor substrate manufacturing method and semiconductor device
JP4360413B2 (ja) 半導体装置の製造方法
JP4678163B2 (ja) 半導体基板の製造方法および半導体装置の製造方法
KR100840785B1 (ko) 스택형 반도체 소자에서 단결정 실리콘 패턴 형성 방법.
JP2005322830A (ja) 半導体装置の製造方法
JP2004040093A (ja) Ｓｏｉウェーハ及びその製造方法
KR20090073032A (ko) 반도체 장치의 제조 방법
JP4862253B2 (ja) 半導体基板の製造方法及び半導体装置の製造方法
KR100828029B1 (ko) 스택형 반도체 장치의 제조 방법
US7847352B2 (en) Semiconductor device and method for manufacturing the same
JP2006278632A (ja) 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
JP2006344769A (ja) 半導体装置および半導体装置の製造方法
JP2015065281A (ja) ３次元構造集積回路の製造方法
JP4696518B2 (ja) 半導体基板の製造方法および半導体装置の製造方法
JP4670490B2 (ja) 半導体装置および半導体装置の製造方法
KR100289658B1 (ko) 반도체 소자 분리방법
JP2007103491A (ja) 半導体装置および半導体装置の製造方法
JP2009176856A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees