TWI401971B - 訊號處理裝置及方法 - Google Patents

訊號處理裝置及方法 Download PDF

Info

Publication number
TWI401971B
TWI401971B TW098123706A TW98123706A TWI401971B TW I401971 B TWI401971 B TW I401971B TW 098123706 A TW098123706 A TW 098123706A TW 98123706 A TW98123706 A TW 98123706A TW I401971 B TWI401971 B TW I401971B
Authority
TW
Taiwan
Prior art keywords
data stream
error
output data
signal processing
decoding
Prior art date
Application number
TW098123706A
Other languages
English (en)
Other versions
TW201031224A (en
Inventor
Shun An Yang
Che Li Lin
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Publication of TW201031224A publication Critical patent/TW201031224A/zh
Application granted granted Critical
Publication of TWI401971B publication Critical patent/TWI401971B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3738—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with judging correct decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H60/00—Arrangements for broadcast applications with a direct linking to broadcast information or broadcast space-time; Broadcast-related systems
    • H04H60/09—Arrangements for device control with a direct linkage to broadcast information or to broadcast space-time; Arrangements for control of broadcast-related services
    • H04H60/11—Arrangements for counter-measures when a portion of broadcast information is unavailable
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0065—Serial concatenated codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L2001/0092—Error control systems characterised by the topology of the transmission link
    • H04L2001/0093—Point-to-multipoint

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)

Description

訊號處理裝置及方法
本發明有關資料流中的錯誤識別，更具體地，係有關一種可設置錯誤指示資訊的訊號處理裝置及方法。
與習知的使用類比訊號承載音訊以及視訊資訊的電視系統相比，數位電視(Digital Television,DTV)系統藉由數位訊號的方式而發送與接收音訊以及視訊資訊。儘管如此，對於DTV接收機而言，在空氣介面的訊號傳輸中仍然可能發生雜訊或者減損(impairment)。因此，已接收傳輸流(transport stream)可能包含錯誤封包(packet)。請參閱第1圖，第1圖為習知DTV接收機100的示意圖。DTV接收機100包含天線102、調諧器104、解調變器106、後端(backend)處理器108以及記憶體110。天線102可以接收數位電視訊號S_DTV，然後調諧器104對已接收數位電視訊號S_DTV實施下變頻以及頻道選擇。然後，解調變器106對調諧器104的輸出進行解調變以產生傳輸流D_TS，並傳輸給其後的後端處理器108。記憶體110可以分配給後端處理器108，用於緩存後端處理器108產生以及所需之資料。後端處理器108使用適當的解碼方法(例如，MPEG解碼或者AVS解碼)解碼傳輸流D_TS，以產生音訊/視訊輸出S_A/V，並傳輸給輸出裝置150，以此方式，就可以透過輸出裝置150(例如，顯示裝置)播放使用者選擇的電視頻道的内容。
如第1圖所示，音訊/視訊輸出S_A/V為解碼傳輸流D_TS而得到。當傳輸流D_TS包含錯誤封包時，後端處理器108就不可能產生正確的音訊/視訊輸出S_A/V。如果可以給後端處理器108提供錯誤指示資訊的話，就可以幫助後端處理器108(例如，MPEG處理器或者AVS處理器)正確處理包含錯誤封包的已接收傳輸流D_TS。一般說來，包含外編碼以及内編碼的串接(concatenated)編碼方案，可用於在資料流廣播在空氣介面之前編碼資料流。舉例説來，外編碼以及内編碼可以分別使用低密度奇偶檢查(Low Density Parity Check,LDPC)編碼以及BCH(Bose-Chaudhuri-Hocquenghem)編碼。結果就是資料流首先使用BCH編碼，然後使用LDPC編碼。因此，DTV接收機中的解調變器就需要LDPC解碼器以及BCH解碼器，以正確解碼已接收資料流，其中，已接收資料流為使用包含LDPC編碼(例如，内編碼)以及BCH編碼(例如，外編碼)的串接編碼方法編碼的資料流。
假設DTV接收機100為習知的數位電視廣播-衛星版本2(digital video broadcast-satellite version 2,DVB-S2)接收機，因此，解調變器106就具有BCH解碼器(圖未示)以及LDPC解碼器(圖未示)。根據DVB-S2標準，BCH解碼器可以定義為具有良好的錯誤偵測和校正能力。例如，BCH解碼器每個BCH碼字中可以校正高達8位元。因此，解調變器106中的BCH解碼器的解碼狀態可以為BCH解碼器所處理的每個BCH碼字提供可靠的錯誤指示資訊。因此如第1圖所示，根據具有良好的錯誤偵測和校正能力的BCH解碼器的解碼狀態，解調變器106可以產生錯誤指示訊號S_EI，以用於後端處理器108。錯誤指示訊號S_EI可以指示出封包正確與否，因此後端處理器108就可以知道傳輸流中的哪個封包為錯誤封包，然後就可以適當處理產生自解調變器106的傳輸流D_TS，以優化音訊/視訊輸出S_A/V的品質。
儘管如此，與DVB-S2標準相比，數位電視地面多媒體廣播(Digital Terrestrial Multimedia Broadcast,DTMB)標準不使用具有良好的偵測和校正能力的BCH解碼器。舉例説來，符合DTMB標準的DTV接收機中的BCH解碼器僅僅可以校正每個BCH碼字(752位元)中的一個錯誤位元。因此，BCH解碼器對已解碼資料是否正確的判斷具有較差的效能。例如，當BCH解碼器判斷在一個碼字中沒有錯誤時，也不能保證該碼字沒有錯誤，因爲該BCH解碼器具有較差的偵測和校正能力。相似地，BCH解碼器已經校正一個碼字的一個位元時，BCH解碼器也不能保證該碼字為無錯誤。如果BCH解碼器的解碼狀態直接用作錯誤指示訊號，那麽錯誤指示訊號就是相當不可靠的。
因此，如何得到用於封包的可靠的錯誤指示資訊，以提高後端處理器的效能，就成爲符合DTMB標準的DTV接收機設計者必須面對的重要問題。
為了得到用於封包的可靠的錯誤指示資訊以提高後端處理器的效能，本發明提供一種訊號處理裝置及方法。
本發明提供一種訊號處理裝置，包含：一内碼解碼器，用於解碼一輸入資料流，以產生一第一輸出資料流，其中，該輸入資料流為使用包含一外編碼以及一内編碼之一串接編碼方法而編碼；一外碼解碼器，耦接到該内碼解碼器，用以解碼該第一輸出資料流，以產生一第二輸出資料流；一錯誤偵測單元，耦接到該外碼解碼器，用以對該第二輸出資料流實施一錯誤偵測運作，以產生一錯誤偵測結果；以及一確定邏輯，耦接到該錯誤偵測單元，用於根據至少該錯誤偵測結果設置該第二輸出資料流之錯誤指示資訊。
本發明另提供一種訊號處理方法，包含：對一輸入資料流實施一内碼解碼運作，以產生一第一輸出資料流，其中，該輸入資料流為使用一串接編碼方法編碼，其中，該串接編碼方法包含外編碼以及内編碼；對該第一輸出資料流實施一外碼解碼運作，以產生一第二輸出資料流；對該第二輸出資料流實施一錯誤偵測運作，以產生一錯誤偵測結果；以及根據至少該錯誤偵測結果，設置該第二輸出資料流之錯誤指示資訊。
本發明提供之訊號處理裝置及方法，可以得到用於封包的可靠的錯誤指示資訊，從而提高後端處理器的效能。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定元件。所屬領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包括」和「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。以外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。間接的電氣連接手段包括通過其他裝置進行連接。
本發明提供一種訊號處理裝置以及相關方法，其中，訊號處理裝置以及相關方法可以根據對外碼解碼器(例如，BCH解碼器)的輸出實施錯誤偵測(例如，内碼的奇偶檢查)而產生的錯誤偵測結果，設置錯誤指示資訊。根據本發明一個實施例，訊號處理裝置可以使用符合DTMB標準的DTV接收機中的解調變器而實現，而對BCH解碼器輸出的奇偶檢查可以使用包含在内碼解碼器(例如，LDPC解碼器)中的奇偶檢查邏輯而實施。更具體地，奇偶檢查單元可以提供錯誤資訊，其中，錯誤資訊為修改封包的傳輸流錯誤指示(Transport Stream Error Indication,TEI)位元所需，或者產生錯誤指示訊號所需，而LDPC解碼器和BCH解碼器都可以用於校正在輸入資料流中發現的錯誤位元，以獲得優化的錯誤校正效能，請注意，可以經由修改封包的TEI位元而設置錯誤指示資訊，或者根據錯誤指示訊號而設置錯誤指示資訊。有關本發明更具體的細節在下面描述。
第2圖為根據本發明的一個實施例的訊號處理裝置200的方框示意圖。訊號處理裝置200包含(但是不限於)内碼解碼器(例如，LDPC解碼器202)、外碼解碼器(例如BCH解碼器204)、錯誤偵測單元(例如，奇偶檢查單元206)、確定邏輯208以及解擾器(descrambler)210。在本發明的一個實現中，訊號處理裝置200可以實現為符合DTMB標準的DTV接收機。例如，如第2圖所示的訊號處理裝置200可以整合進DTV接收機的解調變器，以作爲解調變器的一部分。應當注意到，LDPC解碼器202、BCH解碼器204以及解擾器210都是解調變器中的常用元件。儘管如此，此處僅用以説明本發明，然本發明不以此為限，任何不脫離本發明之精神和範圍之替換設計均在本發明之保護範圍内。舉例説明，此實施例中的訊號處理裝置200可以應用到符合DTMB標準的DTV接收機中，所需的内碼解碼器可以使用LDPC解碼器202實現，所需的外碼解碼器可以使用BCH解碼器204實現，而所需的錯誤偵測單元可以使用奇偶檢查單元206實現，其中，由於内碼解碼器使用LDPC解碼器202實現，所以奇偶檢查單元206就可以是LDPC奇偶檢查單元。此外，因爲在LDPC解碼器202外的奇偶檢查單元206可以配置為用於實施LDPC奇偶檢查，因此，自LDPC解碼器202得到的奇偶位元PB就可以傳輸給奇偶檢查單元206。儘管如此，本發明不以上述應用為限。根據本發明的訊號處理裝置就可以用在任何處理資料流所需的應用中，其中，該資料流可以使用包含外編碼和内編碼的串接編碼方法而編碼，而内碼解碼器、外碼解碼器以及錯誤偵測單元的實際實現，依賴於串接編碼方法。舉例説明，在奇偶檢查單元206中應用的奇偶檢查的類型取決於實際應用的内碼。而訊號處理裝置200的運作和功能將在下面詳細闡述。
LDPC解碼器202自前級(preceding stage)(例如，解交錯器，圖未示)接收輸入資料流D_IN，然後對輸入資料流D_IN(請注意，訊號處理裝置200可以實現為符合DTMB標準的DTV接收機，所以輸入資料流D_IN符合DTMB標準)實施解碼運作，以產生第一輸出資料流D_OUT1，然後輸出給其後的外碼解碼器，其中，輸入資料流D_IN為使用包含外編碼(即，此實施例中的LDPC編碼)以及内編碼(即，此實施例中的BCH編碼)的串接編碼方法而編碼。BCH解碼器204解碼第一輸出資料流D_OUT1以產生第二輸出資料流D_OUT2。此外，BCH解碼器204進一步產生解碼狀態資訊S2，以輸出給確定邏輯208，其中解碼狀態資訊S2與第一輸出資料流D_OU1的解碼相關，請注意，使用DTMB標準定義的BCH解碼器204僅僅可以校正包含752位元的每個BCH碼字中的一個位元。因此，解碼狀態資訊S2可以有三個可能的狀態：第一狀態為指示當前BCH碼字中沒有錯誤位元(無需校正)，第二狀態為指示當前BCH碼字中有一個錯誤位元(校正一個位元)，第三狀態為指示由於當前BCH碼字中包含多於一個錯誤位元，所以當前BCH碼字包含不可校正的錯誤位元。
第2圖中的硬體配置可以在符合DTMB標準的DTV接收機中實現，因此需要使用解擾器210來解擾第二輸出資料流D_OUT2，以得到包含多個封包的傳輸流D_TS，其中第二輸出資料流D_OUT2產生自BCH解碼器204。奇偶檢查單元206對包含在第二輸出資料流D_OUT2中的資料實施錯誤偵測(即，奇偶檢查)運作，以產生錯誤檢查結果S1，並輸出到確定邏輯208。確定邏輯208就可以設置錯誤指示資訊。
關於應用在確定邏輯208中的第一種錯誤辨識方法，確定邏輯208僅根據錯誤偵測結果S1而設置錯誤指示資訊(例如，修改封包的TEI位元，或者產生錯誤指示訊號)。舉例來説，確定邏輯208使用奇偶檢查結果來確定包含在傳輸流D_TS中的每個封包正確與否，其中，對BCH解碼器的輸出實施奇偶檢查。當錯誤偵測結果S1顯示，一個特定的封包沒有通過奇偶檢查，那麽確定邏輯208就可以確定該特定封包為錯誤封包，然後就可以透過修改包含在特定封包内的TEI位元而設置錯誤指示資訊。因此，就可以得到傳輸流D_TS’，然後傳輸給其後的後端處理器250，後端處理器250就可以處理根據第二輸出資料流D_OUT2得到的資訊，其中，傳輸流D_TS’中包含具有已修改TEI位元的特定封包。以此方式，後端處理器250就可以借助每個錯誤封包中的TEI位元提供的錯誤指示資訊(即修改第二輸出資料流D_OUT2的封包的TEI位元，而設置第二輸出資料流D_OUT2錯誤指示資訊)，而正確地處理錯誤封包。
關於設置錯誤指示資訊的替換設計，確定邏輯208可以產生錯誤指示訊號S_EI，並輸出給後端處理器250。當錯誤偵測結果S1指示特定的封包沒有通過奇偶檢查時，確定邏輯208就可以確定該特定的封包為錯誤封包，然後設置錯誤指示訊號S_EI，以將此錯誤封包通知後端處理器250。此外，因為在此替換設計中，沒有修改包含在錯誤封包中的TEI位元，所以確定邏輯208旁路自解擾器210產生的傳輸流D_TS，並傳輸給後端處理器250，後端處理器250就可以處理得到的資訊。可以替換的，在此情況下(圖未示)，解擾器210可以將傳輸流D_TS不經過確定邏輯208，直接發送給後端處理器250。以此方式，後端處理器250就可以借助每個錯誤封包中的TEI位元提供的錯誤指示資訊，而適當的處理錯誤封包。
如上所述，當來自BCH解碼器204的已解碼位元沒有通過奇偶檢查時，可以將傳輸流D_TS中的封包當做錯誤封包處理，其中，該已解碼位元對應該封包。儘管如此，甚至當來自BCH解碼器204的已解碼位元正確時，奇偶檢查有時也會失敗。當來自BCH解碼器204所有的資料位元都正確，但是一些奇偶檢查位元(冗餘位元)不正確時，會發生上述情況。因此，當確定封包正確與否時，需要更靈活的實現，從而可以允許產生自BCH解碼器204的已解碼位元的某些奇偶檢查錯誤的存在。因此在此實現中，確定邏輯208可以配置為將奇偶檢查失敗的次數與門檻值作比較，以產生比較結果，然後根據比較結果確定是否封包為錯誤封包，其中，奇偶檢查失敗之次數為自錯誤偵測結果中得到。舉例來説，當奇偶檢查失敗的次數超過門檻值時，將封包看作是錯誤封包。
進一步說，透過調整允許的奇偶檢查錯誤次數的門檻值，就可以獲得優化的效能。例如，確定邏輯208所用的門檻值依賴於在後端處理器250中處理錯誤封包的方式。因此根據後端處理器250處理錯誤封包的方式，後端處理器250就可以配置設定給該確定邏輯208的門檻值。此外，門檻值也可以根據LDPC編碼的碼率而設置。例如，當LDPC編碼使用較高的碼率時，則在LDPC碼字中可以包含較少的奇偶位元(冗餘位元)，當LDPC編碼使用較低的碼率時，則在LDPC碼字中可以包含較多的奇偶位元。在LDPC編碼使用較低的碼率的情況下，該門檻值(即，允許的奇檢查錯誤的次數)就可以設置為較高的值。在LDPC編碼使用較高的碼率的情況下，該門檻值就可以因此設置為較低的值。
第3圖為根據本發明的實施例，設置錯誤指示資訊方法的示意流程圖。透過第一種錯誤辨識方法，上文中揭露的旨在設置錯誤指示資訊的方法可以簡單使用如第3圖所示的步驟總結。如果結果大致正確的話，那麽第3圖中所示的步驟無需嚴格的按順序執行。方法包含如下步驟：
步驟302：對輸入資料流實施内碼解碼(例如，LDPC解碼)運作，以產生第一輸出資料流。
步驟304：對第一輸出資料流實施外碼解碼(例如，BCH解碼)運作，以產生第二輸出資料流。
步驟306：對第二輸出資料流實施錯誤偵測(例如，奇偶檢查)運作，以產生錯誤偵測結果。
步驟308：根據錯誤偵測結果設置錯誤指示資訊。
本領域的習知技藝者在閱讀上述内容後可以理解第3圖所示步驟的運行，所以簡潔起見，不再贅述。
上述揭露確定邏輯208僅僅使用錯誤偵測結果S1以修改TEI位元，或者產生錯誤指示訊號S_EI。儘管如此，在替換設計中，可以採用第二種錯誤辨識方法。在確定邏輯208採用第二種錯誤辨識方法的情況下，確定邏輯208可以配置為根據錯誤偵測結果S1與解碼狀態資訊S2而設置錯誤指示資訊(例如，修改TEI位元，或者產生錯誤指示訊號S_EI)。如上所述，解碼狀態資訊S2具有三個可能的狀態。當解碼狀態資訊S2指示，特定BCH碼字包含不可校正錯誤位元時(即，上述第三種狀態)，則奇偶檢查單元206停止對包含特定BCH碼字的資料實施錯誤偵測，然後根據解碼狀態資訊S2，確定邏輯208直接設置錯誤指示資訊(例如，修改TEI位元，或者產生錯誤指示訊號S_EI)，其中，特定BCH碼字自BCH解碼器204輸出。在一個實現選擇中，解碼狀態資訊S2也可以送入奇偶檢查單元206，以直接作爲指示符，用以通知奇偶檢查單元206每個BCH碼字的解碼狀態，然後當奇偶檢查單元206接收到指示特定BCH碼字(特定BCH碼字自BCH解碼器204輸出)包含不可校正錯誤位元的解碼狀態資訊S2時，停止對包含特定BCH碼字的資料實施錯誤偵測；在另一個實現選擇中，當確定邏輯208接收到指示特定BCH碼字包含不可校正錯誤位元的解碼狀態資訊S2時，可以進一步配置為輸出控制訊號SC，以停止奇偶檢查單元206對包含特定BCH碼字的資料(特定BCH碼字自BCH解碼器204輸出)實施錯誤偵測。請注意，這些實現選擇僅用於説明本發明，然本發明不以此為限。當解碼狀態資訊S2指示特定BCH碼字包含不可校正的錯誤位元時，可以同樣達到停止奇偶檢查單元206對包含特定BCH碼字的資料(特定BCH碼字自BCH解碼器204輸出)實施錯誤偵測的目的的其他的實現選擇仍然遵守本發明的精神。當BCH碼字包含多於一個錯誤位元時，由於BCH解碼器204較差的校正能力，BCH解碼器204不會校正包含在BCH碼字中的所有錯誤位元。在此情況下，指示BCH碼字包含不可校正錯誤位元的解碼狀態是可靠的，因爲自BCH解碼器204產生的BCH碼字中確實仍包含錯誤位元。因此，此刻的解碼狀態資訊S2就可以為確定邏輯208提供可靠的錯誤資訊，奇偶檢查單元206不需要對包含已解碼輸出的資料實施奇偶檢查，其中，已解碼輸出資料具有未校正的錯誤位元。電力消耗就可以相應的降低。
既然第一狀態和第二狀態都不可能提供可靠的錯誤資訊，當解碼狀態資訊S2對應上述第一狀態以及第二狀態中任一者時，奇偶檢查單元206通常就可以對BCH解碼器輸出實施奇偶檢查，然後根據錯誤偵測結果S1，確定邏輯208就可以設置錯誤指示資訊。
在如第2圖所示的實施例中，奇偶檢查單元206為一個LDPC解碼器202以外的獨立的元件。儘管如此，此處僅用於説明本發明。一般說來，LDPC解碼器202具有可以完成LDPC解碼運作的内部奇偶檢查邏輯。因此，在替換設計中，奇偶檢查單元和LDPC解碼器可以分時的方式共享一個奇偶檢查邏輯，因此可以減少硬體成本，例如，將時間切成細塊，均勻分配給奇偶檢查單元和LDPC解碼器(或是有優先順序)，或者添加一個仲裁器，將時間按需分配給奇偶檢查單元和LDPC解碼器，或者任何可實現同樣目的類似方式以及均等變形，然本發明不以此為限。第4圖為根據本發明的另一實施例的訊號處理裝置400示意圖。第4圖中的訊號處理裝置400與第2圖所示的訊號處理裝置200相似，除了LDPC解碼器以及奇偶檢查單元略有不同。如第4圖所示，訊號處理裝置400包含内部具有奇偶檢查單元404的LDPC解碼器402、BCH解碼器406、解擾器410、確定邏輯408以及後端處理器450。換言之，奇偶檢查單元404是LDPC解碼器402的一部分。除了LDPC解碼運作所需的實施奇偶檢查之外，奇偶檢查單元404可用於對BCH解碼器406的輸出(即，第二輸出資料流D_OUT2)實施奇偶檢查，以得到錯誤偵測結果S1。本領域的習知技藝者可以在閱讀上述揭露之第2圖中訊號處理裝置200有關内容後，理解第4圖所示的訊號處理裝置400的運作和功能，簡潔起見，此處不再贅述。
第5圖為根據本發明的另一個實施例，設置錯誤指示資訊的方法的示意流程圖。透過第二種錯誤辨識方法，上文中揭露的旨在設置錯誤指示資訊的方法可以簡單使用如第5圖所示的步驟總結。如果結果大致正確的話，那麽第5圖中所示的步驟無需嚴格的按順序執行。方法包含如下步驟：
步驟502：對輸入資料流實施内碼解碼(例如，LDPC解碼)運作，以產生第一輸出資料流。
步驟504：對第一輸出資料流實施外碼解碼(例如，BCH解碼)運作，以產生第二輸出資料流以及解碼狀態資訊，其中解碼狀態資訊與第一輸出資料流的解碼相關。
步驟506：對第二輸出資料流實施錯誤偵測(例如，奇偶檢查)運作，以產生錯誤偵測結果。
步驟508：根據錯誤偵測結果以及解碼狀態資訊設置錯誤指示資訊。
本領域的習知技藝者在閱讀上述内容後可以理解第5圖所示步驟的運行，所以簡潔起見，不再贅述。
任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視所附之申請專利範圍所界定者為準。
100．．．DTV接收機
102．．．天線
104．．．調諧器
106．．．解調變器
108，450．．．後端處理器
110．．．記憶體
150，250．．．輸出裝置
200，400．．．訊號處理裝置
202，402．．．LDPC解碼器
204，406．．．BCH解碼器
206，404．．．奇偶檢查單元
208，408．．．確定邏輯
210，410．．．解擾器
S_DTV．．．數位電視訊號
S_EI．．．錯誤指示訊號
S_A/V．．．音訊/視訊輸出
D_IN．．．輸入資料流
D_OUT1．．．第一輸出資料流
D_OUT2．．．第二輸出資料流
D_TS．．．傳輸流
D_TS’．．．傳輸流
S1．．．錯誤檢查結果
S2．．．解碼狀態資訊
SC．．．輸出控制訊號
PB．．．奇偶位元
302--308，502--508．．．步驟
第1圖為習知DTV接收機100的示意圖。
第2圖為根據本發明的一個實施例的訊號處理裝置200的方框示意圖。
第3圖為根據本發明的實施例，設置錯誤指示資訊方法的示意流程圖。
第4圖為根據本發明的另一實施例的訊號處理裝置400示意圖。
第5圖為根據本發明的實施例，設置錯誤指示資訊方法示意流程圖。
200．．．訊號處理裝置
202．．．LDPC解碼器
204．．．BCH解碼器
206．．．奇偶檢查單元
208．．．確定邏輯
210．．．解擾器
S_EI．．．錯誤指示訊號
D_IN．．．輸入資料流
D_OUT1．．．第一輸出資料流
D_OUT2．．．第二輸出資料流
D_TS．．．傳輸流
D_TS’．．．傳輸流
S1．．．錯誤檢查結果
S2．．．解碼狀態資訊
SC．．．輸出控制訊號
PB．．．奇偶位元

Claims (19)

  1. 一種訊號處理裝置，包含；一内碼解碼器，用於解碼一輸入資料流，以產生一第一輸出資料流，其中，該輸入資料流為使用包含一外編碼以及一内編碼之一串接編碼方法而編碼；一外碼解碼器，耦接到該内碼解碼器，用以解碼該第一輸出資料流，以產生一第二輸出資料流；一錯誤偵測單元，耦接到該外碼解碼器，用以對該第二輸出資料流實施一錯誤偵測運作，以產生一錯誤偵測結果；以及一確定邏輯，耦接到該錯誤偵測單元，用於根據至少該錯誤偵測結果設置該第二輸出資料流之錯誤指示資訊。
  2. 如申請專利範圍第1項所述之訊號處理裝置，其中，該確定邏輯經由修改該第二輸出資料流之一封包之一傳輸流錯誤指示位元，而設置該第二輸出資料流之該錯誤指示資訊。
  3. 如申請專利範圍第1項所述之訊號處理裝置，其中，該内碼解碼器為一低密度奇偶檢查解碼器，該外碼解碼器為一BCH解碼器，以及該錯誤偵測單元為一奇偶檢查單元。
  4. 如申請專利範圍第3項所述之訊號處理裝置，其中，該奇偶檢查單元以及該低密度奇偶檢查解碼器以分時方式共享一奇偶檢查邏輯。
  5. 如申請專利範圍第4項所述之訊號處理裝置，其中，該奇偶檢查單元為該低密度奇偶檢查解碼器之一部分。
  6. 如申請專利範圍第3項所述之訊號處理裝置，其中，該確定邏輯將一奇偶檢查失敗之次數與一門檻值作比較，以產生一比較結果，然後該確定邏輯根據該比較結果設置該錯誤指示資訊，其中，該奇偶檢查失敗之次數為自該錯誤偵測結果中得到。
  7. 如申請專利範圍第6項所述之訊號處理裝置，其中，該門檻值係根據該内編碼之一碼率而設置。
  8. 如申請專利範圍第6項所述之訊號處理裝置，進一步包含：一後端處理器，耦接到該BCH解碼器，用於處理根據該第二輸出資料流得到之資訊，以及配置設定給該確定邏輯之該門檻值。
  9. 如申請專利範圍第1項所述之訊號處理裝置，其中，該輸入資料流符合一數位電視地面多媒體廣播標準。
  10. 如申請專利範圍第1項所述之訊號處理裝置，其中，該外碼解碼器進一步產生解碼狀態資訊，以輸出給該確定邏輯，以及該確定邏輯根據該錯誤偵測結果以及該解碼狀態資訊，設置該錯誤指示資訊，其中，該解碼狀態資訊為與該第一輸出資料流之解碼相關。
  11. 如申請專利範圍第10項所述之訊號處理裝置，其中，當該解碼狀態資訊指示，一碼字包含不可校正之錯誤位元時，該錯誤偵測單元停止對包含該碼字之資料實施錯誤偵測，然後該確定邏輯根據該解碼狀態資訊設置該錯誤指示資訊，其中，該碼字產生自該内碼解碼器。
  12. 一種訊號處理方法，包含：對一輸入資料流實施一内碼解碼運作，以產生一第一輸出資料流，其中，該輸入資料流為使用一串接編碼方法編碼，其中，該串接編碼方法包含一外編碼以及一内編碼；對該第一輸出資料流實施一外碼解碼運作，以產生一第二輸出資料流；對該第二輸出資料流實施一錯誤偵測運作，以產生一錯誤偵測結果；以及根據至少該錯誤偵測結果，設置該第二輸出資料流之錯誤指示資訊。
  13. 如申請專利範圍第12項所述之訊號處理方法，其中，該内碼解碼為一低密度奇偶檢查解碼，該外碼解碼為一BCH解碼，以及該錯誤偵測為一奇偶檢查。
  14. 如申請專利範圍第13項所述之訊號處理方法，其中，設置該第二輸出資料流之錯誤指示資訊之步驟包含：將一奇偶檢查失敗之次數與一門檻值作比較以產生一比較結果；以及根據該比較結果，設置該錯誤指示資訊，其中，該奇偶檢查失敗之次數為自該錯誤偵測結果中得到。
  15. 如申請專利範圍第14項所述之訊號處理方法，其中，設置該錯誤偵測資訊之步驟進一步包含：根據該内編碼之一碼率，設置該門檻值。
  16. 如申請專利範圍第13項所述之訊號處理方法，其中，設置該第二輸出資料流之錯誤指示資訊之步驟包含：修改該第二輸出資料流之一封包之一傳輸流錯誤指示位元。
  17. 如申請專利範圍第12項所述之訊號處理方法，其中，該輸入資料流符合一數位電視地面多媒體廣播標準。
  18. 如申請專利範圍第12項所述之訊號處理方法，其中，對該第一輸出資料流實施該外碼解碼運作之步驟進一步包含：產生解碼狀態資訊，該解碼狀態資訊為與該第一輸出資料流之解碼相關；以及設置該第二輸出資料流之錯誤指示資訊之步驟包含：根據該錯誤偵測結果以及該解碼狀態資訊設置該錯誤指示資訊。
  19. 如申請專利範圍第18項所述之訊號處理方法，其中，對該第二輸出資料流實施一錯誤偵測運作之步驟包含：當該解碼狀態資訊指示，一碼字包含不正確的錯誤位元時，停止對包含該碼字之資料實施該錯誤偵測運作，其中，該碼字產生自該内碼解碼運作；以及設置該第二輸出資料流之錯誤指示資訊之步驟包含：根據該解碼狀態資訊，設置該錯誤指示資訊。
TW098123706A 2009-02-09 2009-07-14 訊號處理裝置及方法 TWI401971B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/368,182 US8225166B2 (en) 2009-02-09 2009-02-09 Signal processing apparatus for setting error indication information according error detection result of outer-code decoder output and related method thereof

Publications (2)

Publication Number Publication Date
TW201031224A TW201031224A (en) 2010-08-16
TWI401971B true TWI401971B (zh) 2013-07-11

Family

ID=42541403

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098123706A TWI401971B (zh) 2009-02-09 2009-07-14 訊號處理裝置及方法

Country Status (3)

Country Link
US (1) US8225166B2 (zh)
CN (1) CN101800901B (zh)
TW (1) TWI401971B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9602880B2 (en) 2006-12-29 2017-03-21 Kip Prod P1 Lp Display inserts, overlays, and graphical user interfaces for multimedia systems
JP5581969B2 (ja) * 2010-10-27 2014-09-03 ソニー株式会社 復号装置および方法、並びにプログラム
CN102546085B (zh) * 2010-12-30 2014-10-08 上海明波通信技术有限公司 对hinoc系统的探测帧加bch纠错码的方法
US8812939B2 (en) * 2011-01-28 2014-08-19 Marvell World Trade Ltd. Soft decoding systems and methods for flash based memory systems
US9128710B2 (en) * 2012-06-05 2015-09-08 Sk Hynix Memory Solutions Inc. Power saving techniques that use a lower bound on bit errors
US9009561B2 (en) * 2012-08-01 2015-04-14 Nvidia Corporation System and method for detecting errors in audio data
US8938661B2 (en) 2012-08-01 2015-01-20 Nvidia Corporation System and method for detecting errors in audio data
TWI477104B (zh) * 2012-09-13 2015-03-11 Mstar Semiconductor Inc 錯誤校正裝置與錯誤校正方法
US9116822B2 (en) 2012-12-07 2015-08-25 Micron Technology, Inc. Stopping criteria for layered iterative error correction
KR102081588B1 (ko) * 2013-08-08 2020-02-26 삼성전자 주식회사 Ecc 디코더의 동작 방법 및 그것을 포함하는 메모리 컨트롤러
WO2016179743A1 (zh) * 2015-05-08 2016-11-17 华为技术有限公司 一种编码装置及方法
US10020824B1 (en) * 2016-06-17 2018-07-10 Cadence Design Systems, Inc. Method and system for efficient block synchronization scheme on a scrambled cyclic code bit stream
WO2019000366A1 (en) * 2017-06-30 2019-01-03 Qualcomm Incorporated SELECTING CODE TYPES FOR ENCODING INFORMATION BITS
CN108965997B (zh) * 2018-07-06 2019-09-17 刘雅芸 基于移动弱网络环境的流媒体直播方法及装置
CN111385580A (zh) * 2018-12-27 2020-07-07 上海寒武纪信息科技有限公司 数据解压装置及相关产品
CN111918100B (zh) * 2020-08-06 2023-01-17 刘春龄 一种基于地面数字电视传输网的边远地区服务覆盖方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200509084A (en) * 2003-08-26 2005-03-01 Via Tech Inc Data accessing apparatus and method
US20080155372A1 (en) * 2006-12-21 2008-06-26 Radiospire Networks, Inc. Methods and apparatus for improving error indication performance in systems with low-density parity check codes
TW200829004A (en) * 2006-07-19 2008-07-01 Broadcom Corp Method and system for satellite communication

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW522393B (en) * 2001-02-02 2003-03-01 Acer Labs Inc Decoding system and method for disks
JP3917624B2 (ja) * 2002-07-03 2007-05-23 ヒューズ・エレクトロニクス・コーポレーション 低密度パリティチェック（ｌｄｐｃ）デコーダにおける経路指定方法およびシステム
KR20040104238A (ko) * 2003-06-03 2004-12-10 삼성전자주식회사 디지털방송 시스템의 수신장치 및 그 수신방법
US7234098B2 (en) * 2003-10-27 2007-06-19 The Directv Group, Inc. Method and apparatus for providing reduced memory low density parity check (LDPC) codes
US7617435B2 (en) * 2006-02-23 2009-11-10 Yuwei Zhang Hard-decision iteration decoding based on an error-correcting code with a low undetectable error probability
CN101087180B (zh) * 2006-06-08 2012-05-23 华为技术有限公司 无线信道的译码方法、装置及其应用
US8065598B1 (en) * 2007-02-08 2011-11-22 Marvell International Ltd. Low latency programmable encoder with outer systematic code and low-density parity-check code
US8271862B2 (en) * 2007-07-19 2012-09-18 Pioneer Corporation Error correction decoding device and reproduction device
US20090271686A1 (en) * 2008-04-28 2009-10-29 Qualcomm Incorporated Communication signal decoding with iterative cooperation between turbo and reed-solomon decoding

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200509084A (en) * 2003-08-26 2005-03-01 Via Tech Inc Data accessing apparatus and method
TW200829004A (en) * 2006-07-19 2008-07-01 Broadcom Corp Method and system for satellite communication
US20080155372A1 (en) * 2006-12-21 2008-06-26 Radiospire Networks, Inc. Methods and apparatus for improving error indication performance in systems with low-density parity check codes

Also Published As

Publication number Publication date
CN101800901B (zh) 2011-11-09
US8225166B2 (en) 2012-07-17
TW201031224A (en) 2010-08-16
CN101800901A (zh) 2010-08-11
US20100205515A1 (en) 2010-08-12

Similar Documents

Publication Publication Date Title
TWI401971B (zh) 訊號處理裝置及方法
US8341486B2 (en) Reducing power consumption in an iterative decoder
US7525993B2 (en) Robust transmission system and method for mobile television applications
TW200926800A (en) TS packet grooming
US8707121B2 (en) Forward error correction encoding/decoding method and apparatus, digital broadcasting reception apparatus, and decoding method thereof
US8185804B2 (en) Apparatus and method for error correction in mobile wireless applications incorporating multi-level and adaptive erasure data
US20050286658A1 (en) Receiving LSI device and receiver using the same
JP4907549B2 (ja) リードソロモンシンボルの復号装置及び方法
US9906327B2 (en) Receiving device, receiving method, and program
US20080002742A1 (en) Receiver system and related method for processing error packets utilizing packet replacement
US7856587B2 (en) Memory reduction in DVB-H applications
US11005502B2 (en) Iterative decoding circuit and decoding method
JP4637759B2 (ja) 誤り訂正処理方法及び伝送装置
TWI430611B (zh) 在包含旁路校正的移動式無線應用中用來校正錯誤的裝置與方法
CA2644567A1 (en) Trellis encoder and trellis encoding device having the same
JP2008177858A (ja) 転送データ処理装置、プログラム、及び転送データ受信装置
US7752533B2 (en) Systems and methods for improving radio frequency signal reception
CN106856569B (zh) 解码器、接收装置及其解码方法
JP4601564B2 (ja) 誤り訂正処理方法及び伝送装置
US10090937B2 (en) Apparatus and method for eliminating impulse interference
JP2002354359A (ja) 出力制御装置
JP5366470B2 (ja) 受信機
Stoerte et al. A proposed decoding scheme for robust error correction in advanced ATSC Systems
KR20070071459A (ko) 피드백을 갖는 트렐리스 디코더 구조의 ｄｔｖ 수신기 및디코딩 방법
JP2005217474A (ja) デジタルデータ受信機