CN101800901A - 信号处理装置及方法 - Google Patents
信号处理装置及方法 Download PDFInfo
- Publication number
- CN101800901A CN101800901A CN200910157601A CN200910157601A CN101800901A CN 101800901 A CN101800901 A CN 101800901A CN 200910157601 A CN200910157601 A CN 200910157601A CN 200910157601 A CN200910157601 A CN 200910157601A CN 101800901 A CN101800901 A CN 101800901A
- Authority
- CN
- China
- Prior art keywords
- signal processing
- output stream
- error detection
- decoder
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3738—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with judging correct decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H60/00—Arrangements for broadcast applications with a direct linking to broadcast information or broadcast space-time; Broadcast-related systems
- H04H60/09—Arrangements for device control with a direct linkage to broadcast information or to broadcast space-time; Arrangements for control of broadcast-related services
- H04H60/11—Arrangements for counter-measures when a portion of broadcast information is unavailable
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
- H04L1/0065—Serial concatenated codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L2001/0092—Error control systems characterised by the topology of the transmission link
- H04L2001/0093—Point-to-multipoint
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
Abstract
一种信号处理装置及方法,其中信号处理装置包含:内码解码器,用于解码输入数据流,以产生第一输出数据流,其中,该输入数据流为使用包含外编码以及内编码的级联编码方法而编码;外码解码器,耦接到该内码解码器,用以解码该第一输出数据流,以产生第二输出数据流;错误检测单元,耦接到该外码解码器,用以对该第二输出数据流实施错误检测运作,以产生错误检测结果;以及确定逻辑,耦接到该错误检测单元,用于根据至少该错误检测结果设置该第二输出数据的错误指示信息。本发明提供的信号处理装置及方法,可以在得到用于数据包的可靠的错误指示信息,从而提高后端处理器的性能。
Description
技术领域
本发明有关数据流中的错误识别,更具体地,有关一种可设置错误指示信息的信号处理装置及方法。
背景技术
与现有技术使用模拟信号承载音频以及视频信息的电视系统相比,数字电视(Digital Television,DTV)系统借由数字信号的方式而发送与接收音频以及视频信息。尽管如此,对于DTV接收机而言,在空中接口的信号传输中仍然可能发生噪声或者减损(impairment)。因此,已接收传输流(transport stream)可能包含错误数据包(packet)。请参阅图1,图1为现有的DTV接收机100的示意图。DTV接收机100包含天线102、调谐器104、解调频器106、后端(backend)处理器108以及存储器110。天线102可以接收数字电视信号S_DTV,然后调谐器104对已接收数字电视信号S_DTV实施下变频以及频道选择。然后,解调频器106对调谐器104的输出进行解调频以产生传输流D_TS,并传输给其后的后端处理器108。存储器110可以分配给后端处理器108,用于缓存后端处理器108产生以及所需数据。后端处理器108使用适当的解码方法(例如,MPEG解码或者AVS解码)解码传输流D_TS,以产生音频/视频输出S_A/V,并传输给输出装置150,以此方式,就可以通过输出装置150(例如,显示装置)播放使用者选择的电视频道的内容。
如图1所示,音频/视频输出S_A/V为解码传输流D_TS而得到。当传输流D_TS包含错误数据包时,后端处理器108就不可能产生正确的音频/视频输出S_A/V。如果可以给后端处理器108提供错误指示信息的话,就可以帮助后端处理器108(例如,MPEG处理器或者AVS处理器)正确处理包含错误数据包的已接收传输流D_TS。一般说来,包含外编码以及内编码的级联(concatenated)编码方案,可用于在数据流广播在空中接口之前编码数据流。举例说来,外编码以及内编码可以分别使用低密度奇偶校验(Low Density Parity Check,LDPC)编码以及BCH(Bose-Chaudhuri-Hocquenghem)编码。结果就是数据流首先使用BCH编码,然后使用LDPC编码。因此,DTV接收机中的解调频器就需要LDPC解码器以及BCH解码器,以正确解码已接收数据流,其中,已接收数据流为使用包含LDPC编码(例如,内编码)以及BCH编码(例如,外编码)的级联编码方法编码的数据流。
假设DTV接收机100为现有的数字电视广播-卫星版本2(digital videobroadcast-satellite version 2,DVB-S2)接收机,因此,解调频器106就具有BCH解码器(图未示)以及LDPC解码器(图未示)。根据DVB-S2标准,BCH解码器可以定义为具有良好的错误检测和校正能力。例如,BCH解码器每个BCH码字中可以校正高达8比特。因此,解调频器106中的BCH解码器的解码状态可以为BCH解码器所处理的每个BCH码字提供可靠的错误指示信息。因此如图1所示,根据具有良好的错误检测和校正能力的BCH解码器的解码状态,解调频器106可以产生错误指示信号S_EI,以用于后端处理器108。错误指示信号S_EI可以指示出数据包正确与否,因此后端处理器108就可以知道传输流中的哪个数据包为错误数据包,然后就可以适当处理产生自解调频器106的传输流D_TS,以优化音频/视频输出S_A/V的质量。
尽管如此,与DVB-S2标准相比,数字电视地面多媒体广播(Digital TerrestrialMultimedia Broadcast,DTMB)标准不使用具有良好的检测和校正能力的BCH解码器。举例说来,符合DTMB标准的DTV接收机中的BCH解码器仅仅可以校正每个BCH码字(752比特)中的一个错误比特。因此,BCH解码器对已解码数据是否正确的判断具有较差的性能。例如,当BCH解码器判断在一个码字中没有错误时,也不能保证该码字没有错误,因为该BCH解码器具有较差的检测和校正能力。相似地,BCH解码器已经校正一个码字的一个比特时,BCH解码器也不能保证该码字为无错误。如果BCH解码器的解码状态直接用作错误指示信号,那么错误指示信号就是相当不可靠的。
因此,如何得到用于数据包的可靠的错误指示信息,以提高后端处理器的性能,就成为符合DTMB标准的DTV接收机设计者必须面对的重要问题。
发明内容
为了得到用于数据包的可靠的错误指示信息以提高后端处理器的性能,本发明提供一种信号处理装置及方法。
本发明提供一种信号处理装置,包含:内码解码器,用于解码输入数据流,以产生第一输出数据流,其中,该输入数据流为使用包含外编码以及内编码的级联编码方法而编码;外码解码器,耦接到该内码解码器,用以解码该第一输出数据流,以产生第二输出数据流;错误检测单元,耦接到该外码解码器,用以对该第二输出数据流实施错误检测运作,以产生错误检测结果;以及确定逻辑,耦接到该错误检测单元,用于根据至少该错误检测结果设置该第二输出数据流的错误指示信息。
本发明另提供一种信号处理方法,包含:对输入数据流实施内码解码运作,以产生第一输出数据流,其中,该输入数据流为使用级联编码方法编码,其中,该级联编码方法包含外编码以及内编码;对该第一输出数据流实施外码解码运作,以产生第二输出数据流;对该第二输出数据流实施错误检测运作,以产生错误检测结果;以及根据至少该错误检测结果,设置该第二输出数据流的错误指示信息。
本发明提供的信号处理装置及方法,可以在得到用于数据包的可靠的错误指示信息,从而提高后端处理器的性能。
附图说明
图1为现有DTV接收机100的示意图。
图2为根据本发明的一个实施例的信号处理装置200的方框示意图。
图3为根据本发明的实施例,设置错误指示信息方法的示意流程图。
图4为根据本发明的另一实施例的信号处理装置400示意图。
图5为根据本发明的实施例,设置错误指示信息方法示意流程图。
具体实施方式
在说明书及后续的权利要求当中使用了某些词汇来指称特定组件。所属领域中技术人员应可理解,制造商可能会用不同的名词来称呼同一个组件。本说明书及后续的权利要求并不以名称的差异来作为区分组件的方式,而是以组件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的“包括”和“包含”为开放式的用语,故应解释成“包含但不限定于”。以外,“耦接”一词在此为包含任何直接及间接的电气连接手段。间接的电气连接手段包括通过其它装置进行连接。
本发明提供一种信号处理装置以及相关方法,其中,信号处理装置以及相关方法可以根据对外码解码器(例如,BCH解码器)的输出实施错误检测(例如,内码的奇偶校验)而产生的错误检测结果,设置错误指示信息。根据本发明一个实施例,信号处理装置可以使用符合DTMB标准的DTV接收机中的解调频器而实现,而对BCH解码器输出的奇偶校验可以使用包含在内码解码器(例如,LDPC解码器)中的奇偶校验逻辑而实施。更具体地,奇偶校验单元可以实现为提供错误信息,其中,错误信息为修改数据包的传输流错误指示(TransportStream Error Indication,TEI)比特所需,或者产生错误指示信号所需,而LDPC解码器和BCH解码器都可以用于校正在输入数据流中发现的错误比特,以获得优化的错误校正性能,请注意,可以经由修改数据包的TEI比特而设置错误指示信息,或者根据错误指示信号而设置错误指示信息。有关本发明更具体的细节在下面描述。
图2为根据本发明的一个实施例的信号处理装置200的方框示意图。信号处理装置200包含(但是不限于)内码解码器(例如,LDPC解码器202)、外码解码器(例如BCH解码器204)、错误检测单元(例如,奇偶校验单元206)、确定逻辑208以及解扰器(descrambler)210。在本发明的一个实现中,信号处理装置200可以实现为符合DTMB标准的DTV接收机。例如,如图2所示的信号处理装置200可以整合进DTV接收机的解调频器,以作为解调频器的一部分。应当注意到,LDPC解码器202、BCH解码器204以及解扰器210都是解调频器中的常用组件。尽管如此,此处仅用以说明本发明,然本发明不以此为限,任何不脱离本发明的精神和范围的替换设计均在本发明的保护范围内。举例说明,此实施例中的信号处理装置200可以应用到符合DTMB标准的DTV接收机中,所需的内码解码器可以使用LDPC解码器202实现,所需的外码解码器可以使用BCH解码器204实现,而所需的错误检测单元可以使用奇偶校验单元206实现,其中,由于内码解码器使用LDPC解码器202实现,所以奇偶校验单元206就可以是LDPC奇偶校验单元。此外,因为在LDPC解码器202外的奇偶校验单元206可以配置为用于实施LDPC奇偶校验,因此,自LDPC解码器202得到的奇偶比特PB就可以传输给奇偶校验单元206。尽管如此,本发明不以上述应用为限。根据本发明的信号处理装置就可以用在任何处理数据流所需的应用中,其中,该数据流可以使用包含外编码和内编码的级联编码方法而编码,而内码解码器、外码解码器以及错误检测单元的实际实现,依赖于级联编码方法。举例说明,在奇偶校验单元206中应用的奇偶校验的类型取决于实际应用的内码。而信号处理装置200的运作和功能将在下面详细阐述。
LDPC解码器202自前级(preceding stage)(例如,解交错器,图未示)接收输入数据流D_IN,然后对输入数据流D_IN(请注意,信号处理装置200可以实现为符合DTMB标准的DTV接收机,所以输入数据流D_IN符合DTMB标准)实施解码运作,以产生第一输出数据流D_OUT1,然后输出给其后的外码解码器,其中,输入数据流D_IN为使用包含外编码(即,此实施例中的LDPC编码)以及内编码(即,此实施例中的BCH编码)的级联编码方法而编码。BCH解码器204解码第一输出数据流D_OUT1以产生第二输出数据流D_OUT2。此外,BCH解码器204进一步产生解码状态信息S2,以输出给确定逻辑208,其中解码状态信息S2与第一输出数据流D_OU1的解码相关,请注意,使用DTMB标准定义的BCH解码器204仅仅可以校正包含752比特的每个BCH码字中的一个比特。因此,解码状态信息S2可以有三个可能的状态:第一状态为指示当前BCH码字中没有错误比特(无需校正),第二状态为指示当前BCH码字中有一个错误比特(校正一个比特),第三状态为指示由于当前BCH码字中包含多于一个错误比特,所以当前BCH码字包含不可校正的错误比特。
图2中的硬件配置可以在符合DTMB标准的DTV接收机中实现,因此需要使用解扰器210来解扰第二输出数据流D_OUT2,以得到包含多个数据包的传输流D_TS,其中第二输出数据流D_OUT2产生自BCH解码器204。奇偶校验单元206对包含在第二输出数据流D_OUT2中的数据实施错误检测(即,奇偶校验)运作,以产生错误校验结果S1,并输出到确定逻辑208。确定逻辑208就可以设置错误指示信息。
关于应用在确定逻辑208中的第一种错误辨识方法,确定逻辑208仅根据错误检测结果S1而设置错误指示信息(例如,修改数据包的TEI比特,或者产生错误指示信号)。举例来说,确定逻辑208使用奇偶校验结果来确定包含在传输流D_TS中的每个数据包正确与否,其中,对BCH解码器的输出实施奇偶校验。当错误检测结果S1显示,一个特定的数据包没有通过奇偶校验,那么确定逻辑208就可以确定该特定数据包为错误数据包,然后就可以通过修改包含在特定数据包内的TEI比特而设置错误指示信息。因此,就可以得到传输流D_TS’,然后传输给其后的后端处理器250,后端处理器250就可以处理根据第二输出数据流D_OUT2得到的信息,其中,传输流D_TS’中包含具有已修改TEI比特的特定数据包。以此方式,后端处理器250就可以借助每个错误数据包中的TEI比特提供的错误指示信息(即修改第二输出数据流D_OUT2的数据包的TEI比特,而设置第二输出数据流D_OUT2错误指示信息),而正确地处理错误数据包。
关于设置错误指示信息的替换设计,确定逻辑208可以产生错误指示信号S_EI,并输出给后端处理器250。当错误检测结果S1指示特定的数据包没有通过奇偶校验时,确定逻辑208就可以确定该特定的数据包为错误数据包,然后设置错误指示信号S_EI,以将此错误数据包通知后端处理器250。此外,因为在此替换设计中,没有修改包含在错误数据包中的TEI比特,所以确定逻辑208旁路自解扰器210产生的传输流D_TS,并传输给后端处理器250,后端处理器250就可以处理得到的信息。可以替换的,在此情况下(图未示),解扰器210可以将传输流D_TS不经过确定逻辑208,直接发送给后端处理器250。以此方式,后端处理器250就可以借助每个错误数据包中的TEI比特提供的错误指示信息,而适当的处理错误数据包。
如上所述,当来自BCH解码器204的已解码比特没有通过奇偶校验时,可以将传输流D_TS中的数据包当做错误数据包处理,其中,该已解码比特对应该数据包。尽管如此,甚至当来自BCH解码器204的已解码比特正确时,奇偶校验有时也会失败。当来自BCH解码器204所有的数据比特都正确,但是一些奇偶校验比特(冗余比特)不正确时,会发生上述情况。因此,当确定数据包正确与否时,需要更灵活的实现,从而可以允许产生自BCH解码器204的已解码比特的某些奇偶校验错误的存在。因此在此实现中,确定逻辑208可以配置为将奇偶校验失败的次数与阈值作比较,以产生比较结果,然后根据比较结果确定是否数据包为错误数据包,其中,奇偶校验失败之次数为自错误检测结果中得到。举例来说,当奇偶校验失败的次数超过阈值时,将数据包看作是错误数据包。
进一步说,通过调整允许的奇偶校验错误次数的阈值,就可以获得优化的性能。例如,确定逻辑208所用的阈值依赖于在后端处理器250中处理错误数据包的方式。因此根据后端处理器250处理错误数据包的方式,后端处理器250就可以配置设定给该确定逻辑208的阈值。此外,阈值也可以根据LDPC编码的码率而设置。例如,当LDPC编码使用较高的码率时,则在LDPC码字中可以包含较少的奇偶比特(冗余比特),当LDPC编码使用较低的码率时,则在LDPC码字中可以包含较多的奇偶比特。在LDPC编码使用较低的码率的情况下,该阈值(即,允许的奇校验错误的次数)就可以设置为较高的值。在LDPC编码使用较高的码率的情况下,该阈值就可以因此设置为较低的值。
图3为根据本发明的实施例,设置错误指示信息方法的示意流程图。通过第一种错误辨识方法,上文中揭露的旨在设置错误指示信息的方法可以简单使用如图3所示的步骤总结。如果结果大致正确的话,那么图3中所示的步骤无需严格的按顺序执行。方法包含如下步骤:
步骤302:对输入数据流实施内码解码(例如,LDPC解码)运作,以产生第一输出数据流。
步骤304:对第一输出数据流实施外码解码(例如,BCH解码)运作,以产生第二输出数据流。
步骤306:对第二输出数据流实施错误检测(例如,奇偶校验)运作,以产生错误检测结果。
步骤308:根据错误检测结果设置错误指示信息。
本领域的技术人员在阅读上述内容后可以理解图3所示步骤的运行,所以简洁起见,不再赘述。
上述揭露确定逻辑208仅仅使用错误检测结果S1以修改TEI比特,或者产生错误指示信号S_EI。尽管如此,在替换设计中,可以采用第二种错误辨识方法。在确定逻辑208采用第二种错误辨识方法的情况下,确定逻辑208可以配置为根据错误检测结果S1与解码状态信息S2而设置错误指示信息(例如,修改TEI比特,或者产生错误指示信号S_EI)。如上所述,解码状态信息S2具有三个可能的状态。当解码状态信息S2指示,特定BCH码字包含不可校正错误比特时(即,上述第三种状态),则奇偶校验单元206停止对包含特定BCH码字的数据实施错误检测,然后根据解码状态信息S2,确定逻辑208直接设置错误指示信息(例如,修改TEI比特,或者产生错误指示信号S_EI),其中,特定BCH码字自BCH解码器204输出。在一个实现选择中,解码状态信息S2也可以送入奇偶校验单元206,以直接作为指示符,用以通知奇偶校验单元206每个BCH码字的解码状态,然后当奇偶校验单元206接收到指示特定BCH码字(特定BCH码字自BCH解码器204输出)包含不可校正错误比特的解码状态信息S2时,停止对包含特定BCH码字的数据实施错误检测;在另一个实现选择中,当确定逻辑208接收到指示特定BCH码字包含不可校正错误比特的解码状态信息S2时,可以进一步配置为输出控制信号SC,以停止奇偶校验单元206对包含特定BCH码字的数据(特定BCH码字自BCH解码器204输出)实施错误检测。请注意,这些实现选择仅用于说明本发明,然本发明不以此为限。当解码状态信息S2指示特定BCH码字包含不可校正的错误比特时,可以同样达到停止奇偶校验单元206对包含特定BCH码字的数据(特定BCH码字自BCH解码器204输出)实施错误检测的目的的其它的实现选择仍然遵守本发明的精神。当BCH码字包含多于一个错误比特时,由于BCH解码器204较差的校正能力,BCH解码器204不会校正包含在BCH码字中的所有错误比特。在此情况下,指示BCH码字包含不可校正错误比特的解码状态是可靠的,因为自BCH解码器204产生的BCH码字中确实仍包含错误比特。因此,此刻的解码状态信息S2就可以为确定逻辑208提供可靠的错误信息,奇偶校验单元206不需要对包含已解码输出的数据实施奇偶校验,其中,已解码输出数据具有未校正的错误比特。电力消耗就可以相应的降低。
既然第一状态和第二状态都不可能提供可靠的错误信息,当解码状态信息S2对应上述第一状态以及第二状态中任一者时,奇偶校验单元206通常就可以对BCH解码器输出实施奇偶校验,然后根据错误检测结果S1,确定逻辑208就可以设置错误指示信息。
在如图2所示的实施例中,奇偶校验单元206为一个LDPC解码器202以外的独立的组件。尽管如此,此处仅用于说明本发明。一般说来,LDPC解码器202具有可以完成LDPC解码运作的内部奇偶校验逻辑。因此,在替换设计中,奇偶校验单元和LDPC解码器可以时分的方式共享一个奇偶校验逻辑,因此可以减少硬件成本,例如,将时间切成细块,均匀分配给奇偶校验单元和LDPC解码器(或是有优先级),或者添加一个仲裁器,将时间按需分配给奇偶校验单元和LDPC解码器,或者任何可实现同样目的类似方式以及均等变形,然本发明不以此为限。图4为根据本发明的另一实施例的信号处理装置400示意图。图4中的信号处理装置400与图2所示的信号处理装置200相似,除了LDPC解码器以及奇偶校验单元略有不同。如图4所示,信号处理装置400包含内部具有奇偶校验单元404的LDPC解码器402、BCH解码器406、解扰器410、确定逻辑408以及后端处理器450。换言之,奇偶校验单元404是LDPC解码器402的一部分。除了LDPC解码运作所需的实施奇偶校验之外,奇偶校验单元404可用于对BCH解码器406的输出(即,第二输出数据流D_OUT2)实施奇偶校验,以得到错误检测结果S1。本领域的技术人员可以在阅读上述揭露之图2中信号处理装置200有关内容后,理解图4所示的信号处理装置400的运作和功能,简洁起见,此处不再赘述。
图5为根据本发明的另一个实施例,设置错误指示信息的方法的示意流程图。通过第二种错误辨识方法,上文中揭露的旨在设置错误指示信息的方法可以简单使用如图5所示的步骤总结。如果结果大致正确的话,那么图5中所示的步骤无需严格的按顺序执行。方法包含如下步骤:
步骤502:对输入数据流实施内码解码(例如,LDPC解码)运作,以产生第一输出数据流。
步骤504:对第一输出数据流实施外码解码(例如,BCH解码)运作,以产生第二输出数据流以及解码状态信息,其中解码状态信息与第一输出数据流的解码相关。
步骤506:对第二输出数据流实施错误检测(例如,奇偶校验)运作,以产生错误检测结果。
步骤508:根据错误检测结果以及解码状态信息设置错误指示信息。
本领域的技术人员在阅读上述内容后可以理解图5所示步骤的运行,所以简洁起见,不再赘述。
任何本领域技术人员,在不脱离本发明的精神和范围内,当可做些许的更动与润饰,因此本发明的保护范围当视所附权利要求所界定者为准。
Claims (19)
1.一种信号处理装置,包含:
内码解码器,用于解码输入数据流,以产生第一输出数据流,其中,该输入数据流为使用包含外编码以及内编码的级联编码方法而编码;
外码解码器,耦接到该内码解码器,用以解码该第一输出数据流,以产生第二输出数据流;
错误检测单元,耦接到该外码解码器,用以对该第二输出数据流实施错误检测运作,以产生错误检测结果;以及
确定逻辑,耦接到该错误检测单元,用于根据至少该错误检测结果设置该第二输出数据流的错误指示信息。
2.如权利要求1所述的信号处理装置,其特征在于,该确定逻辑经由修改该第二输出数据流的数据包的传输流错误指示比特,而设置该第二输出数据流的该错误指示信息。
3.如权利要求1所述的信号处理装置,其特征在于,该内码解码器为低密度奇偶校验解码器,该外码解码器为BCH解码器,以及该错误检测单元为奇偶校验单元。
4.如权利要求3所述的信号处理装置,其特征在于,该奇偶校验单元以及该低密度奇偶校验解码器以时分方式共享奇偶校验逻辑。
5.如权利要求4所述的信号处理装置,其特征在于,该奇偶校验单元为该低密度奇偶校验解码器的一部分。
6.如权利要求3所述的信号处理装置,其特征在于,该确定逻辑将奇偶校验失败的次数与阈值作比较,以产生比较结果,然后该确定逻辑根据该比较结果设置该错误指示信息,其中,该奇偶校验失败的次数为自该错误检测结果中得到。
7.如权利要求6所述的信号处理装置,其特征在于,该阈值为根据该内编码的码率而设置。
8.如权利要求6所述的信号处理装置,其特征在于进一步包含:
后端处理器,耦接到该BCH解码器,用于处理根据该第二输出数据流得到的信息,以及配置设定给该确定逻辑的该阈值。
9.如权利要求1所述的信号处理装置,其特征在于,该输入数据流符合数字电视地面多媒体广播标准。
10.如权利要求1所述的信号处理装置,其特征在于,该外码解码器进一步产生解码状态信息,以输出给该确定逻辑,以及该确定逻辑根据该错误检测结果以及该解码状态信息,设置该错误指示信息,其中,该解码状态信息为与该第一输出数据流的解码相关。
11.如权利要求10所述的信号处理装置,其特征在于,当该解码状态信息指示,码字包含不可校正的错误比特时,该错误检测单元停止对包含该码字的数据实施错误检测,然后该确定逻辑根据该解码状态信息设置该错误指示信息,其中,该码字产生自该内码解码器。
12.一种信号处理方法,包含:
对输入数据流实施内码解码运作,以产生第一输出数据流,其中,该输入数据流为使用级联编码方法编码,其中,该级联编码方法包含外编码以及内编码;
对该第一输出数据流实施外码解码运作,以产生第二输出数据流;
对该第二输出数据流实施错误检测运作,以产生错误检测结果;以及
根据至少该错误检测结果,设置该第二输出数据流的错误指示信息。
13.如权利要求12所述的信号处理方法,其特征在于,该内码解码为低密度奇偶校验解码,该外码解码为BCH解码,以及该错误检测为奇偶校验。
14.如权利要求13所述的信号处理方法,其特征在于,设置该第二输出数据流的错误指示信息的步骤包含:
将奇偶校验失败的次数与阈值作比较以产生比较结果;以及
根据该比较结果,设置该错误指示信息,
其中,该奇偶校验失败的次数为自该错误检测结果中得到。
15.如权利要求14所述的信号处理方法,其特征在于,设置该错误检测信息的步骤进一步包含:
根据该内编码的码率,设置该阈值。
16.如权利要求13所述的信号处理方法,其特征在于,设置该第二输出数据流的错误指示信息的步骤包含:
修改该第二输出数据流的数据包的传输流错误指示比特。
17.如权利要求12所述的信号处理方法,其特征在于,该输入数据流符合数字电视地面多媒体广播标准。
18.如权利要求12所述的信号处理方法,其特征在于,对该第一输出数据流实施该外码解码运作的步骤进一步包含:
产生解码状态信息,该解码状态信息为与该第一输出数据流的解码相关;以及
设置该第二输出数据流的错误指示信息的步骤包含:
根据该错误检测结果以及该解码状态信息设置该错误指示信息。
19.如权利要求18所述的信号处理方法,其特征在于,对该第二输出数据流实施错误检测运作的步骤包含:
当该解码状态信息指示,码字包含不正确的错误比特时,停止对包含该码字的数据实施该错误检测运作,其中,该码字产生自该内码解码运作;以及
设置该第二输出数据流的错误指示信息的步骤包含:
根据该解码状态信息,设置该错误指示信息。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/368,182 US8225166B2 (en) | 2009-02-09 | 2009-02-09 | Signal processing apparatus for setting error indication information according error detection result of outer-code decoder output and related method thereof |
US12/368,182 | 2009-02-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101800901A true CN101800901A (zh) | 2010-08-11 |
CN101800901B CN101800901B (zh) | 2011-11-09 |
Family
ID=42541403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101576012A Active CN101800901B (zh) | 2009-02-09 | 2009-07-21 | 信号处理装置及方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8225166B2 (zh) |
CN (1) | CN101800901B (zh) |
TW (1) | TWI401971B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102546085A (zh) * | 2010-12-30 | 2012-07-04 | 上海明波通信技术有限公司 | 对hinoc系统的探测帧加bch纠错码的方法 |
CN102623067A (zh) * | 2011-01-28 | 2012-08-01 | 马维尔国际贸易有限公司 | 用于基于闪存的存储器系统的软解码系统和方法 |
CN103714857A (zh) * | 2012-06-05 | 2014-04-09 | Sk海尼克斯存储技术公司 | 使用比特误差的下边界的电力节约技术 |
CN107251440A (zh) * | 2015-05-08 | 2017-10-13 | 华为技术有限公司 | 一种编码装置及方法 |
CN110945829A (zh) * | 2017-06-30 | 2020-03-31 | 高通股份有限公司 | 在用于对信息比特进行编码的代码类型之间的选择 |
CN111385580A (zh) * | 2018-12-27 | 2020-07-07 | 上海寒武纪信息科技有限公司 | 数据解压装置及相关产品 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9602880B2 (en) | 2006-12-29 | 2017-03-21 | Kip Prod P1 Lp | Display inserts, overlays, and graphical user interfaces for multimedia systems |
JP5581969B2 (ja) * | 2010-10-27 | 2014-09-03 | ソニー株式会社 | 復号装置および方法、並びにプログラム |
US9009561B2 (en) * | 2012-08-01 | 2015-04-14 | Nvidia Corporation | System and method for detecting errors in audio data |
US8938661B2 (en) | 2012-08-01 | 2015-01-20 | Nvidia Corporation | System and method for detecting errors in audio data |
TWI477104B (zh) * | 2012-09-13 | 2015-03-11 | Mstar Semiconductor Inc | 錯誤校正裝置與錯誤校正方法 |
US9116822B2 (en) | 2012-12-07 | 2015-08-25 | Micron Technology, Inc. | Stopping criteria for layered iterative error correction |
KR102081588B1 (ko) * | 2013-08-08 | 2020-02-26 | 삼성전자 주식회사 | Ecc 디코더의 동작 방법 및 그것을 포함하는 메모리 컨트롤러 |
US10020824B1 (en) * | 2016-06-17 | 2018-07-10 | Cadence Design Systems, Inc. | Method and system for efficient block synchronization scheme on a scrambled cyclic code bit stream |
CN108965997B (zh) * | 2018-07-06 | 2019-09-17 | 刘雅芸 | 基于移动弱网络环境的流媒体直播方法及装置 |
CN111918100B (zh) * | 2020-08-06 | 2023-01-17 | 刘春龄 | 一种基于地面数字电视传输网的边远地区服务覆盖方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW522393B (en) * | 2001-02-02 | 2003-03-01 | Acer Labs Inc | Decoding system and method for disks |
EP1518328B1 (en) * | 2002-07-03 | 2007-04-18 | The DIRECTV Group, Inc. | Encoding of low-density parity check (ldpc) codes using a structured parity check matrix |
KR20040104238A (ko) * | 2003-06-03 | 2004-12-10 | 삼성전자주식회사 | 디지털방송 시스템의 수신장치 및 그 수신방법 |
TWI226612B (en) * | 2003-08-26 | 2005-01-11 | Via Tech Inc | Data accessing apparatus and method |
US7234098B2 (en) * | 2003-10-27 | 2007-06-19 | The Directv Group, Inc. | Method and apparatus for providing reduced memory low density parity check (LDPC) codes |
US7617435B2 (en) * | 2006-02-23 | 2009-11-10 | Yuwei Zhang | Hard-decision iteration decoding based on an error-correcting code with a low undetectable error probability |
US8259852B2 (en) * | 2006-07-19 | 2012-09-04 | Broadcom Corporation | Method and system for satellite communication |
CN101087180B (zh) * | 2006-06-08 | 2012-05-23 | 华为技术有限公司 | 无线信道的译码方法、装置及其应用 |
US20080155372A1 (en) * | 2006-12-21 | 2008-06-26 | Radiospire Networks, Inc. | Methods and apparatus for improving error indication performance in systems with low-density parity check codes |
US8065598B1 (en) * | 2007-02-08 | 2011-11-22 | Marvell International Ltd. | Low latency programmable encoder with outer systematic code and low-density parity-check code |
JP4879323B2 (ja) * | 2007-07-19 | 2012-02-22 | パイオニア株式会社 | 誤り訂正復号装置および再生装置 |
US20090271686A1 (en) * | 2008-04-28 | 2009-10-29 | Qualcomm Incorporated | Communication signal decoding with iterative cooperation between turbo and reed-solomon decoding |
-
2009
- 2009-02-09 US US12/368,182 patent/US8225166B2/en active Active
- 2009-07-14 TW TW098123706A patent/TWI401971B/zh active
- 2009-07-21 CN CN2009101576012A patent/CN101800901B/zh active Active
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102546085A (zh) * | 2010-12-30 | 2012-07-04 | 上海明波通信技术有限公司 | 对hinoc系统的探测帧加bch纠错码的方法 |
CN102546085B (zh) * | 2010-12-30 | 2014-10-08 | 上海明波通信技术有限公司 | 对hinoc系统的探测帧加bch纠错码的方法 |
CN102623067A (zh) * | 2011-01-28 | 2012-08-01 | 马维尔国际贸易有限公司 | 用于基于闪存的存储器系统的软解码系统和方法 |
CN102623067B (zh) * | 2011-01-28 | 2016-12-14 | 马维尔国际贸易有限公司 | 用于基于闪存的存储器系统的软解码系统和方法 |
CN103714857A (zh) * | 2012-06-05 | 2014-04-09 | Sk海尼克斯存储技术公司 | 使用比特误差的下边界的电力节约技术 |
CN103714857B (zh) * | 2012-06-05 | 2017-03-01 | Sk海尼克斯存储技术公司 | 存储控制器及其电力节约方法 |
CN107251440A (zh) * | 2015-05-08 | 2017-10-13 | 华为技术有限公司 | 一种编码装置及方法 |
CN110945829A (zh) * | 2017-06-30 | 2020-03-31 | 高通股份有限公司 | 在用于对信息比特进行编码的代码类型之间的选择 |
CN110945829B (zh) * | 2017-06-30 | 2022-07-05 | 高通股份有限公司 | 一种在用于对信息比特进行编码的代码类型之间的选择的方法和装置 |
US11424860B2 (en) | 2017-06-30 | 2022-08-23 | Qualcomm Incorporated | Selection between code types for encoding information bits |
CN111385580A (zh) * | 2018-12-27 | 2020-07-07 | 上海寒武纪信息科技有限公司 | 数据解压装置及相关产品 |
Also Published As
Publication number | Publication date |
---|---|
CN101800901B (zh) | 2011-11-09 |
US20100205515A1 (en) | 2010-08-12 |
US8225166B2 (en) | 2012-07-17 |
TW201031224A (en) | 2010-08-16 |
TWI401971B (zh) | 2013-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101800901B (zh) | 信号处理装置及方法 | |
US7525993B2 (en) | Robust transmission system and method for mobile television applications | |
US8908773B2 (en) | Apparatus and method for encoding and decoding signals | |
US7474702B2 (en) | Digital television system | |
US8707121B2 (en) | Forward error correction encoding/decoding method and apparatus, digital broadcasting reception apparatus, and decoding method thereof | |
CN102860023A (zh) | 传输流分组报头压缩 | |
US11438097B2 (en) | Media content-based adaptive method, device and system for forward error correction (FEC) coding and decoding of systematic code, and medium | |
KR100826511B1 (ko) | 스터핑 바이트를 이용하여 에러정정 능력을 높일 수 있는장치와 방법 | |
CN103686011A (zh) | 电视信号接收模块及接收方法 | |
US8599933B2 (en) | Robust PID filtering for DVB-H | |
US8582685B2 (en) | Apparatus and method for encoding a signal | |
US11005502B2 (en) | Iterative decoding circuit and decoding method | |
EP2677761A1 (en) | Information processor, signal format changing method, program, and image display apparatus | |
TW202002586A (zh) | 數位衛星廣播訊號的解調裝置與解調方法 | |
JP2008177858A (ja) | 転送データ処理装置、プログラム、及び転送データ受信装置 | |
CN103731713A (zh) | 电视信号接收系统及接收方法 | |
CN110661739A (zh) | 数字卫星广播信号的解调装置与解调方法 | |
US8370726B2 (en) | Soft output viterbi decoder architecture | |
KR100866878B1 (ko) | 전송 시스템 및 데이터 처리 방법 | |
TW202019102A (zh) | 數位衛星廣播訊號的解調裝置與解調方法 | |
CN203675249U (zh) | 电视信号接收系统 | |
Stoerte et al. | A proposed decoding scheme for robust error correction in advanced ATSC Systems | |
CN111200478A (zh) | 数字卫星广播信号的解调装置与解调方法 | |
KR100698148B1 (ko) | 섹션 데이터 필터링 방법 | |
KR100793811B1 (ko) | 전송 시스템 및 데이터 처리 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |