TWI401775B - 具基板支柱之封裝結構及其封裝方法 - Google Patents
具基板支柱之封裝結構及其封裝方法 Download PDFInfo
- Publication number
- TWI401775B TWI401775B TW97128055A TW97128055A TWI401775B TW I401775 B TWI401775 B TW I401775B TW 97128055 A TW97128055 A TW 97128055A TW 97128055 A TW97128055 A TW 97128055A TW I401775 B TWI401775 B TW I401775B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- wafer
- substrate
- ubm layer
- patterned
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本發明係有關於一種封裝結構及其方法,特別是有關於一種具有基板支柱之封裝結構及其方法。
積體電路製造完成以後,還需要與其它元件相連接、散熱,並且需要外殼加以保護,因此需要加以封裝。積體電路封裝的形式有簡單也有複雜,且由於極大型積體電路(Ultra Large Scale Integration;ULSI)日趨積集化,因此封裝的接腳也日漸增多。傳統的封裝是將積體電路之晶粒加以保護,並提供電源、散熱,且連接至其它元件。現代的封裝則是轉變為使封裝後具備下一層次組裝之相容性。
因應3C產品輕薄短小的趨勢,覆晶的技術已成為電子封裝技術中非常重要的一環。而在覆晶的技術中,銲錫凸塊的製造技術攸關著半導體元件的連接性能。
參考第1A圖至第1C圖,係為習知之銲錫凸塊之結構及其製程。如第1A圖所示,首先在晶圓10與保護層20之間形成銲墊30,並且形成凸塊底層金屬層(Under Bump Metallurgy;UBM)22於保護層20及銲墊30上。接著,如第1B圖所示,先形成一光阻層40在凸塊底層金屬層22上,且藉由光阻層40的遮蔽之下,在銲墊30上以電鍍法或印刷法形成高鉛銲料50。接著,先將光阻層40和位於其下方的部份凸塊底層金屬層22移除,再進行迴銲(reflow)步驟,係於溫度約320℃的迴銲溫度下,使銲錫凸塊60熔成球形,如第1C圖所示。
接著,第1D圖至第1F圖,其為習知覆晶(flip chip)封裝之流程示意圖。參考第1D圖,係將已具有銲錫凸塊60的晶圓10上下倒轉,並於銲錫凸塊
60上使用助銲劑。接著,將銲錫凸塊60覆蓋於基板70之上,如第1E圖所示。然後,進行迴銲步驟,於溫度約320℃的迴銲溫度下,使銲錫凸塊60熔化後與基板70相互黏接。接著,參考第1F圖,由於晶圓10與基板70之間的應力差異太大,在接合面,即銲錫凸塊60之間容易發生裂痕,因此會於各個銲錫凸塊60間填充底膠(under filing material)80,使其應力由全體之底膠80所承受,因此每一個銲錫凸塊60上作用之應力較小,可提升可靠度。在此,填膠步驟所使用的底膠80的材質可以是環氧樹脂(epoxy)。
然而,由於銲錫凸塊60與凸塊底層金屬層22之間的蝕刻選擇比不佳,因此,相當難以控制凸塊底層金屬層22的蝕刻步驟。另外,在製作高速充放電元件時,銲錫凸塊60之強度與電容密度的特性均不足以符合需求。另外,銲錫凸塊60都是形成在晶圓10上,或是要進行重工(re-work)製程,則要浪費晶圓10,使得製程成本提高。
鑒於以上的問題,本發明的主要目的在於提供一種將導電柱結構形成在基板上,使得基板與晶圓結合時,可以自動對準,以增加製程良率。
根據以上之目的,本發明揭露一種封裝結構,包含:提供一基板,具有一正面及一背面,且於正面上具有第一UBM層;一圖案化之焊墊遮罩層(pad mask layer),形成在第一UBM層上,且曝露出部份第一UBM層之一表面;複數個導電柱,形成在已曝露之部份第一UBM層上;複數個錫球,形成在複數個導電柱上;提供一晶圓,具有一正面及一背面,具晶圓之該正面朝向基板之正面置放;及一圖案化之第二UBM層,形成在晶圓之正面上,其中部份圖案化之第二UBM層係電性連接於基板上之複數個錫球。
根據上述之封裝結構,本發明提供一種封裝方法,包含:提供一基板,具有一正面及一背面;形成一第一UBM層在基板之正面上;形成一圖案化
之焊墊遮罩層在第一UBM層上,且曝露出第一UBM層之部份表面;形成複數個導電柱在已曝露之第一UBM層之部份表面;形成複數個錫球在複數個導電柱上;提供一晶圓,具有一正面及一背面;形成一圖案化之第二UBM層在晶圓之正面上;及結合基板及晶圓,係將晶圓之正面朝向基板之正面置放,使得晶圓上之部份圖案化之第二UBM層與基板上之複數個錫球電性連接。
本發明又提供一種封裝結構,包含:提供一基板,具有一正面及一背面,且於正面上具有第一UBM層;一圖案化之焊墊遮罩層,形成在第一UBM層且曝露出部份第一UBM層之一表面;複數個導電柱,形成在已曝露之部份第一UBM層之表面上;提供一晶圓,具有一正面及一背面,且晶圓之正面朝向基板之正面置放;一圖案化之第二UBM層,形成在晶圓之正面上;及複數個錫球,形成在對應於基板之複數個導電柱之位置之圖案化之部份第二UBM層上,藉此晶圓上之複數個錫球係電性連接基板上之複數個導電柱。
根據上述之封裝結構,本發明還揭露一種封裝方法,包含:提供一基板,具有一正面及一背面;形成一第一UBM層在基板之正面上;形成一圖案化之焊墊遮罩層在第一UBM層上,且曝露出第一UBM層之部份表面;形成複數個導電柱在已曝露之第一UBM層之部份表面;形成複數個錫球在複數個導電柱之上;提供一晶圓,具有一正面及一背面;形成一圖案化之第二UBM層在晶圓之正面上且曝露出晶圓之部份正面;形成複數個錫球在已曝露之晶圓之部份正面上,且複數個錫球對應於在基板上之複數個導電柱之位置;結合基板及晶圓,係將晶圓之正面朝向基板之正面置放,使得晶圓之部份複數個錫球與基板之複數個導電柱電性連接。
有關本發明的特徵與實作,茲配合圖示作最佳實施例詳細說明如下。(為使對本發明的目的、構造、特徵、及其功能有進一步的瞭解,茲配合實施例詳細說明如下。)
本發明在此所探討的方向為一種封裝結構及其封裝方法,將複數個具有支柱之基板與晶圓結合,然後進行封裝的方法。為了能徹底地瞭解本發明,將在下列的描述中提出詳盡的步驟及其組成。顯然地,本發明的施行並未限定晶片封裝的方式之技藝者所熟習的特殊細節。另一方面,眾所周知的晶片形成方式以及晶片薄化等後段製程之詳細步驟並未描述於細節中,以避免造成本發明不必要之限制。然而,對於本發明的較佳實施例,則會詳細描述如下,然而除了這些詳細描述之外,本發明還可以廣泛地施行在其他的實施例中,且本發明的範圍不受限定,其以之後的專利範圍為準。
第2A圖至第2B圖係表示在晶圓上形成一圖案化UBM層之步驟示意圖。在第2A圖中,係先提供一晶圓100,其具有一正面及一背面。接著,在晶圓100上形成一第一UBM層200。然後,在第一UBM層200上形成一圖案化光阻層(未在圖中表示);接著,進行顯影及蝕刻,以移除部份第一UBM層20以形成圖案化之第一UBM層201且曝露出晶圓100之部份正面,如第2B圖所示。
接著,第2C圖至第2I圖係表示在基板上形成導電柱之各步驟示意圖。首先,提供一基板300,其具有一正面及一背面。在此,基板300之材料可以是玻璃、石英、陶瓷、電路板或金屬薄板。接著,在基板300之正面上依序形成一第二UBM層400及一焊墊遮罩層(solder mask layer)500,如第2C圖所示。在此實施例中,焊墊遮罩層500之材料為介電材料(dielectric material),而第一UBM層200及第二UBM層400之材料為TiW/Ni。接著,在焊墊遮罩層500上形成一圖案化之光阻層(未在圖中表示);然後,進行顯影及蝕刻步驟,並且以第二UBM層400為蝕刻終止層(etching stop layer),移除部份焊墊遮罩層500,以形成一圖案化之焊墊遮罩層501,且曝露出部份第二UBM層400,如第2D圖所示。緊接著,將一導電層600形成以覆
蓋在圖案化之焊墊遮罩層501上及已曝露之第二UBM層400上,如第2E圖所示。在此實施例中,導電層600之材料為銅。
接著,在導電層600上形成一圖案化之光阻層(未在圖中表示);然後,進行顯影及蝕刻,移除部份導電層600,形成複數個導電柱601在第二UBM層400上,且同時曝露出部份第二UBM層40之表面,如第2F圖所示。然後在複數個導電柱601上方形成複數個錫球700,如第2G圖所示。在此,形成錫球的方式包括:首先在複數個導電柱601上以電鍍的方式形成一銲錫凸塊;接著,再利用迴銲(reflow)的方式將每一個銲錫凸塊熔化以形成複數個錫球700,其中錫球700的材料為Sn/Ag或是Sn。
接下來,係將先前第2B圖之具有圖案化之第一UBM層201之晶圓100上下倒轉,使得晶圓100之正面朝向基板300之正面,且使得位於基板100上之複數個導電柱601上之複數個錫球700與晶圓100上之圖案化之第一UBM層201對準,然後再進行迴銲步驟,使得複數個錫球700可以與晶圓100上之部份圖案化之第一UBM層201結合在一起,如第2H圖所示。最後,於晶圓100與基板300之間再灌入一底膠材料(under iflling material)800,以包覆圖案化之第一UBM層201、晶圓100之部份正面、圖案化之焊墊遮罩層501、複數個導電柱601、複數個錫球700及部份第二UBM層400,以形成一封裝結構,如第2I圖所示。
在本發明的技術中,還揭露另一實施例,如第2J圖至第2M圖所示。在此,在晶圓100上形成圖案化之第一UBM層201及在基板上形成第二UBM層400、圖案化之焊墊遮罩層501、複數個導電柱601之步驟以及其材料均與先前之實施例相同,在此不再贅述。不同的是,在複數個導電柱601形成之後,形成一圖案化之阻障層901以形成在已曝露之第二UBM層400之表面以及覆蓋在複數個導電柱601之表面上,如第2J圖所示。其形成圖案化之阻障層901的步驟包括:先形成一阻障層(未在圖中表示)在圖案化之焊墊遮罩層501、已曝露之第二UBM層40之表面及複數個導電柱601
上。接下來,形成一圖案化之光阻層(未在圖中表示)在阻障層上。然後,執行一顯影及一蝕刻步驟,以移除在圖案化之焊墊遮罩層501上之阻障層,以形成一圖案化之阻障層901在已曝露之第二UBM層400之部份表面且覆蓋住整個導電柱601的表面上。
接著,同樣參考第2K圖,仍然是利用電鍍的方式,在具有圖案化之阻障層901之複數個導電柱601的表面上形成複數個銲錫凸塊(未在圖中表示),然後再利用迴銲步驟,使得每一個銲錫凸塊形成錫球700,並且固接在每一個導電柱601的表面上。
同樣地,係將先前第2B圖之具有圖案化之第一UBM層201之晶圓100上下倒轉,使得晶圓100之正面朝向第2K圖中之基板300之正面,使得位於基板100上之複數個導電柱601上之複數個錫球700與晶圓100上之圖案化之第一UBM層201對準,然後再進行迴銲步驟,使得複數個錫球700可以與晶圓100上之部份圖案化之第一UBM層201結合在一起,如第2L圖所示。最後,於晶圓100與基板300之間再灌入一底膠材料(under filling material)800,以包覆圖案化之第一UBM層201、圖案化之焊墊遮罩層501、具有圖案化之阻障層901之複數個導電柱601、複數個錫球700、晶圓100之部份該正面及第二UBM層400,以形成一封裝結構,如第2M圖所示。
第3A圖至第3I圖係表示本發明之封裝結構之另一較佳實施例。先提供一晶圓100,其具有一正面及一背面,且在正面上具有複數個焊墊(未在圖中表示)。然後,在晶圓100之正面上形成一第一UBM層200,如第3A圖所示。然後,在第一UBM層上形成一圖案化之光阻層(未在圖中表示);接著,執行一顯影及一蝕刻步驟,以移除部份第一UBM層200,且曝露出晶圓100之正面(主動面)上之複數個焊墊102及晶圓100之部份表面,如第3B圖所示“
接下來,同樣參考第3C圖,在晶圓100之已曝露之焊墊102上形成複
數個銲錫凸塊(未在圖中表示);然後,再進行迴銲步驟,使得複數個銲錫凸塊熔化形成錫球700並且與晶圓100上之焊墊102固接。
緊接著,參考第3D圖,係提供一基板300,其具有一正面及一背面。然後,在基板300上依序形成第二UBM層400及焊墊遮罩層500。接著,在焊墊遮罩層500上形成一圖案化之光阻層(未在圖中表示),並且以第二UBM層400做為蝕刻終止層;然後,進行顯影及蝕刻步驟,移除部份焊墊遮罩層500,以曝露出第二UBM層400之部份表面且形成一圖案化之焊墊遮罩層501在第二UBM層400上,如第3E圖所示。
接下來,第3F圖至第3G圖係表示在基板上形成複數個銅柱之各步驟示意圖。在第3F圖中,係在圖案化之焊墊遮罩層501及已曝露之第二UBM層上形成一導電層600,此導電層600之材料可以是銅。接著,形成一圖案化之光阻層(未在圖中表示)在導電層600上;然後,進行顯影及蝕刻步驟,移除部份導電層600且曝露出部份第二UBM層400之表面,並且在第二UBM層400上形成複數個銅柱601,如第3G圖所示。
緊接著,係將先前第3C圖之具有複數個錫球700之晶圓100上下倒轉,使得晶圓100之正面朝向第3G圖中之基板300之正面,且使得位於晶圓100上之複數個錫球700與基板300上之複數個導電柱601對準,然後再進行迴銲步驟,使得晶圓100上之複數個錫球700可以與基板300上之複數個導電柱601結合在一起,如第3H圖所示。最後,於晶圓100與基板300之間再灌入一底膠材料(under filling material)800,以包覆住圖案化之第一UBM層201、複數個錫球700、晶圓100之部份正面、圖案化之焊墊遮罩層501、複數個導電柱601及部份第二UBM層400,以形成一封裝結構,如第3I圖所示。
在本發明的技術中,還揭露另一實施例,如第3J圖至第3L圖所示。在此,在晶圓100上形成複數個錫球700及在基板上形成第二UBM層400、
圖案化之焊墊遮罩層501及複數個導電柱601之步驟以及其材料均與先前之實施例相同,在此不再贅述。與之前實施例不同的是,在複數個導電柱601形成之後,將一圖案化之阻障層901形成在已曝露之第二UBM層400之表面上以及覆蓋在複數個導電柱601之表面,如第3J圖所示。在此,形成圖案化之阻障層901的步驟包括:先形成一阻障層(未在圖中表示)在圖案化之焊墊遮罩層501、已曝露之第二UBM層400之表面及複數個導電柱601上。接下來,形成一圖案化之光阻層(未在圖中表示)在阻障層上。然後,執行一顯影及一蝕刻步驟,以移除在圖案化之焊墊遮罩層501上之阻障層,以形成一圖案化之阻障層901在已曝露之第二UBM層之表面上且覆蓋住整個導電柱601表面。
同樣地,係將先前第3C圖之具有複數個錫球700之晶圓100上下倒轉,使得晶圓100之正面朝向第3J圖中之基板30之正面,且使得位於基板100上之被阻障層901覆蓋之複數個導電柱601與晶圓100上之複數個錫球700接觸,然後再進行迴銲步驟,使得複數個導電柱601可以與晶圓100上複數個錫球700結合在一起,如第3K圖所示。最後,於晶圓100與基板300之間再灌入一底膠材料(under filling material)800,以包覆住圖案化之第一UBM層201、晶圓100之部份正面、複數個錫球700、圖案化之焊墊遮罩層501、具有圖案化之阻障層901之複數個導電柱601及第二UBM層400,以形成一封裝結構,如第3L圖所示。
根據上述實施例,可以得知,將導電柱601形成在基板300上時,若在製程中出現問題,要進行重工(re-work)或是要報廢,基板300相較於晶圓100來說其成本較便宜。另外,將導電柱601形成在基板300端,可以自動對準於晶圓100,也使得製程良率可以增加。
雖然本發明以前述之較佳實施例揭露如上,然其並非用以限定本發明,任何熟習相像技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之專利保護範圍須視本說明書所附之申請專利
範圍所界定者為準。
10‧‧‧晶圓
20‧‧‧保護層
22‧‧‧凸塊底層金屬層
30‧‧‧銲墊
40‧‧‧光阻層
50‧‧‧高鉛銲料
60‧‧‧銲錫凸塊
70‧‧‧基板
80‧‧‧底膠
100‧‧‧晶圓
200‧‧‧第一UBM層
201‧‧‧圖案化之第一UBM層
300‧‧‧基板
400‧‧‧第二UBM層
500‧‧‧焊墊遮罩層
501‧‧‧圖案化之焊墊遮罩層
600‧‧‧導電層
601‧‧‧導電柱
700‧‧‧錫球
800‧‧‧底膠材料
901‧‧‧圖案化之阻障層
第1A圖至第1C圖係根據習知之技術,表示銲錫凸塊之結構及其製程之示意圖;第1D圖至第1F圖係根據習知之技術,表示覆晶(flip chip)封裝之流程示意圖;第2A圖至第2B圖係根據本發明所揭露之技術,表示在晶圓上形成一圖案化UBM層之步驟示意圖;第2C圖至第2I圖係根據本發明所揭露之技術,表示在基板上形成導電柱之各步驟示意圖;第2J圖至第2M圖係根據本發明所揭露之技術,表示形成另一封裝結構之各步驟示意圖;第3A圖至第3I圖係根據本發明所揭露之技術,表示形成封裝結構之另一較佳實施例之各步驟示意圖;及第3J圖至第3L圖係根據本發明所揭露之技術,表示形成另一封裝結構之各步驟示意圖。
100‧‧‧晶圓
201‧‧‧圖案化之第一UBM層
300‧‧‧基板
400‧‧‧第二UBM層
501‧‧‧圖案化之焊墊遮罩層
601‧‧‧導電柱
700‧‧‧錫球
800‧‧‧底膠材料
Claims (34)
- 一種封裝結構,包含:一晶圓,具有一正面及一背面;一圖案化之第一UBM層,形成在該晶圓之該正面上且曝露出該晶圓之部份該正面;一基板,具有一正面及一背面,且於該正面上具有一第二UBM層;一圖案化之焊墊遮罩層,形成在該第二UBM層上,且曝露出部份該第二UBM層之一表面;複數個導電柱,形成在已曝露之部份該第二UBM層上;一阻障層,覆蓋在該些導電柱之表面;及複數個錫球,形成在具有該阻障層之該些導電柱上;其中,該晶圓之該正面朝向該基板之該正面置放,且該晶圓上之部份該圖案化之第一UBM層係電性連接該基板上之該些錫球。
- 如申請專利範圍第1項所述之封裝結構,其中該基板選自於玻璃、石英、陶瓷、電路板及金屬薄板所組成之族群中。
- 如申請專利範圍第1項所述之封裝結構,其中該焊墊遮罩層之材料為一介電材料。
- 如申請專利範圍第1項所述之封裝結構,其中該導電柱為銅柱。
- 如申請專利範圍第1項所述之封裝結構,其中該第一UBM層及該第二UBM層之材料為TiW/Ni。
- 如申請專利範圍第1項所述之封裝結構,其中該錫球之材料為Sn/Ag或是Sn。
- 如申請專利範圍第1項所述之封裝結構,更包含一底膠材料(under filling material)在該基板及該晶圓之間,用以包覆該圖案化之第一UBM層、該晶圓之部份該正面、該圖案化之焊墊遮罩層、該些導電柱、該些錫球及該第二UBM層之部份表面。
- 一種封裝方法,包含:提供一晶圓,具有一正面及一背面; 形成一圖案化之第一UBM層在該晶圓之該正面上;提供一基板,具有一正面及一背面;形成一第二UBM層在該基板之該正面上;形成一圖案化之焊墊遮罩層在該第二UBM層上,且曝露出該第二UBM層之部份表面;形成複數個導電柱在已曝露之該第二UBM層之部份該表面;形成一阻障層以覆蓋在該些導電柱之表面;形成複數個錫球在具有該阻障層之該些導電柱之上;及結合該基板及該晶圓,係將該晶圓之該正面朝向該基板之該正面置放,使得該晶圓上之部份該圖案化之該第一UBM層與該基板上之該些錫球電性連接。
- 如申請專利範圍第8項所述之封裝方法,其中該基板之材料選自於玻璃、石英、陶瓷、電路板及金屬薄板所組成之族群中。
- 如申請專利範圍第8項所述之封裝方法,其中該焊墊遮罩層為一介電材料。
- 如申請專利範圍第8項所述之封裝方法,其中該第一UBM層及該第二UBM層之材料為TiW/Ni。
- 如申請專利範圍第8項所述之封裝方法,其中形成該導電柱的方法包含:形成一導電層,係覆蓋圖案化之該焊墊遮罩層及該已曝露之該第二UBM層上;形成一圖案化之光阻層在該導電層上;蝕刻以移除在該圖案化之該焊墊遮罩層上之該導電層以及在該已曝露之該第二UBM層上之部份該導電層;以及移除該圖案化之光阻層,以形成該些導電柱在該已曝露之該第二UBM層上。
- 如申請專利範圍第8項所述之封裝方法,其中該導電柱之材料為銅。
- 如申請專利範圍第8項所述之封裝方法,其中該錫球之材料為Sn/Ag或是Sn。
- 如申請專利範圍第8項所述之封裝方法,其中結合該基板及該晶圓係利用迴焊製程(reflow process)。
- 如申請專利範圍第8項所述之封裝方法,更包含形成一底膠材料(under filling material)用以包覆部份該晶圓之部份該正面、該圖案化之該第一UBM層、該圖案化之焊墊遮罩層、該些導電柱、該些錫球及該第二UBM層之部份表面。
- 一種封裝結構,包含:一晶圓,具有一正面及一背面;一圖案化之第一UBM層,形成在該晶圓之該正面上;複數個錫球,形成在該圖案化之部份該第一UBM層上;一基板,具有一正面及一背面,且於該正面上具有一第二UBM層;一圖案化之焊墊遮罩層,形成在該第二UBM層且曝露出部份該第二UBM層之一表面;複數個導電柱,形成在已曝露之部份第二UBM層之該表面上;及一阻障層,覆蓋在該些導電柱之表面;其中,該晶圓之該正面朝向該基板之該正面置放,且該晶圓上之該些錫球係電性連接該基板上之該些導電柱。
- 如申請專利範圍第17項所述之封裝結構,其中該基板選自於玻璃、石英、陶瓷、電路板及金屬薄板所組成之族群中。
- 如申請專利範圍第17項所述之封裝結構,其中該焊墊遮罩層之材料為一介電材料。
- 如申請專利範圍第17項所述之封裝結構,其中該導電柱為銅柱。
- 如申請專利範圍第17項所述之封裝結構,其中該第一UBM層及該第二UBM層之材料為TiW/Ni。
- 如申請專利範圍第17項所述之封裝結構,更包含複數個焊墊在該晶圓及該些錫球之間。
- 如申請專利範圍第17項所述之封裝結構,其中該錫球之材料為Sn/Ag或是Sn。
- 如申請專利範圍第17項所述之封裝結構,更包含一底膠材料(under filling material)在該基板及該晶圓之間,用以包覆部份該圖案化之該第一UBM層、該晶圓之部份該正面、該圖案化之焊墊遮罩層、該些導電柱、該些錫球及該第二UBM層之部份表面。
- 一種封裝方法,包含:提供一晶圓,具有一正面及一背面;形成一圖案化之第一UBM層在該晶圓之該正面上且曝露出該晶圓之部份該正面;提供一基板,具有一正面及一背面;形成一第二UBM層在該基板之該正面上;形成複數個錫球在已曝露之該晶圓之部份該正面上;形成一圖案化之焊墊遮罩層在該第二UBM層上,且曝露出該第二UBM層之部份表面;形成複數個導電柱在已曝露之該第二UBM層之部份該表面,該些導電柱係對應於在晶圓上之該些錫球之位置;形成一阻障層以覆蓋在該些導電柱之表面;及結合該基板及該晶圓,係將該晶圓之該正面朝向該基板之該正面置放,使得該晶圓上之部份該些錫球與該基板上之該些導電柱電性連接。
- 如申請專利範圍第25項所述之封裝方法,其中該基板選自於玻璃、石英、陶瓷、電路板及金屬薄板所組成之族群中。
- 如申請專利範圍第25項所述之封裝方法,其中該焊墊遮罩層為一介電材料。
- 如申請專利範圍第25項所述之封裝方法,其中該第一UBM層及該第二UBM層之材料為TiW/Ni。
- 如申請專利範圍第25項所述之封裝方法,其中形成該導電柱的方法包含:形成一導電層,係覆蓋圖案化之該焊墊遮罩層及該已曝露之該第二UBM層上; 形成一圖案化之光阻層在該導電層上;蝕刻以移除在該圖案化之該焊墊遮罩層上之該導電層以及在該已曝露之該第二UBM層上之部份該導電層;以及移除該圖案化之光阻層,以形成該些導電柱在該已曝露之該第二UBM層上。
- 如申請專利範圍第25項所述之封裝方法,其中該導電柱之材料為銅。
- 如申請專利範圍第25項所述之封裝方法,更包含複數個焊墊在該晶圓及該些錫球之間。
- 如申請專利範圍第25項所述之封裝方法,其中該錫球之材料為Sn/Ag或是Sn。
- 如申請專利範圍第25項所述之封裝方法,其中結合該基板及該晶圓係利用迴焊製程(reflow process)。
- 如申請專利範圍第25項所述之封裝方法,更包含形成一填充底膠材料(under filling material)在該基板及該晶圓之間,用以包覆該圖案化之第一UBM層、該晶圓之部份該正面、該圖案化之焊墊遮罩層、該些導電柱、該些錫球及該第二UBM層之部份表面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW97128055A TWI401775B (zh) | 2008-07-24 | 2008-07-24 | 具基板支柱之封裝結構及其封裝方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW97128055A TWI401775B (zh) | 2008-07-24 | 2008-07-24 | 具基板支柱之封裝結構及其封裝方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201005893A TW201005893A (en) | 2010-02-01 |
TWI401775B true TWI401775B (zh) | 2013-07-11 |
Family
ID=44826468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW97128055A TWI401775B (zh) | 2008-07-24 | 2008-07-24 | 具基板支柱之封裝結構及其封裝方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI401775B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI636533B (zh) | 2017-09-15 | 2018-09-21 | Industrial Technology Research Institute | 半導體封裝結構 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW526571B (en) * | 2002-02-27 | 2003-04-01 | Advanced Semiconductor Eng | Metal pillar bonding structure in between substrates |
TW569407B (en) * | 2002-05-17 | 2004-01-01 | Advanced Semiconductor Eng | Wafer-level package with bump and method for manufacturing the same |
TWI273639B (en) * | 2005-10-13 | 2007-02-11 | Advanced Semiconductor Eng | Etchant and method for forming bumps |
TWM319430U (en) * | 2007-03-22 | 2007-09-21 | Wintek Corp | Packaging element for eutectic bonding |
TW200737376A (en) * | 2006-03-24 | 2007-10-01 | Via Tech Inc | Chip package and fabricating method thereof |
-
2008
- 2008-07-24 TW TW97128055A patent/TWI401775B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW526571B (en) * | 2002-02-27 | 2003-04-01 | Advanced Semiconductor Eng | Metal pillar bonding structure in between substrates |
TW569407B (en) * | 2002-05-17 | 2004-01-01 | Advanced Semiconductor Eng | Wafer-level package with bump and method for manufacturing the same |
TWI273639B (en) * | 2005-10-13 | 2007-02-11 | Advanced Semiconductor Eng | Etchant and method for forming bumps |
TW200737376A (en) * | 2006-03-24 | 2007-10-01 | Via Tech Inc | Chip package and fabricating method thereof |
TWM319430U (en) * | 2007-03-22 | 2007-09-21 | Wintek Corp | Packaging element for eutectic bonding |
Also Published As
Publication number | Publication date |
---|---|
TW201005893A (en) | 2010-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11961867B2 (en) | Electronic device package and fabricating method thereof | |
US7663250B2 (en) | Wafer level package and manufacturing method thereof | |
US7476564B2 (en) | Flip-chip packaging process using copper pillar as bump structure | |
TWI497620B (zh) | 矽貫通孔晶粒及封裝 | |
KR101411813B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
CN105679681A (zh) | 集成电路封装焊盘以及形成方法 | |
CN113140519A (zh) | 采用模制中介层的晶圆级封装 | |
US7638881B2 (en) | Chip package | |
TWI551199B (zh) | 具電性連接結構之基板及其製法 | |
TW201347053A (zh) | 用於應用處理器和記憶體整合的薄的三維扇出嵌入式晶圓級封裝 | |
TW201911508A (zh) | 電子封裝件 | |
TW201347052A (zh) | 形成低輪廓的嵌入式晶圓級球柵陣列模製的雷射封裝之半導體裝置及方法 | |
JP2007287922A (ja) | 積層型半導体装置及びその製造方法 | |
KR100969441B1 (ko) | 반도체칩이 실장된 인쇄회로기판 및 그 제조방법 | |
JP2008532292A5 (zh) | ||
JP2013110151A (ja) | 半導体チップ及び半導体装置 | |
JP2014511039A (ja) | 支持端子パッドを有する半導体チップ | |
JP3651346B2 (ja) | 半導体装置およびその製造方法 | |
CN102437066A (zh) | 一种高可靠圆片级柱状凸点封装方法 | |
CN102496606A (zh) | 一种高可靠圆片级柱状凸点封装结构 | |
US10249585B2 (en) | Stackable semiconductor package and manufacturing method thereof | |
TW201727850A (zh) | 半導體裝置及其製造方法 | |
JP5404513B2 (ja) | 半導体装置の製造方法 | |
TWI712147B (zh) | 電子封裝件及其製法 | |
US20100013091A1 (en) | Semiconductor device including a copolymer layer |