TWI399841B - 具導線架之封裝結構及該導線架 - Google Patents

具導線架之封裝結構及該導線架 Download PDF

Info

Publication number
TWI399841B
TWI399841B TW099120475A TW99120475A TWI399841B TW I399841 B TWI399841 B TW I399841B TW 099120475 A TW099120475 A TW 099120475A TW 99120475 A TW99120475 A TW 99120475A TW I399841 B TWI399841 B TW I399841B
Authority
TW
Taiwan
Prior art keywords
pin
connecting portion
lead frame
column
width
Prior art date
Application number
TW099120475A
Other languages
English (en)
Other versions
TW201201335A (en
Inventor
Yicheng Chen
Original Assignee
Chipsip Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipsip Technology Co Ltd filed Critical Chipsip Technology Co Ltd
Priority to TW099120475A priority Critical patent/TWI399841B/zh
Publication of TW201201335A publication Critical patent/TW201201335A/zh
Application granted granted Critical
Publication of TWI399841B publication Critical patent/TWI399841B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

具導線架之封裝結構及該導線架
本發明是有關於一種半導體封裝結構及導線架，且特別是有關於一種具導線架之封裝結構及該導線架。
隨著半導體產業的發展，晶片的應用亦趨於廣泛，而晶片必須與導線架或基板進行電子封裝，才能與外部的電路板電性連接，以發揮晶片既有的功能。由於電子封裝可賦予晶片一套組織架構，使其能發揮既定的功能，並建立晶片的保護結構，故電子封裝為晶片製程中之必要程序。
在晶片的封裝製程中，經常會利用導線架來承載晶片，並藉由多個銲線或銲球電性連接晶片的銲墊及導線架的引腳，使晶片的電性訊號傳送至外部的電路板，再以封膠覆蓋晶片及導線架，以便完成封裝結構。
請參照第1A圖至第1C圖，第1A圖係繪示先前技術中封裝結構的剖面圖，第1B圖係繪示第1A圖之封裝結構的俯視圖，第1C圖係繪示第1A圖之封裝結構的仰視圖。封裝結構100位於外部的電路板141上，並透過多個導電體131電性連接電路板141。封裝結構100包含一導線架111、一晶片101、多個銲線103及一封膠104。導線架111具有一晶片座112及多個引腳113。晶片101設置在晶片座112上，並透過此些銲線103電性連接晶片101之銲墊102及引腳113之內接部121。
此些引腳113排列於晶片101之至少一側或周圍，每一引腳113自靠近晶片101起，由內而外依序形成一內接部121、一彎折部122及一外接部123。彎折部122連接內接部121及外接部123，內接部121及外接部123的寬度均為x。封膠104用以覆蓋導線架111、晶片101及此些銲線103，外接部123的下表面124顯露於封膠104外，導電體131電性連接下表面124及電路板141。
為了避免此些引腳113相互交錯接觸而導致短路的情形，此些引腳113大多採用左右相鄰與相互間隔的排列方式，以成列125(或成行)的方式設置於晶片101之至少一側或周圍。但是，此些引腳113的外接部123僅能形成單列125或單圈的排列方式，以致引腳113在排列或設計上缺乏彈性，且不適用於多列或多圈的排列方式。再者，外接部123之下表面124的寬度x受限於使用空間，使得下表面124的寬度x較狹小，導致導電體131不易穩固地接合於下表面124，且導線架111與電路板141間的導電效果亦較差。
對此，如何有效地擴增引腳的列數或圈數，以增加引腳在排列或設計上的彈性。同時，如何進一步地加大引腳之外接部的寬度，以提升導線架與外部(如電路板141)之間的穩固性及導電效果，便成為一個重要的課題。
本發明之目的，係提供一種具導線架之封裝結構及該導線架，用以使導線架中引腳之外接部呈現多列或多圈的排列方式，以增加引腳在排列或設計上的彈性。同時，可用以加大外接部的寬度，以提升導線架與外部(如電路板)之間的穩固性及導電效果。
本發明之一態樣為一種具導線架之封裝結構，其包含一晶片、一導線架及一封膠。晶片具有多個銲墊。導線架電性連接此些銲墊，並具有多個引腳組，每一引腳組具有一第一引腳及一第二引腳。第一引腳依序形成一第一內接部、一第一彎折部及一第一外接部，其中第一外接部之寬度大於第一內接部之寬度。第二引腳依序形成一第二內接部、一第一接合部、一第二彎折部及一第二外接部，其中第二外接部之寬度大於第二內接部之寬度，第一接合部重疊於第一外接部之上，並與第一外接部電性隔絕。封膠覆蓋晶片及導線架，並顯露此些第一外接部及第二外接部。
每一引腳組可具有一第三引腳，第三引腳依序形成一第三內接部、一第二接合部、一第三彎折部及一第三外接部。第三外接部之寬度大於第三內接部之寬度，第二接合部重疊於第二外接部之上，並與第二外接部電性隔絕，封膠顯露第三外接部。
此些引腳組排列於晶片之至少一側，第一內接部、第二內接部及第三內接部靠近晶片。此些第一外接部形成一第一列，此些第二外接部形成一第二列，此些第三外接部形成一第三列。第二列位於第一列之外側，第三列位於第二列之外側。
本發明之另一態樣為一種導線架，其包含多個引腳組，每一引腳組具有一第一引腳及一第二引腳。第一引腳依序形成一第一內接部、一第一彎折部及一第一外接部，其中第一外接部之寬度大於第一內接部之寬度。第二引腳依序形成一第二內接部、一第一接合部、一第二彎折部及一第二外接部，其中第二外接部之寬度大於第二內接部之寬度，第一接合部重疊於第一外接部之上，並與第一外接部電性隔絕。
每一引腳組可具有一第三引腳，第三引腳依序形成一第三內接部、一第二接合部、一第三彎折部及一第三外接部。第三外接部之寬度大於第三內接部之寬度，第二接合部重疊於第二外接部之上，並與第二外接部電性隔絕。
此些第一外接部形成一第一列，此些第二外接部形成一第二列，此些第三外接部形成一第三列，第二列位於第一列與第三列之間。
每一引腳組可具有一第一黏合層及一第二黏合層，第一黏合層位於第一外接部與第一接合部之間，第二黏合層位於第二外接部與第二接合部之間。
本發明之又一態樣為一種具導線架之封裝結構，其包含一晶片、一導線架及一封膠。晶片具有多個銲墊。導線架電性連接此些銲墊，並具有多個引腳組，每一引腳組具有一第一引腳及一第二引腳。第一引腳依序形成一第一內接部、一第一彎折部及一第一外接部，第二引腳依序形成一第二內接部、一第二彎折部及一第二外接部，其中第二內接部重疊於第一外接部之上，並與第一外接部電性隔絕。封膠覆蓋晶片及導線架，並顯露此些第一外接部及此些第二外接部。
每一引腳組可具有一第三引腳，第三引腳依序形成一第三內接部、一第三彎折部及一第三外接部，第三內接部重疊於第二外接部之上，並與第二外接部電性隔絕，封膠顯露第三外接部。
此些引腳組排列於晶片之至少一側，第一內接部、第二內接部及第三內接部靠近晶片。此些第一外接部形成一第一列，此些第二外接部形成一第二列，此些第三外接部形成一第三列。第二列位於第一列之外側，第三列位於第二列之外側。
本發明之再一態樣為一種導線架，其包含多個引腳組，每一引腳組具有一第一引腳及一第二引腳。第一引腳依序形成一第一內接部、一第一彎折部及一第一外接部。第二引腳依序形成一第二內接部、一第二彎折部及一第二外接部。其中，第二內接部重疊於第一外接部之上，並與第一外接部電性隔絕。
每一引腳組可具有一第三引腳，第三引腳依序形成一第三內接部、一第三彎折部及一第三外接部，第三內接部重疊於第二外接部之上，並與第二外接部電性隔絕。
此些第一外接部形成一第一列，此些第二外接部形成一第二列，此些第三外接部形成一第三列，第二列位於第一列與第三列之間。
每一引腳組可具有一第一黏合層及一第二黏合層，第一黏合層位於第一外接部與第二內接部之間，第二黏合層位於第二外接部與第三內接部之間。
本發明藉由將二個以上的引腳上下重疊，並相互組成引腳組，使導線架在封裝後顯露多列或多圈的外接部，以增加引腳在排列或設計上的彈性。同時，相較於先前技術中外接部僅具有狹小的寬度，本發明中外接部具有較大的寬度，有利於導線架與外部(如電路板)之間的穩固性及導電效果。
以下將以圖式及詳細說明清楚說明本發明之精神，任何所屬技術領域中具有通常知識者在瞭解本發明之較佳實施例後，當可由本發明所教示之技術，加以改變及修飾，其並不脫離本發明之精神與範圍。
請參照第2A圖，係繪示本發明具導線架之封裝結構之一實施例的立體圖。封裝結構200包含一晶片201及一導線架211，亦可包含多個銲線203。晶片201具有多個銲墊202。導線架211電性連接此些銲墊202，並具有多個引腳組213，亦可具有一晶片座212，晶片201設置於晶片座212上。每一引腳組213具有一第一引腳221、一第二引腳222及一第三引腳223。
此些引腳組213排列於晶片201或晶片座212之至少一側或周圍，且自靠近晶片201或晶片座212起，第一引腳221由內而外依序形成一第一內接部231、一第一彎折部241及一第一外接部251，第二引腳222由內而外依序形成一第二內接部232、一第一接合部234、一第二彎折部242及一第二外接部252，第三引腳223由內而外依序形成一第三內接部233、一第二接合部235、一第三彎折部243及一第三外接部253。換句話說，第一內接部231至第三內接部233靠近晶片201或晶片座212，用以電性連接晶片201。第一外接部251至第三外接部253遠離晶片201或晶片座212，用以電性連接外部(如電路板)。
第一外接部251之寬度大於第一內接部231之寬度，第二外接部252之寬度大於第二內接部232之寬度，第三外接部253之寬度大於第三內接部233之寬度。第一接合部234重疊於第一外接部251之上，並與第一外接部251電性隔絕。第二接合部235重疊於第二外接部252之上，並與第二外接部252電性隔絕。
導線架211可具有一第一黏合層261及一第二黏合層262。第一黏合層261位於第一外接部251與第一接合部234之間，作為電性隔絕的絕緣材料，並用以黏合第一引腳221及第二引腳222。第二黏合層262位於第二外接部252與第二接合部235之間，作為電性隔絕的絕緣材料，並用以黏合第二引腳222及第三引腳223。藉此，第一引腳221至第三引腳223即可相互重疊，並組成引腳組213。
此些銲線203電性連接晶片201之銲墊202與導線架211之第一內接部231至第三內接部233。但在其他實施例中，本發明亦可使用覆晶接合的方式，改以多個銲球(未繪示)電性連接晶片201及導線架211。
請參照第2B圖，係繪示本發明第2A圖之封裝結構於封裝後的仰視圖。封膠204覆蓋晶片201及導線架211，並顯露此些第一外接部251之第一下表面281、第二外接部252之第二下表面282，及第三外接部253之第三下表面283，以便導線架211與外部(如電路板)電性連接。
此些第一外接部251可形成一第一列291，此些第二外接部252形成一第二列292，此些第三外接部253形成第三列293。第二列292位於第一列291之外側，第三列293位於第二列292之外側，此些第一外接部251至第三外接部253由內而外依序形成多列或多圈的排列方式。
第一外接部251顯露於封膠204外之第一下表面281的寬度為b1 ，第二外接部252顯露於封膠204外之第二下表面282的寬度為b2 ，第三外接部253顯露於封膠204外之第三下表面283的寬度為b3 。由圖可知，本發明第一外接部251的寬度b1 至第三外接部253的寬度b3 ，均明顯大於先前技術第1C圖中外接部123的寬度x，有利於本發明中導線架211與外部(如電路板)之間的穩固性及導電效果。
請同時參照第3A圖及第3B圖，第3A圖係繪示第2A圖中導線架之引腳組的立體圖，第3B圖係繪示第2A圖中導線架之引腳組的爆炸圖。導線架211包含多個引腳組213，每一引腳組213具有一第一引腳221、一第二引腳222及一第三引腳223，亦可具有一第一黏合層261及一第二黏合層262。
第一引腳221依序形成一第一內接部231、一第一彎折部241及一第一外接部251，第二引腳222依序形成一第二內接部232、一第一接合部234、一第二彎折部242及一第二外接部252，第三引腳223依序形成一第三內接部233、一第二接合部235、一第三彎折部243及一第三外接部253。第一彎折部241連接第一內接部231及第一外接部251，第二彎折部242連接第一接合部234及第二外接部252，第三彎折部243連接第二接合部235及第三外接部253。
第一內接部231與第二內接部232之間相隔一間距c1 ，第二內接部232與第三內接部233之間相隔一間距c2 ，間距c1 可等於或不等於間距c2 ，用以避免第一內接部231至第三內接部233相互接觸而短路。
第一接合部234重疊於第一外接部251之上，並與第一外接部251電性隔絕。第二接合部235重疊於第二外接部252之上，並與第二外接部252電性隔絕。第一黏合層261位於第一外接部251之第一上表面271與第一接合部234之間，作為電性隔絕的絕緣材料，並用以黏合第一引腳221及第二引腳222。第二黏合層262位於第二外接部252之第二上表面272與第二接合部235之間，作為電性隔絕的絕緣材料，並用以黏合第二外接部252及第二接合部235。藉此，第一引腳221至第三引腳223即可相互重疊，並組成引腳組213。
第一彎折部241至第三彎折部243可為平行或非平行。第一內接部231至第三內接部233或第一接合部234至第二接合部235，均大致位於同一平面上。第一外接部251至第三外接部253，均大致位於另一同一平面上。
第一內接部231之寬度為a1 ，第二內接部232之寬度為a2 ，第三內接部233之寬度為a3 ，寬度a1 至寬度a3 為相等或不相等，並可近似於先前技術第1C圖中外接部123的寬度x。第一外接部251之第一上表面271及第一下表面281的寬度為b1 ，第二外接部252之第二上表面272及第二下表面282的寬度為b2 ，第三外接部253及其第三下表面283的寬度為b3 ，寬度b1 至寬度b3 可為相等或不相等。
相較於先前技術第1C圖中外接部123及內接部121的寬度均為x且狹小，本發明中第一外接部251的寬度b1 大於第一內接部231的寬度a1 ，第二外接部252的寬度b2 大於第二內接部232的寬度a2 ，第三外接部253的寬度b3 大於第三內接部233的寬度a3 ，使得第一外接部251的寬度b1 至第三外接部253的寬度b3 ，均大於先前技術第1C圖中外接部123的寬度x。如此，將有利於本發明中導線架211與外部(如電路板)之間的穩固性及導電效果。
請參照第4A圖，係繪示本發明具導線架之封裝結構之另一實施例的立體圖。封裝結構300包含一晶片301及一導線架311，亦可包含多個銲線303。晶片301具有多個銲墊302。導線架311電性連接此些銲墊302，並具有多個引腳組313，亦可具有一晶片座312，晶片301設置在晶片座312上。每一引腳組313具有一第一引腳321、一第二引腳322及一第三引腳323。
此些引腳組313排列於晶片301或晶片座312之至少一側或周圍，且自靠近晶片301或晶片座312起，第一引腳321由內而外依序形成一第一內接部331、一第一彎折部341及一第一外接部351，第二引腳322由內而外依序形成一第二內接部332、一第二彎折部342及一第二外接部352，第三引腳323由內而外依序形成一第三內接部333、一第三彎折部343及一第三外接部353。換句話說，第一內接部331至第三內接部333靠近晶片301或晶片座312，用以電性連接晶片301。第一外接部351至第三外接部353遠離晶片301或晶片座312，用以電性連接外部。
第一外接部351之寬度大致等於第一內接部331之寬度，第二外接部352之寬度大致等於第二內接部332之寬度，第三外接部353之寬度大致等於第三內接部333之寬度。第二內接部332重疊於第一外接部351之上，並與第一外接部351電性隔絕。第三內接部333重疊於第二外接部352之上，並與第二外接部352電性隔絕。
導線架311可具有一第一黏合層361及一第二黏合層362。第一黏合層361位於第一外接部351與第二內接部332之間，作為電性隔絕的絕緣材料，並用以黏合第一引腳321及第二引腳322。第二黏合層362位於第二外接部352與第三內接部333之間，作為電性隔絕的絕緣材料，並用以黏合第二引腳322及第三引腳323。藉此，第一引腳321至第三引腳323即可相互重疊，並組成引腳組313。
此些銲線303電性連接晶片301之銲墊302與導線架311之第一內接部331至第三內接部333。但在其他實施例中，本發明亦可使用覆晶接合的方式，改以多個銲球(未繪示)電性連接晶片301及導線架311。
請參照第4B圖，係繪示本發明第4A圖之封裝結構於封裝後的仰視圖。封膠304覆蓋晶片301及導線架311，並顯露此些第一外接部351之第一下表面381、第二外接部352之第二下表面382，及第三外接部353之第三下表面383，以便導線架311與外部(如電路板)電性連接。
此些第一外接部351可形成第一列391，此些第二外接部352形成第二列392，此些第三外接部353形成第三列393。第二列392位於第一列391之外側，第三列393位於第二列392之外側。亦即，此些第一外接部351至第三外接部353，由內而外依序形成多列或多圈的排列方式。
第一外接部351顯露於封膠304之第一下表面381的寬度為e1 ，第二外接部352顯露於封膠304之第二下表面382的寬度為e2 ，第三外接部353顯露於封膠304之第三下表面383的寬度為e3 。由圖可知，本發明中第一外接部351的寬度e1 至第三外接部353的寬度e3 ，均明顯地大於先前技術第1C圖中外接部123的寬度x，有利於本發明中導線架211與外部(如電路板)之間的穩固性及導電效果。
請同時參照第5A圖及第5B圖，第5A圖係繪示第4A圖中導線架之引腳組的立體圖，第5B圖係繪示第4A圖中導線架之引腳組的爆炸圖。導線架311包含多個引腳組313，每一引腳組313具有一第一引腳321、一第二引腳322及一第三引腳323，亦可具有一第一黏合層361及一第二黏合層362。
第一引腳321依序形成一第一內接部331、一第一彎折部341及一第一外接部351，第二引腳322依序形成一第二內接部332、一第二彎折部342及一第二外接部352，第三引腳323依序形成一第三內接部333、一第三彎折部343及一第三外接部353。第一彎折部341連接第一內接部331及第一外接部351，第二彎折部342連接第二內接部332及第二外接部352，第三彎折部343連接第三內接部333及第三外接部353。
第二內接部332重疊於第一外接部351之上，並與第第一外接部351電性隔絕。第三內接部333重疊於第二外接部352之上，並與第二外接部352電性隔絕。第一黏合層361位於第一外接部351之第一上表面371與第二內接部332之間，作為電性隔絕的絕緣材料，並用以黏合第一引腳321及第二引腳322。第二黏合層362位於第二外接部352之第二上表面372與第三內接部333之間，作為電性隔絕的絕緣材料，並用以黏合第二引腳322及第三引腳323。藉此，第一引腳321至第三引腳323即可相互重疊，並組成引腳組313。
第一彎折部341至第三彎折部343可為平行或非平行。第一內接部331至第三內接部333大致位於同一平面上，第一外接部351至第三外接部353大致位於另一同一平面。第一內接部331之寬度為d1 ，第二內接部332之寬度為d2 ，第三內接部333之寬度為d3 。第一外接部351之第一上表面371及第一下表面381的寬度為e1 ，第二外接部352之第二上表面372及第二下表面382的寬度為e2 ，第三外接部353及其第三下表面383的寬度為e3 。寬度d1 至寬度d3 或寬度e1 至寬度e3 ，均可為相等或不相等。
相較於先前技術第1C圖中外接部123的寬度x較為狹小，本發明中第一外接部351的寬度e1 至第三外接部353的寬度e3 顯得較為寬廣。如此，將有利於本發明中導線架311與外部(如電路板)之間的穩固性及導電效果。
本發明各個實施例中，各晶片亦可為半導體元件、記憶體、處理器或任何種類的晶片。內接部可為內指部、內引腳或引指部等。外接部可為外指部、外引腳或引指部等。封膠的材料可為環氧樹脂、矽膠、熱固性塑膠、聚醯胺類或聚苯二甲基類等。銲墊可為接墊、接點、導電墊或引指等。導電體可為金屬球、金球、錫球、凸塊或接點等。黏合層可為黏膠、黏著材料、接合材料、固定材料或絕緣材料。
由各個實施例可知，應用本發明至少具有下列優點：
(1)藉由將兩個以上的引腳上下重疊，並相互組成引腳組，使導線架在封裝後顯露多列或多圈的外接部，以增加引腳在排列或設計上的彈性。
(2)外接部的寬度大於先前技術中引腳的寬度，使得外接部變得更為寬廣，有利於導線架與外部(如電路板)之間的穩固性及導電效果。
雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．封裝結構
101．．．晶片
102．．．銲墊
103．．．銲線
104．．．封膠
111．．．導線架
112．．．晶片座
113．．．引腳
121．．．內接部
122．．．彎折部
123．．．外接部
124．．．下表面
125．．．列
131．．．導電體
141．．．電路板
200、300．．．封裝結構
201、301．．．晶片
202、302．．．銲墊
203、303．．．銲線
204、304．．．封膠
211、311．．．導線架
212、312．．．晶片座
213、313．．．引腳組
221、321．．．第一引腳
222、322．．．第二引腳
223、323．．．第三引腳
231、331．．．第一內接部
232、332．．．第二內接部
233、333．．．第三內接部
234．．．第一接合部
235．．．第二接合部
241、341．．．第一彎折部
242、342．．．第二彎折部
243、343．．．第三彎折部
251、351．．．第一外接部
252、352．．．第二外接部
253、353．．．第三外接部
261、361．．．第一黏合層
262、362．．．第二黏合層
271、371．．．第一上表面
272、372．．．第二上表面
281、381．．．第一下表面
282、382．．．第二下表面
283、383．．．第三下表面
291、391．．．第一列
292、392．．．第二列
293、393．．．第三列
a1~a3、b1~b3、d1~d3、e1~e3、x．．．寬度
c1~c2．．．間距
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之詳細說明如下：
第1A圖　係繪示先前技術中封裝結構的剖面圖。
第1B圖　係繪示先前技術中第1A圖之封裝結構的俯視圖。
第1C圖　係繪示先前技術中第1A圖之封裝結構的仰視圖。
第2A圖　係繪示本發明具導線架之封裝結構之一實施例的立體圖。
第2B圖　係繪示本發明第2A圖之封裝結構於封裝後的仰視圖。
第3A圖　係繪示本發明第2A圖中導線架之引腳組的立體圖。
第3B圖　係繪示本發明第2A圖中導線架之引腳組的爆炸圖。
第4A圖　係繪示本發明具導線架之封裝結構另一實施例的立體圖。
第4B圖　係繪示本發明第4A圖之封裝結構於封裝後的仰視圖。
第5A圖　係繪示本發明第4A圖中導線架之引腳組的立體圖。
第5B圖　係繪示本發明第4A圖中導線架之引腳組的爆炸圖。
200．．．封裝結構
201．．．晶片
202．．．銲墊
203．．．銲線
211．．．導線架
212．．．晶片座
213．．．引腳組
221．．．第一引腳
222．．．第二引腳
223．．．第三引腳
231．．．第一內接部
232．．．第二內接部
233．．．第三內接部
234．．．第一接合部
235．．．第二接合部
241．．．第一彎折部
242．．．第二彎折部
243．．．第三彎折部
251．．．第一外接部
252．．．第二外接部
253．．．第三外接部
261．．．第一黏合層
262．．．第二黏合層

Claims (14)

  1. 一種具導線架之封裝結構，包含：一晶片，具有複數個銲墊；一導線架，電性連接該些銲墊，並具有複數個引腳組，每一該些引腳組具有：一第一引腳，依序形成一第一內接部、一第一彎折部及一第一外接部，其中該第一外接部之寬度大於該第一內接部之寬度；以及一第二引腳，依序形成一第二內接部、一第一接合部、一第二彎折部及一第二外接部，其中該第二外接部之寬度大於該第二內接部之寬度，該第一接合部重疊於該第一外接部之上，並與該第一外接部電性隔絕；以及一封膠，覆蓋該晶片及該導線架，並顯露該些第一外接部及該些第二外接部。
  2. 如申請專利範圍第1項所述之具導線架之封裝結構，其中每一該些引腳組更具有一第三引腳，該第三引腳依序形成一第三內接部、一第二接合部、一第三彎折部及一第三外接部，該第三外接部之寬度大於該第三內接部之寬度，該第二接合部重疊於該第二外接部之上，並與該第二外接部電性隔絕，該封膠顯露該些第三外接部。
  3. 如申請專利範圍第2項所述之具導線架之封裝結構，其中該些引腳組排列於該晶片之至少一側，該第一內接部、該第二內接部及該第三內接部靠近該晶片，該些第一外接部形成一第一列，該些第二外接部形成一第二列，該些第三外接部形成一第三列，該第二列位於該第一列之外側，該第三列位於該第二列之外側。
  4. 一種導線架，包含：複數個引腳組，每一該些引腳組具有：一第一引腳，依序形成一第一內接部、一第一彎折部及一第一外接部，其中該第一外接部之寬度大於該第一內接部之寬度；以及一第二引腳，依序形成一第二內接部、一第一接合部、一第二彎折部及一第二外接部，其中該第二外接部之寬度大於該第二內接部之寬度，該第一接合部重疊於該第一外接部之上，並與該第一外接部電性隔絕。
  5. 如申請專利範圍第4項所述之導線架，其中每一該些引腳組更具有一第三引腳，該第三引腳依序形成一第三內接部、一第二接合部、一第三彎折部及一第三外接部，該第三外接部之寬度大於該第三內接部之寬度，該第二接合部重疊於該第二外接部之上，並與該第二外接部電性隔絕。
  6. 如申請專利範圍第5項所述之導線架，其中該些第一外接部形成一第一列，該些第二外接部形成一第二列，該些第三外接部形成一第三列，該第二列位於該第一列與該第三列之間。
  7. 如申請專利範圍第5項所述之導線架，其中每一該些引腳組更具有一第一黏合層及一第二黏合層，該第一黏合層位於該第一外接部與該第一接合部之間，該第二黏合層位於該第二外接部與該第二接合部之間。
  8. 一種具導線架之封裝結構，包含：一晶片，具有複數個銲墊；一導線架，電性連接該些銲墊，並具有複數個引腳組，每一該些引腳組具有：一第一引腳，依序形成一第一內接部、一第一彎折部及一第一外接部；以及一第二引腳，依序形成一第二內接部、一第二彎折部及一第二外接部，其中該第二內接部重疊於該第一外接部之上，並與該第一外接部電性隔絕；以及一封膠，覆蓋該晶片及該導線架，並顯露該些第一外接部及該些第二外接部。
  9. 如申請專利範圍第8項所述之具導線架之封裝結構，其中每一該些引腳組更具有一第三引腳，該第三引腳依序形成一第三內接部、一第三彎折部及一第三外接部，該第三內接部重疊於該第二外接部之上，並與該第二外接部電性隔絕，該封膠顯露該些第三外接部。
  10. 如申請專利範圍第9項所述之具導線架之封裝結構，其中該些引腳組排列於該晶片之至少一側，該第一內接部、該第二內接部及該第三內接部靠近該晶片，該些第一外接部形成一第一列，該些第二外接部形成一第二列，該些第三外接部形成一第三列，該第二列位於該第一列之外側，該第三列位於該第二列之外側。
  11. 一種導線架，包含：複數個引腳組，每一該些引腳組具有：一第一引腳，依序形成一第一內接部、一第一彎折部及一第一外接部；以及一第二引腳，依序形成一第二內接部、一第二彎折部及一第二外接部，其中該第二內接部重疊於該第一外接部之上，並與該第一外接部電性隔絕。
  12. 如申請專利範圍第11項所述之導線架，其中每一該些引腳組更具有一第三引腳，該第三引腳依序形成一第三內接部、一第三彎折部及一第三外接部，該第三內接部重疊於該第二外接部之上，並與該第二外接部電性隔絕。
  13. 如申請專利範圍第12項所述之導線架，其中該些第一外接部形成一第一列，該些第二外接部形成一第二列，該些第三外接部形成一第三列，該第二列位於該第一列與該第三列之間。
  14. 如申請專利範圍第12項所述之導線架，其中每一該些引腳組更具有一第一黏合層及一第二黏合層，該第一黏合層位於該第一外接部與該第二內接部之間，該第二黏合層位於該第二外接部與該第三內接部之間。
TW099120475A 2010-06-23 2010-06-23 具導線架之封裝結構及該導線架 TWI399841B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW099120475A TWI399841B (zh) 2010-06-23 2010-06-23 具導線架之封裝結構及該導線架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099120475A TWI399841B (zh) 2010-06-23 2010-06-23 具導線架之封裝結構及該導線架

Publications (2)

Publication Number Publication Date
TW201201335A TW201201335A (en) 2012-01-01
TWI399841B true TWI399841B (zh) 2013-06-21

Family

ID=46755763

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099120475A TWI399841B (zh) 2010-06-23 2010-06-23 具導線架之封裝結構及該導線架

Country Status (1)

Country Link
TW (1) TWI399841B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI761052B (zh) * 2021-01-28 2022-04-11 瑞昱半導體股份有限公司 積體電路導線架及其半導體裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441495B1 (en) * 1997-10-06 2002-08-27 Rohm Co., Ltd. Semiconductor device of stacked chips
TW200623357A (en) * 2004-12-24 2006-07-01 Powertech Technology Inc Package structure of chip containing leadframe array-type pins and package method thereof
TW201023309A (en) * 2008-12-01 2010-06-16 Alpha & Omega Semiconductor Top-side cooled semiconductor package with stacked interconnection plates and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441495B1 (en) * 1997-10-06 2002-08-27 Rohm Co., Ltd. Semiconductor device of stacked chips
TW200623357A (en) * 2004-12-24 2006-07-01 Powertech Technology Inc Package structure of chip containing leadframe array-type pins and package method thereof
TW201023309A (en) * 2008-12-01 2010-06-16 Alpha & Omega Semiconductor Top-side cooled semiconductor package with stacked interconnection plates and method

Also Published As

Publication number Publication date
TW201201335A (en) 2012-01-01

Similar Documents

Publication Publication Date Title
TWI429050B (zh) 堆疊式晶片封裝
US8012868B1 (en) Semiconductor device having EMI shielding and method therefor
TWI297184B (en) A semiconductor device and a method of manufacturing the same
TWI469289B (zh) 半導體封裝結構及其製法
TWI496258B (zh) 封裝基板之製法
JP2007235009A5 (zh)
CN105097758B (zh) 衬底、其半导体封装及其制造方法
TWI517318B (zh) 具金屬柱組之基板及具金屬柱組之封裝結構
TWI399841B (zh) 具導線架之封裝結構及該導線架
CN101944520B (zh) 半导体封装结构与半导体封装工艺
TWI419278B (zh) 封裝基板及其製法
TWI582905B (zh) 晶片封裝結構及其製作方法
JP4737995B2 (ja) 半導体装置
TWI423405B (zh) 具載板之封裝結構
TWI501370B (zh) 半導體封裝件及其製法
CN203690289U (zh) 芯片构件与芯片封装体
TWI495052B (zh) 基板結構與使用該基板結構之半導體封裝件
JP3867796B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5149688B2 (ja) 半導体パッケージ
TWI389296B (zh) 可堆疊式封裝結構及其製造方法及半導體封裝結構
US8410598B2 (en) Semiconductor package and method of manufacturing the same
TWI710093B (zh) 天線置頂之半導體封裝結構
JP3824545B2 (ja) 配線基板、それを用いた半導体装置、それらの製造方法
TWI484641B (zh) 主動元件陣列基板
TWI520295B (zh) 具金屬柱組及導電孔組之基板及具金屬柱組及導電孔組之封裝結構

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees