TWI397217B - 記憶體模組的週邊電路區結構及其製作方法 - Google Patents

Description

記憶體模組的週邊電路區結構及其製作方法

本發明是有關於一種記憶體模組(memory module)，且特別是有關於一種記憶體模組的週邊電路區(peripheral circuit region)結構及其製作方法。

隨著科技的發展，諸如動態隨機存取記憶體(dynamic random access memory,SDRAM)與快閃記憶體(flash memory)等記憶體模組已越來越普及。而如何能提升記憶體模組的生產良率一直都是記憶體模組製造商所不斷追求的課題之一。

一般來說，記憶體模組通常會包括一記憶單元區以及位於記憶單元區外圍的一週邊電路區。其中，週邊電路區內具有複數個支撐件以及被這些支撐件間隔開來的複數個電性連接墊，並且記憶單元區可透過這些電性連接墊電性連接於其他電子裝置。在目前常見的記憶體模組中，支撐件的高度通常僅會略高於電性連接墊的高度。因此，以輸送帶(conveyer)輸送記憶體模組時，電性連接墊可能會因為支撐件的高度不足而容易被輸送帶或滾輪(roller)刮傷，因而降低了記憶體模組的生產良率。

值得注意的是，目前通常是由直接形成於基板上的防銲層來作為支撐件。然而，電性連接墊之間的空間極為狹小，使得支撐件的寬度較窄，因此目前支撐件的剛性(rigidity)通常會較低。而且，若要直接以增加防銲層厚度的方式來加高支撐件的高度，則在製程上並不容易達成。

為了解決上述問題，本發明提供一種記憶體模組的週邊電路區結構及其製作方法，其支撐件的高度明顯高於電性連接墊的高度。

本發明提供一種記憶體模組的週邊電路區結構，包括一基板、複數個電性連接墊以及與這些電性連接墊交錯配置於基板上的複數個支撐件。各支撐件包括一間隙物以及一防銲層，其中間隙物配置於基板上，並且防銲層覆蓋間隙物，以使支撐件凸出於基板表面的高度會高於電性連接墊凸出於基板表面的高度，其中間隙物的剛性大於防銲層的剛性。

本發明更提供一種記憶體模組的週邊電路區結構，包括一基板、一圖案化金屬層以及一防銲層。圖案化金屬層配置於基板上，並包括複數個電性連接墊以及與這些電性連接墊呈交錯配置的複數個金屬間隙物。防銲層覆蓋這些金屬間隙物，以形成複數個支撐件，進而使支撐件凸出於基板表面的高度會高於電性連接墊凸出於基板表面的高度。

本發明更提供一種製作記憶體模組的週邊電路區結構的方法，包括下列步驟。首先，在一基板上形成一圖案化金屬層，其中圖案化金屬層包括複數個電性連接墊以及與這些電性連接墊呈交錯配置的複數個金屬間隙物。然後，在基板上形成一防銲層，其中防銲層覆蓋這些金屬間隙物，以形成複數個支撐件，並且暴露出這些電性連接墊，以使支撐件凸出於基板表面的高度會高於電性連接墊凸出於基板表面的高度。

在本發明的一實施例中，上述的各間隙物是由複數個凸起物所組成。這些凸起物在二個電性連接墊之間呈一直線排列，並且其凸出於基板表面的高度大致上等於電性連接墊凸出於基板表面的高度。其中，這些凸起物可為金屬凸起物。

在本發明的一實施例中，上述的記憶體模組的週邊電路區結構更包括覆蓋電性連接墊的金屬鍍膜。其中，金屬鍍膜可為鎳金鍍膜。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉多個實施例，並配合所附圖式，作詳細說明如下。

圖1繪示出本發明一實施例中一種記憶體模組的結構示意圖。圖2繪示出圖1中沿A-A線的剖視圖。請先參考圖1所示，於此實施例中，記憶體模組100可以是動態隨機存取記憶體、快閃記憶體或是其他記憶體模組，其可具有一記憶單元區100a以及位於記憶單元區100a外圍的一週邊電路區100b。記憶單元區100a內可包括有複數個記憶單元，其例如是由穿隧氧化層(tunnel oxide)、浮置閘極(floating gate)、介電層(dielectric layer)與控制閘極(control gate)所組成的堆疊閘極結構(stacked gate structure)。為簡化圖示，圖1中省略了記憶單元區100a內的詳細結構。

接著，請參考圖1與圖2所示，週邊電路區100b內的結構包括有一基板110、複數個電性連接墊120以及複數個支撐件130，其中電性連接墊120電性連接於記憶單元區100a內的記憶單元，並且與支撐件130交錯配置於基板110上。也就是說，記憶單元區100a內的記憶單元可透過由支撐件130間隔開來的電性連接墊120電性連接於其他電子裝置(未繪示)。

再者，各支撐件130包括一間隙物132以及一防銲層134，其中間隙物132配置於基板110上，並且防銲層134覆蓋住間隙物132，以使支撐件130凸出於基板110表面的高度會明顯高於電性連接墊120凸出於基板110表面的高度。如此一來，即可改善先前技術中記憶體模組被輸送帶或滾輪刮傷的現象。值得注意的是，在本實施例中，由於間隙物132的剛性會大於防銲層134的剛性，因此將支撐件130的整體高度增加至明顯高於電性連接墊120時，支撐件130較不容易產生先前技術中強度不足的現象。

於此實施例中，在對形成於基板110上的金屬層(未繪示)進行圖案化以形成電性連接墊120時，可一併在電性連接墊120之間形成間隙物132，其中間隙物132可由複數個凸起物所組成，並且可在二個電性連接墊120之間呈一直線排列。換句話說，電性連接墊120與間隙物132可為相同的金屬材質，並且二者凸出於基板110表面的高度亦可為相同。但在其他實施例中，間隙物132亦可以其他材質製成，並且其凸出於基板110表面的高度亦可略高或略低於電性連接墊120凸出於基板110表面的高度。

另外，週邊電路區100b更可包括一金屬鍍膜140，其覆蓋住電性連接墊120，並且其厚度明顯小於防銲層134的厚度，以使支撐件130凸出於基板110表面的高度仍會明顯高於電性連接墊120凸出於基板110表面的高度。其中，金屬鍍膜140可為鎳金鍍膜，用以避免電性連接墊120氧化。

圖3繪示出本發明一實施例中一種記憶體模組的週邊電路區結構的製作方法的流程圖。請參考圖3所示，首先，在一基板上形成一金屬層，然後對金屬層進行圖案化，以形成一圖案化金屬層，其中圖案化金屬層包括有複數個電性連接墊以及與這些電性連接墊呈交錯配置的複數個金屬間隙物(S100)。此時，間隙物凸出於基板表面的高度會大致上等於電性連接墊凸出於基板表面的高度。其中，各間隙物可由複數個凸起物所組成，並且這些凸起物在二個電性連接墊之間呈一直線排列。

然後，在基板上形成一防銲層，以覆蓋住這些金屬間隙物，並且暴露出這些電性連接墊。此時，這些覆蓋有防銲層的支撐件即形成凸出於基板表面的支撐件，且其凸出於基板的高度會高於電性連接墊凸出於基板表面的高度(S200)。之後，更可在基板上形成一金屬鍍膜，以覆蓋住電性連接墊，用以避免電性連接墊氧化。其中，金屬鍍膜可為鎳金鍍膜，並且其厚度可明顯小於防銲層的厚度。如此一來，仍可使支撐件凸出於基板表面的高度維持明顯高於電性連接墊凸出於基板表面的高度。

綜合上述，本發明先在基板上與任二個電性連接件之間形成間隙物，然後再以防銲層覆蓋住間隙物，以形成支撐件。由於支撐件凸出於基板表面的高度可明顯高於電性連接墊凸出於基板表面的高度，因此可改善先前技術中記憶體模組被輸送帶或滾輪刮傷的現象。而且，由於所使用的間隙物的剛性大於防銲層的剛性，因此提高支撐件的整體高度時，支撐件較不容易產生先前技術中強度不足的現象。另外，電性連接墊與間隙物可在對形成於基板上的金屬層進行圖案化時一併形成。因此，相較於先前技術，以本發明的製作方法製作週邊電路區時並不需要進行額外的步驟。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，因此本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100．．．記憶體模組

100a．．．記憶單元區

100b．．．週邊電路區

110．．．基板

120．．．電性連接墊

130．．．支撐件

132．．．間隙物

134．．．防銲層

140．．．金屬鍍膜

S100、S200．．．步驟

圖1繪示出本發明一實施例中一種記憶體模組的結構示意圖。

圖2繪示出圖1中沿A-A線的剖視圖。

圖3繪示出本發明一實施例中一種記憶體模組的週邊電路區結構的製作方法的流程圖。

100．．．記憶體模組

110．．．基板

120．．．電性連接墊

130．．．支撐件

132．．．間隙物

134．．．防銲層

140．．．金屬鍍膜

Claims (12)

1. 一種記憶體模組的週邊電路區結構，包括：一基板；複數個電性連接墊；以及複數個支撐件，與該些電性連接墊交錯配置於該基板上，其中各該支撐件包括：一間隙物，配置於該基板上；以及一防銲層，覆蓋該間隙物，以使該些支撐件凸出於該基板表面的高度高於該些電性連接墊凸出於該基板表面的高度，其中該間隙物的剛性大於該防銲層的剛性。
2. 如申請專利範圍第1項所述的記憶體模組的週邊電路區結構，其中各該間隙物是由複數個凸起物所組成，該些凸起物在二個該些電性連接墊之間呈一直線排列，並且其凸出於該基板表面的高度大致上等於該些電性連接墊凸出於該基板表面的高度。
3. 如申請專利範圍第1項所述的記憶體模組的週邊電路區結構，更包括複數個金屬鍍膜，其中該些金屬鍍膜分別覆蓋該些電性連接墊，並且其厚度小於該些防銲層的厚度。
4. 如申請專利範圍第3項所述的記憶體模組的週邊電路區結構，其中該金屬鍍膜為鎳金鍍膜。
5. 一種記憶體模組的週邊電路區結構，包括：一基板；一圖案化金屬層，配置於該基板上，並包括複數個電性連接墊以及複數個金屬間隙物，其中該些電性連接墊與該些金屬間隙物呈交錯配置；以及一防銲層，覆蓋該些金屬間隙物，以形成複數個支撐件，其中該些支撐件凸出於該基板表面的高度高於該些電性連接墊凸出於該基板表面的高度。
6. 如申請專利範圍第5項所述的記憶體模組的週邊電路區結構，其中各該金屬間隙物是由複數個金屬凸起物所組成，該些金屬凸起物在二個該些電性連接墊之間呈一直線排列，並且其凸出於該基板表面的高度大致上等於該些電性連接墊凸出於該基板表面的高度。
7. 如申請專利範圍第5項所述的記憶體模組的週邊電路區結構，更包括一金屬鍍膜，其中該金屬鍍膜覆蓋該些電性連接墊，並且其厚度小於該防銲層的厚度。
8. 如申請專利範圍第7項所述的記憶體模組的週邊電路區結構，其中該金屬鍍膜為鎳金鍍膜。
9. 一種製作記憶體模組的週邊電路區結構的方法，包括：在一基板上形成一圖案化金屬層，其中該圖案化金屬層包括複數個電性連接墊以及與該些電性連接墊呈交錯配置的複數個金屬間隙物；以及在該基板上形成一防銲層，其中該防銲層覆蓋該些金屬間隙物，以形成複數個支撐件，並且暴露出該些電性連接墊，以使該些支撐件凸出於該基板表面的高度高於該些電性連接墊凸出於該基板表面的高度。
10. 如申請專利範圍第9項所述的製作記憶體模組的週邊電路區結構的方法，其中各該金屬間隙物是由複數個金屬凸起物所組成，該些金屬凸起物在二個該些電性連接墊之間呈一直線排列，並且其凸出於該基板表面的高度大致上等於該些電性連接墊凸出於該基板表面的高度。
11. 如申請專利範圍第9項所述的製作記憶體模組的週邊電路區結構的方法，更包括在該基板上形成一金屬鍍膜，以覆蓋該些電性連接墊，並且暴露出該些支撐件，其中該金屬鍍膜的厚度小於該防銲層的厚度。
12. 如申請專利範圍第11項所述的製作記憶體模組的週邊電路區結構的方法，其中該金屬鍍膜為鎳金鍍膜。