TWI396756B - 電子封裝合金線材及其製造方法 - Google Patents

電子封裝合金線材及其製造方法 Download PDF

Info

Publication number
TWI396756B
TWI396756B TW101116138A TW101116138A TWI396756B TW I396756 B TWI396756 B TW I396756B TW 101116138 A TW101116138 A TW 101116138A TW 101116138 A TW101116138 A TW 101116138A TW I396756 B TWI396756 B TW I396756B
Authority
TW
Taiwan
Prior art keywords
wire
annealing
alloy wire
silver
alloy
Prior art date
Application number
TW101116138A
Other languages
English (en)
Other versions
TW201247903A (en
Inventor
Jun Der Lee
Tung Han Chuang
Hsing Hua Tsai
Original Assignee
Wire technology co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wire technology co ltd filed Critical Wire technology co ltd
Priority to TW101116138A priority Critical patent/TWI396756B/zh
Publication of TW201247903A publication Critical patent/TW201247903A/zh
Application granted granted Critical
Publication of TWI396756B publication Critical patent/TWI396756B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Conductive Materials (AREA)
  • Wire Bonding (AREA)

Description

電子封裝合金線材及其製造方法
本發明係有關於電子封裝合金線材及其形成方法，且特別是有關於一種低阻抗的合金線材。
低電阻率是一般電子產品封裝導線的基本要求。而對於高速運作及高頻的積體電路元件而言(例如：高速放大器、震盪器、電源管理積體電路、以及高速通訊元件等)，為了避免訊號延遲(signal delaying)及串音干擾(cross talk interference)，對導線的電阻率要求更為嚴格。此外，為了確保產品在長時間及嚴苛條件下能夠維持正常壽命與功能，可靠度的考量也極為重要。因此，封裝產業需要能夠兼顧低阻抗且高信賴的打線接合線材。
然而，目前用以提高可靠度的材料設計大多會造成其導電性降低。相反的，一般低電阻率材料則具有較低的強度，因而影響其可靠度。例如一般純金屬的導電性較佳，但材質較軟，而添加其他元素的合金可以改善機械性質，卻會提高其電阻率。
在電子產業中常見的封裝導線，例如包括下列幾種選擇：
(1)金線：金線可具有低電阻率，但是金線與鋁墊打線接合界面會大量的形成脆性介金屬化合物(包括Au2 Al、AuAl4 、Au5 Al2 等)，使得導電性降低。此外，金/鋁界面介金屬反應會伴隨產生許多柯肯達孔洞(Kirkendall voids)，更加提高接合界面電阻率，而導致接點的可靠度降低。
(2)銅線：近年來，封裝產業開始採用銅線作為半導體及發光二極體打線接合的線材。銅線雖具有較佳的導電性，但卻很容易氧化，故在線材儲存及運送過程均需要密封保護，打線接合製程更需要昂貴的氮氣加氫氣輔助，且在後續封裝電子產品可靠度試驗仍然會遭遇氧化及腐蝕性的問題。此外，銅線材質太硬，打線接合容易造成晶片破裂等問題。雖然在一些研究中提出在銅線表面鍍上其他金屬鍍層以改善易氧化及腐蝕的問題的方法(例如參照美國專利US 7645522B2、US 0173659A1、US 7820913B2)，但由於銅線本身硬度高，造成打線接合步驟易失敗，故仍無法達到積體電路元件封裝時所需的可靠度。
(3)銀線：銀是在所有材料中電阻率最低的元素，但是純銀在含硫的環境會有硫化腐蝕的問題，同時純銀線在鋁墊上打線接合時也會生成脆性的介金屬化合物(Ag2 Al或Ag4 Al)。此外，純銀線在含水氣的封裝材料內部很容易發生電解離子遷移現象(Ion Migration)。亦即，純銀在含水氣環境會經由電流作用水解溶出銀離子，再與氧反應成為不穩定的氧化銀(AgO)，此氧化銀因而會進行去氧化作用(Deoxidize)形成銀原子，並向正極成長出樹葉紋理狀(leaf vein)的銀鬚，最後造成正負電極的短路(請參考：H. Tsutomu,Metal Migration on Electric Circuit Boards,Three Bond Technical News,Dec. 1,1986.)。此外，在一些研究中提出在銀線表面鍍上其他金屬鍍層以改善硫化腐蝕及銀離子遷移問題的方法(例如參照美國專利US 6696756)，但所形成的線材仍無法達到理想的可靠度及電阻率。
(4)合金線：合金線例如包括以金為主的合金以及以銀為主的合金。這些合金例如更包括銅、鉑、錳、鉻、鈣、銦等元素，然而這些合金線仍然無法同時兼具低阻抗及高可靠度的性質。
綜上所述，現有的各種純金屬線材、表面鍍金屬的複合線材、以及添加元素的合金線材都無法滿足高速運作與高頻積體電路元件封裝的需求，因此，目前亟需一種兼具低阻抗及高可靠度的線材。
在本發明實施例中提供一種電子封裝合金線材，其係至少由銀、金及鈀所形成之合金線材，其中，該合金線材中銀：金：鈀的重量比=86~99.98：0.01~8：0.01~6，，且在該合金線材中，具有退火孿晶結構(annealing twins structure)的晶粒數量佔該合金線材的所有晶粒數量的20%以上。
在本發明另一實施例中提供一種電子封裝合金線材的製造方法，包括：提供一粗線材，該粗線材係至少由銀、金及鈀所形成之合金線材；以及交替進行複數道冷加工成形步驟及複數道退火步驟，以逐次縮減該粗線材的線徑而形成一細線材，其中，該些冷加工成形步驟及該些退火步驟至少包括下列步驟：進行倒數第二道冷加工成形步驟；之後，進行倒數第二道退火步驟，該倒數第二道退火步驟的退火溫度為0.5Tm~0.7Tm，退火時間為2~10秒，其中，Tm為該粗線材的材質的絕對溫標的熔點；之後，進行最後一道冷加工成形步驟，使得該最後一道冷加工成形步驟所形成的線材與該倒數第二道冷加工成形步驟所形成的線材之間的變形量為1%以上、不超過15%；以及進行最後一道退火步驟，該最後一道退火步驟的退火溫度比倒數第二道退火步驟的退火溫度高20℃~200℃，退火時間為0.01~15分鐘。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
以下依本發明之不同特徵舉出數個不同的實施例。本發明中特定的元件及安排係為了簡化，但本發明並不以這些實施例為限。舉例而言，於第二元件上形成第一元件的描述可包括第一元件與第二元件直接接觸的實施例，亦包括具有額外的元件形成在第一元件與第二元件之間、使得第一元件與第二元件並未直接接觸的實施例。此外，為簡明起見，本發明在不同例子中以重複的元件符號及/或字母表示，但不代表所述各實施例及/或結構間具有特定的關係。
本發明提供一種合金線材及其形成方法，除了藉由合金組成成分的控制之外，更由線材晶粒結構進行改良，使線材的導電性與可靠度都大幅提升。
在本發明一實施例中，合金線材至少由銀、金及鈀所形成，且該合金線材中銀：金：鈀的重量比=86~99.98：0.01~8：0.01~6。此外，在合金線材中退火孿晶結構(annealing twins structure)的晶粒數量佔其所有晶粒數量的20%以上。習知打線接合金屬線材的內部組織均為微細晶粒，其雖可提供足夠的拉伸強度與延展性，但是微細晶粒本身存在大量的高角度晶界(High Angle Grain Boundary)，這些高角度晶界會阻礙電子的傳輸，因而提高線材的電阻率。此外，電阻升高會使得溫度上升，造成線材通電流時較容易燒熔，而影響其可靠度。另一方面，大量的高角度晶界也會加速線材的硫化腐蝕破壞，不利於線材的導電性與可靠度。相對的，在本發明的實施例中所提供的合金線材具有等軸粗大晶粒，故可減少高角度晶界的形成，降低合金線材的電阻率。此外，大量的退火孿晶結構可提升材料強度，故可提升可靠度。
第1圖顯示在本發明一實施例中之合金線材的形成方法的流程圖。參照第1圖，在步驟102中，提供一粗線材，該粗線材係至少由銀、金及鈀所形成之合金線材。在步驟104中，交替進行複數道冷加工成形步驟及複數道退火步驟，以逐次縮減該粗線材的線徑，以形成一細線材。上述步驟的詳細方法敘述如下。
參照步驟102，提供一粗線材，該粗線材係至少由銀、金及鈀所形成之合金線材。銀、金、鈀之選擇是因為這三種元素在相平衡圖上可以完全互相固溶(Solid Solution)，不會產生任何脆性的介金屬相析出物，故所形成的合金線材可具有較佳的延展性，且金、鈀的添加也不會對電阻率有太大的影響。
經實驗發現，適量的金可具有抗硫化及抗腐蝕的功效，然而當金的含量太高時，會形成大量脆性介金屬化合物，並且伴隨著產生許多柯肯達孔洞(Kirkendallvoids)，造成合金線材導電性及可靠度降低。另外，適量的鈀可具有抗腐蝕、避免離子遷移破壞及抑制介面金屬反應的功效，然而當鈀的含量過高時，則會造成合金線材的電阻升高。
在一實施例中，粗線材中銀的含量約為86~99.98wt%，金的含量約為0.01~8wt%，鈀的含量約為0.01~6wt%。應注意的是，在其他例子中，合金線材可更包括其他金屬、非金屬元素、或其他雜質成分，本發明並不限定為銀-金-鈀的三元合金。因此，只要控制粗線材中銀、金、鈀的重量比=86~99.98：0.01~8：0.01~6，其中銀為此粗線材的主要成份，即在本發明之範疇以內。此外，由於在實際冶煉、精煉、冷加工成形等的過程中，難以完全除去所有雜質而準確達成數學上或理論上的特定濃度，因此當上述雜質含量的範圍落於對應的標準或規格所訂定的允收範圍內，仍視為在本發明的範疇之內。本發明所屬技術領域中具有通常知識者應當瞭解依據不同的性質、條件、需求等等，上述對應的標準或規格會有所不同，故下文中並未列出特定的標準或規格。
在一實施例中，粗線材的形成方法係將銀、金及鈀加熱熔融後，經澆鑄而成為鑄錠。而後，對鑄錠進行冷加工，以形成上述至少由銀、金及鈀所形成之粗線材。在另一實施例中，則是將銀、金及鈀加熱熔融後，以連續鑄造的方式形成上述粗線材。在一實施例中，粗線材的線徑約為5~10mm。
參照步驟104，交替進行複數道冷加工成形步驟及複數道退火步驟，以逐次縮減該粗線材的線徑，以形成一細線材。第2圖則顯示步驟104所述複數道冷加工成形步驟及退火步驟更詳細的步驟。在第2圖中，步驟104所述的複數道冷加工成形步驟及退火步驟至少包括下列步驟：在步驟104-1中，進行第一道冷加工成形步驟，該第一道冷加工成形步驟所形成的線材之間的變形量為10%以上、不超過90%。在步驟104-2中，進行第一道退火步驟，該第一道退火步驟的退火溫度為0.5Tm~0.7Tm，退火時間為1~10秒，其中，Tm為該粗線材的材質的絕對溫標的熔點。步驟104-1及104-2的冷加工成形步驟及退火步驟可視需要重複交替進行數次。而後，在步驟104-3中，進行倒數第二道冷加工成形步驟。在步驟104-4中，進行倒數第二道退火步驟，該倒數第二道退火步驟的退火溫度為0.5Tm~0.7Tm，退火時間為2~10秒，其中，Tm為該粗線材的材質的絕對溫標的熔點。在步驟104-5中，進行最後一道冷加工成形步驟，使得該最後一道冷加工成形步驟所形成的線材與該倒數第二道冷加工成形步驟所形成的線材之間的變形量為1%以上、不超過15%。上述變形量係指因冷加工成形步驟而對被冷加工的材料所造成的截面積縮減率。在步驟104-6中，進行最後一道退火步驟，該最後一道退火步驟的退火溫度比倒數第二道退火步驟的退火溫度高20℃~200℃，退火時間為0.01~15分鐘。應注意的是，在一實施例中，步驟104也可只進行二道冷加工成形步驟(步驟104-3、104-5)及二道退火步驟(步驟104-4、104-6)。
在一實施例中，上述冷加工成形步驟包括抽線、擠型或前述之組合。或者，上述冷加工成形步驟及退火步驟可為任何已知或未來發展的冷加工/退火方式。
在上述冷加工成形及退火步驟後所形成的細線材為至少由銀、金及鈀所形成之合金線材，且該合金線材中銀：金：鈀的重量比=86~99.98：0.01~8：0.01~6。在一實施例中，該合金線材包括尺寸介於1μm至10μm的粗大晶粒，且在該合金線材中，具有退火孿晶結構(annealing twins structure)的晶粒數量佔該合金線材的所有晶粒數量的20%以上。在一實施例中，細線材的線徑為10~50 μm。相較於傳統的金屬線材，上述細線材可具有較佳的可靠度及較低的電阻。
上述退火孿晶結構的形成原因可根據物理冶金學原理推論(請參考George E. Dieter,Mechanical Metallurgy,McGRAW-HILL Book Company,1976,P. 135-141.及R.W. Cahn,Physical Metallurgy,1970,P.1184-1185)。退火孿晶結構的形成是由於在冷加工製程時在材料內部累積應變能(strain)，這些應變能在後續退火熱處理時會驅動部分區域之原子均勻剪移(Shear)至與其所在晶粒內部未剪移原子形成相互鏡面對稱之晶格位置，此即為退火孿晶(Annealing Twin)，而其相互對稱之界面即為孿晶界(Twin Boundary)。退火孿晶主要發生在晶格排列最緊密之面心立方(Face Centered Cubic；FCC)結晶材料，其孿晶界為低能量之Σ3特殊晶界，結晶方位均為{111}面。相較於一般退火再結晶(Recrystallization)所形成高角度晶界(High Angle Grain Boundary)，孿晶界的界面能大約只有高角度晶界的5%。此外，一般而言，疊差能(Stacking Fault Energy)愈小的材料愈容易產生退火孿晶，而金、銀、鈀合金元素的疊差能均大約在50 erg/cm2以下，故容易形成退火孿晶。亦即，並非所有金屬都能輕易形成孿晶結構。例如，鋁雖為面心立方結晶構造材料，但其疊差能大約200 erg/cm2 ，故極少出現退火孿晶。
此外，第2圖所述的冷加工成形步驟也為退火孿晶結構形成的因素之一。足夠的冷加工變形量所累積應變能可提供原子驅動力以產生退火孿晶，但如果冷加工變形量太大，在退火熱處理初始再結晶(Primary Recrystallization)階段即會引發多數晶粒成核(Nuclei of Recrystallized Grains)，因而形成大量的微細晶粒，降低退火孿晶的產生機會。應注意的是，第2圖所述形成合金線材的方法僅為本發明一較佳實施例，然而本發明之合金線材的形成方法並非以此為限。
第3A、3B圖顯示本發明一實施例所形成之合金線材300。第3A圖顯示合金線材300的一部分的線段的示意圖。第3B圖顯示沿著平行於第3A圖所示合金線材300的長度方向的縱切面圖。
參照第3A圖，合金線材300為至少包括銀、金、鈀合金線材。參照第3B圖，合金線材300的縱切面為面心立方(face-centered cubic)晶相的多晶結構(polycrystalline structure)，內含多數個晶粒302。在一實施例中，晶粒302可為尺寸介於1μm至10μm的粗大晶粒。此外，各晶粒之間是以高角度晶界304為界，其中具有退火孿晶結構(annealing twins structure)306的晶粒的數量，是佔此合金線材300的所有晶粒數量的20%以上。在一較佳實施例中，退火孿晶結構的晶粒的數量佔合金線材的所有晶粒數量的40%_以上，且多數個粗大晶粒302的尺寸介於3μm至6μm。
在一實施例中，合金線材300中銀、金、鈀的重量比=86~99.98：0.01~8：0.01~6，其中銀為此合金線材300的主要成份，金、鈀或其他成份的含量不大於銀的含量。應注意的是，上述合金線材雖以銀為主要成分並包含特定比例的金及鈀，然而本發明之範疇並非以此為限。在其他例子中，合金線材可更包括其他金屬、非金屬元素、或其他不可避免的雜質成分。應注意的是，其他金屬元素的添加需視應用上的需要調整，以避免影響合金線材的性質。例如，在上述合金線材中加入銅時，固然會產生材質強化效應，但是銅元素會使合金線材的抗氧化及硫化腐蝕性能大幅降低，而且由於銀-銅合金會在晶界產生不連續析出物，而造成斷線。此外，銅也會使合金的硬度增高變脆，使得抽線製程困難，同時在打線接合過程也容易造成晶片擊穿。
另外，雖然添加稀土元素可以使合金的晶粒細化，但對於封裝打線接合的線材應用需求，細晶粒有較多晶界，這些晶界會阻礙電子傳輸，使合金電阻率提高，故不適用於高速運作及高頻積體電路電子產品之封裝需求。此外，稀土的化學活性會提高其氧化及腐蝕破壞，使得封裝線材在通電流時較容易熔斷，而不利於電子產品的可靠度。此外，在合金中添加鈣會使材料延展性變差；在合金中添加低熔點的銦或錫會形成低溫相，使線材耐溫性變差，持續通電流容易造成線材融斷；添加鈹(Be)為具毒性之易燃性固體，乾燥粉塵或煙霧都是有毒的；添加釕(Ru)、銠(Rh)、鋨(Os)、銥(Ir)時，其熔點(分別為2310℃、1965℃、3045℃和2410℃)均遠高於銀的沸點(2212℃)，因此其熔煉極為困難，且會大幅增加電阻率。此外，部分添加元素在相平衡圖上會與銀形成介金屬相的析出物(Precipitation)，而造成材質的脆化及較高腐蝕性，更會降低線材的導電性。
相較於傳統的線材，本發明實施例中之合金線材例如可具有下列優點，包括：
(1)電阻低：
雖然銀具有較低的電阻率，但在傳統製程中之銀線材之晶粒係微細晶粒(平均粒徑約為0.5~1 μm)，故具有大量高角度晶界，因而造成電阻率提高。此外，銀線材在鋁墊上打線接合時會生成脆性的介金屬化合物(鋁化二銀(Ag2 Al)或鋁化四銀(Ag4 Al))，故會造成導電性降低。
而本發明之合金線材係包括退火孿晶(Annealing Twin)組織的孿晶界(Twin Boundary)為調諧(Coherent)結晶構造，屬於低能量之Σ3特殊晶界，其界面能僅為一般高角度晶界的5%。因此這些退火孿晶之對稱晶格排列對電子傳輸的阻礙極小，而能展現較低的電阻率。此外，在本發明一較佳實施例中，合金線材包括等軸粗大晶粒，故可減少高角度晶界的密度，而降低電阻。
(2)機械強度佳：
一般而言，微細晶粒組織金屬線材強度的強化係仰賴高角度晶界阻擋差排移動，但會造成不利於打線接合、導電性差、可靠度降低等問題。另外，若將晶粒的粒徑提高，雖可降低電阻，但會造成線材機械強度太低的問題。
然而，本發明各實施例中之合金線材中包括至少20%的晶粒內部含有退火孿晶(Annealing Twin)組織，故可維持線材較佳的機械強度。更進一步說明，由於孿晶結構與其所在之晶粒具有不同結晶方位(Crystal Orientation)，因此可以阻擋差排(Dislocation)的移動，而產生材料強化效應。藉此可維持與一般微細晶粒結構線材相近之拉伸強度，但由於差排及原子可經由孿晶界跨移(Cross Slip)，其延展性反而高於一般微細晶粒形成的線材。
(3)具抗氧化、抗腐蝕能力：
一般而言，銀在含硫環境下常有硫化腐蝕的問題，故會以在銀上鍍其他貴金屬以避免硫化。然而，貴金屬在打線接合結球過程也會完全溶入熔融的銀銲球基材內，使得打線接合完成的球銲點成分僅是含微量保護性貴金屬的銀合金，因此打線接合的球銲點仍會發生硫化腐蝕現象，因此仍無法有效避免銀電解離子遷移所造成球銲點短路現象，以及在鋁墊打線接合時的柯肯達孔洞效應。
然而，本發明各實施例中之合金線材中包括至少20%的晶粒內部含有退火孿晶(Annealing Twin)組織，由於孿晶界的較低的界面能，可以避免成為氧化、硫化及氯離子腐蝕的路徑，故能展現較佳的抗氧化性與耐腐蝕性。
(4)封裝過程中晶粒成長不易：
傳統的線材之微細晶粒結構經過打線接合後，銲球點凝固熱量在其附近線材累積，會使得其晶粒迅速成長而形成熱影響區，因而降低拉線試驗強度。然而，本發明各實施例之合金線材至少20%的晶粒內部含有退火孿晶(Annealing Twin)組織，這些退火孿晶(Annealing Twin)組織具有較低的界面能，結構較一般高角度晶界穩定。因此，不僅在高溫狀態下孿晶界本身不易移動，更會對其所在晶粒之周圍的高角度晶界產生固鎖作用，使這些高角度晶界亦無法移動，因而整體晶粒組織不會有明顯晶粒成長現象。故即使在打線接合過程中第一接點(銲球點)從熔融狀態冷卻至室溫，也可以維持原有晶粒尺寸。此外，當封裝產品在經歷各種高溫可靠度試驗時，也較不易導致晶粒不穩定成長。
(5)電子遷移率低：
在傳統製程中，純銀線材在含水氣的封裝材料內部很容易發生電解離子遷移現象(Ion Migration)，最後造成正負電極的短路。此外，純銀線與鋁墊打線接合時，由於銀在鋁原子基地(Matrix)的擴散係數較鋁原子在銀基地快大約102 至103 倍，此一界面擴散速度的巨大差異會造成所謂的柯肯達孔洞，導致電阻率升高及打線接合銲球失效。
而在本發明的合金線材中，由於原子經由低能量孿晶界或跨越孿晶界的擴散速率極低，因此當應用於電子產品時，即使在高密度電流下其線材內部原子也不易移動。
綜合上述優點，本發明之合金線材應用於積體電路元件的封裝打線接合，不僅具有較低的電阻率，且較一般傳統線材展現較佳的品質及可靠度。然而，依使用者的需求，亦可將本發明之合金線材應用於其他技術領域與用途，例如：音響線、訊號或功率傳輸線、變壓器線等，而合金線材的線徑亦可依據需求加以變化，而不限定為上述例示的範圍。
此外，經實驗發現，合金線材中至少20%的晶粒含有退火孿晶結構才可達到上述優點。因此，雖然在習知打線接合用的金屬線材的製程中，或許偶有出現退火孿晶結構的情況，但是含退火孿晶結構的晶粒數量通常為線材所有的晶粒的10%以下或甚至完全不含退火孿晶結構，故仍然無法具有上述之優點。
本發明經過諸位發明人長久、精心的研究，發現利用特定組成的合金元素並控制冷加工變形量與退火溫度時間可形成內部含有大量退火孿晶的材料，因而獲得一種可具低電阻率、高導熱性、高強度、高延展性、優良抗氧化腐蝕性之封裝導線。更詳細而言，合金組成提供導電性與機械性質的最佳協調，孿晶界則具有可以有效抑制電遷移現象、提升材料強度及延展性等特性，因此在進行打線接合的封裝時，不僅具有極低的電阻率，且在可靠度試驗時更展現極佳的成績。例如，在最嚴苛的壓力鍋測試(Pressure Cooker Test；PCT)中，在溫度(Ta)=121℃、相對溼度(RH)=100%、2大氣壓的條件下可耐受128小時以上，遠高於一般電子產品可靠度測試所要求96小時。在另一實施例中，在高度加速壽命試驗中(Highly Accelerated Stress Test；HAST)，在溫度(Ta)=148℃、相對溼度(RH)=90%、3.6伏特的偏壓的條件下可達到128小時以上，也遠高於一般電子產品可靠度測試規範所要求96小時。因此，在本發明各實施例中之合金線材可以應用於各種高速電源交換積體電路中，例如輸入電壓範圍在4.5V至17V，工作頻率1200KHZ的壓降型直流式電壓交換積體電路(Buck DC/DC Converter)，而不限於應用在一般速度較慢的500KHZ以下的壓降型直流式電壓交換積體電路。
【比較例1】具微細晶粒之合金線材
利用高週波電熱熔煉89wt%銀-8wt.%金-3wt.%鈀合金，再經過8次冷加工成形步驟抽線延伸與退火熱處理，以形成線徑25.4μm之細線材。而後，進行倒數第二道冷加工成形步驟抽線延伸而成為線徑22.6μm之細線材，再經過650℃退火5秒。最後進行最後一道冷加工成形步驟抽線形成17.5μm之細線材，並進行最後一道退火步驟，其退火溫度為750℃、退火時間為10秒。完成最終退火步驟後，捲線完成打線接合所需要之合金線材產品。
第4圖顯示以微細晶粒之合金線材的剖面圖，其晶粒尺寸平均約1μm，退火孿晶結構大約只佔總晶粒數量的10%。
【比較例2】市售4N純金線材
第5圖顯示市售4N純金線材的剖面圖。參照第5圖，市售4N純金線材的晶粒尺寸小，且退火孿晶結構數量低。
【比較例3】市售銅鍍鈀線材
第6圖顯示市售銅鍍鈀線材的剖面圖。參照第6圖，市售銅鍍鈀線材的晶粒尺寸較大，但退火孿晶結構數量低。
【實施例1】具有大量退火孿晶結構的合金線材
利用高週波電熱熔煉89wt%銀-8wt.%金-3wt.%鈀合金，再以連續鑄造方式獲得線徑6 mm之粗線材。其中，銀的含量約為89 wt%；金的含量約為8 wt%；以及鈀的含量約為3 wt%。進行15次冷加工成形步驟抽線延伸與退火熱處理，以形成線徑22.6 μm之細線材。而後，進行倒數第二道冷加工成形步驟抽線延伸而成為線徑20μm之細線材，再經過530℃退火4秒。最後進行最後一道冷加工成形步驟抽線形成17.5μm之細線材，並進行最後一道退火步驟，其退火溫度為630℃、退火時間為1分鐘。完成最終退火步驟後，捲線完成打線接合所需要之合金線材產品。
【實施例2】具有大量退火孿晶結構的合金線材
利用高週波電熱熔煉95wt%銀-3wt.%金-2wt.%鈀合金，再以連續鑄造方式獲得線徑6 mm之粗線材。其中，銀的含量約為95 wt%；金的含量約為3 wt%；以及鈀的含量約為2 wt%。進行15次冷加工成形步驟抽線延伸與退火熱處理，以形成線徑22.6 μm之細線材。而後，進行倒數第二道冷加工成形步驟抽線延伸而成為線徑20μm之細線材，再經過530℃退火4秒。最後進行最後一道冷加工成形步驟抽線形成17.5μm之細線材，並進行最後一道退火步驟，其退火溫度為630℃、退火時間為1分鐘。完成最終退火步驟後，捲線完成打線接合所需要之合金線材產品。
第7圖顯示實施例1的合金線材的剖面圖。如第7圖所示，其晶粒尺寸平均5.2μm，其中具有退火孿晶結構的晶粒佔總晶粒數量大約42%；實施例2的合金線材的晶粒尺寸平均6.7μm，其中具有退火孿晶結構的晶粒佔總晶粒數量大約36%。
電阻率測試：
比較例1之合金線材的電阻率約為6.8 μΩ‧cm。比較例2之4N純金線材的電阻率約為2.3μΩ‧cm。比較例3之銅鍍鈀線材的電阻率約為1.9μΩ‧cm。實施例1之電阻率平均值大約5.0 μΩ‧cm，略高於比較例2之純金線與比較例2之銅鍍鈀線；實施例2之電阻率平均值大約3.1 μΩ‧cm，接近比較例1之純金線與比較例2之銅鍍鈀線。亦即，實施例1與實施例2之具有大量孿晶結構之銀合金線材與比較例1之具微細晶粒之銀合金線材相比，退火孿晶結構確實可以有效降低線材的電阻率。
機械性質測試：
比較例1之合金線材的拉伸強度約為7.5 g，延伸率大約7.1%。比較例2、3之4N純金線材及銅鍍鈀線材的拉伸強度約為6.6至10.7g，延伸率大約4.0-6.0%。實施例1之拉伸強度大約8.8 g，且延伸率可達9.5%；實施例2之拉伸強度大約8.1 g，延伸率可達12.5%。亦即，實施例1與實施例2之具有大量孿晶結構之合金線材可具有較佳的機械強度及延展性。
可靠度測試：
利用實施例1之合金線材進行打線接合以形成高速電源交換器產品，並對此高速電源交換器產品進行一系列可靠度試驗，其結果綜合示於表1，其中最嚴苛的壓力鍋測試(Pressure Cooker Test,PCT)實際可耐受128小時以上，遠高於一般電子產品可靠度測試所要求96小時，另一同樣嚴苛的高加速壽命試驗(Highly Accelerated Stress Test,HAST)可達到128小時以上，也遠高於一般電子產品可靠度測試規範所要求96小時。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
300．．．合金線材
302．．．晶粒
304．．．高角度晶界
306．．．退火孿晶結構
第1圖顯示在本發明實施例中之合金線材的形成方法的流程圖。
第2圖顯示步驟104所述複數道冷加工成形步驟及退火步驟更詳細的步驟。
第3A-3B圖顯示本發明實施例所形成之合金線材。
第4-6圖顯示本發明之比較例之線材的剖面圖。
第7圖顯示本發明之實施例之具有大量孿晶結構的合金線材的剖面圖。
300．．．合金線材
302．．．晶粒
304．．．高角度晶界
306．．．退火孿晶結構

Claims (9)

  1. 一種電子封裝合金線材，其係至少由銀、金及鈀所形成之合金線材，其中，該合金線材中銀：金：鈀的重量比=86~99.98：0.01~8：0.01~6，且在該合金線材中，具有退火孿晶結構(annealing twins structure)的晶粒數量佔該合金線材的所有晶粒數量的20%以上。
  2. 如申請專利範圍第1項所述之電子封裝合金線材，其中該合金線材包括尺寸介於1μm至10μm的粗大晶粒。
  3. 如申請專利範圍第1項所述之電子封裝合金線材，其中該合金線材的線徑介於10至50μm。
  4. 一種電子封裝合金線材的製造方法，包括：提供一粗線材，該粗線材係至少由銀、金及鈀所形成之合金線材，其中該粗線材中銀：金：鈀的重量比=86~99.98：0.01~8：0.01~6；以及交替進行複數道冷加工成形步驟及複數道退火步驟，以逐次縮減該粗線材的線徑而形成一細線材，該細線材中具有退火孿晶結構(annealing twins structure)的晶粒數量佔該細線材的所有晶粒數量的20%以上，其中，該些冷加工成形步驟及該些退火步驟至少包括下列步驟：進行倒數第二道冷加工成形步驟；之後，進行倒數第二道退火步驟，該倒數第二道退火步驟的退火溫度為0.5Tm~0.7Tm，退火時間為2~10秒，其中，Tm為該粗線材的材質的絕對溫標的熔點；之後，進行最後一道冷加工成形步驟，使得該最後一道冷加工成形步驟所形成的線材與該倒數第二道冷加工成形步驟所形成的線材之間的變形量為1%以上、不超過 15%；以及之後，進行最後一道退火步驟，該最後一道退火步驟的退火溫度比倒數第二道退火步驟的退火溫度高20℃~200℃，退火時間為0.01~15分鐘。
  5. 如申請專利範圍第4項所述之電子封裝合金線材的製造方法，其中，該細線材包括尺寸介於1μm至10μm的等軸粗大晶粒。
  6. 如申請專利範圍第4項所述之電子封裝合金線材的製造方法，其中該些冷加工成形步驟包括抽線、擠型或前述之組合。
  7. 如申請專利範圍第4項所述之電子封裝合金線材的製造方法，其中該粗線材的提供，包括下列步驟：將銀、金及鈀加熱熔融後，經澆鑄而成為一鑄錠；以及對該鑄錠進行冷加工，以形成該粗線材。
  8. 如申請專利範圍第4項所述之電子封裝合金線材的製造方法，其中該粗線材的提供，包含下列步驟：將銀、金及鈀加熱熔融後，以連續鑄造的方式形成該粗線材。
  9. 如申請專利範圍第4項所述之電子封裝合金線材的製造方法，其中該粗線材的線徑為5~10 mm，該細線材的線徑為10~50 μm。
TW101116138A 2012-05-07 2012-05-07 電子封裝合金線材及其製造方法 TWI396756B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101116138A TWI396756B (zh) 2012-05-07 2012-05-07 電子封裝合金線材及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101116138A TWI396756B (zh) 2012-05-07 2012-05-07 電子封裝合金線材及其製造方法

Publications (2)

Publication Number Publication Date
TW201247903A TW201247903A (en) 2012-12-01
TWI396756B true TWI396756B (zh) 2013-05-21

Family

ID=48138549

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101116138A TWI396756B (zh) 2012-05-07 2012-05-07 電子封裝合金線材及其製造方法

Country Status (1)

Country Link
TW (1) TWI396756B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI762342B (zh) * 2021-06-03 2022-04-21 國立臺灣大學 形成接合結構的方法
TWI819339B (zh) * 2021-07-20 2023-10-21 樂鑫材料科技股份有限公司 接合結構的形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8101030B2 (en) * 2009-03-23 2012-01-24 Lee Jun-Der Manufacturing method for composite alloy bonding wire
TW201204843A (en) * 2010-07-22 2012-02-01 jin-yong Wang Bonding silver wire for packaging and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8101030B2 (en) * 2009-03-23 2012-01-24 Lee Jun-Der Manufacturing method for composite alloy bonding wire
TW201204843A (en) * 2010-07-22 2012-02-01 jin-yong Wang Bonding silver wire for packaging and manufacturing method thereof

Also Published As

Publication number Publication date
TW201247903A (en) 2012-12-01

Similar Documents

Publication Publication Date Title
TWI394849B (zh) 銀基合金線材及其製造方法
TWI384082B (zh) 合金線材及其製造方法
JP5285079B2 (ja) はんだ合金および半導体装置
JP3465108B2 (ja) 電気・電子部品用銅合金
TWI579095B (zh) Copper wire
KR20100087780A (ko) 초고순도 구리 및 그 제조 방법 그리고 초고순도 구리로 이루어지는 본딩 와이어
WO2019041587A1 (zh) 一种电子封装用高可靠性铜合金键合丝及其制备方法
JP2014073529A (ja) 合金ワイヤ
TW201336598A (zh) 銀-金-鈀合金表面鍍金屬薄膜之複合線材及其製法
WO2012077228A1 (ja) 無鉛はんだ合金、半導体装置、および半導体装置の製造方法
JP5281191B1 (ja) パワ−半導体装置用アルミニウム合金細線
CN106992164A (zh) 一种微电子封装用铜合金单晶键合丝及其制备方法
Xu et al. Novel Au‐Based Solder Alloys: A Potential Answer for Electrical Packaging Problem
TWI396756B (zh) 電子封裝合金線材及其製造方法
JPS6345338A (ja) 電子電気機器用銅合金とその製造法
JPH10152737A (ja) 銅合金材及びその製造方法
JPS63235440A (ja) 銅細線及びその製造方法
TWI559417B (zh) 功率模組封裝的連接線及其製造方法
JPH0555580B2 (zh)
JP2010126766A (ja) Ｓｎめっき層を有するめっき基材およびその製造方法
JPH10183274A (ja) 電子機器用銅合金
JP3404278B2 (ja) 焼鈍割れ性を改善したＣｕ−Ｎｉ−Ｓｉ系銅基合金
JPH0464121B2 (zh)
TWI796739B (zh) 合金銲線
JPS63235442A (ja) 銅細線及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees