TWI559417B - 功率模組封裝的連接線及其製造方法 - Google Patents

功率模組封裝的連接線及其製造方法 Download PDF

Info

Publication number
TWI559417B
TWI559417B TW103134999A TW103134999A TWI559417B TW I559417 B TWI559417 B TW I559417B TW 103134999 A TW103134999 A TW 103134999A TW 103134999 A TW103134999 A TW 103134999A TW I559417 B TWI559417 B TW I559417B
Authority
TW
Taiwan
Prior art keywords
wire
silver
gold
grains
substrate
Prior art date
Application number
TW103134999A
Other languages
English (en)
Other versions
TW201614745A (en
Inventor
莊東漢
蔡幸樺
李俊德
Original Assignee
樂金股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 樂金股份有限公司 filed Critical 樂金股份有限公司
Priority to TW103134999A priority Critical patent/TWI559417B/zh
Publication of TW201614745A publication Critical patent/TW201614745A/zh
Application granted granted Critical
Publication of TWI559417B publication Critical patent/TWI559417B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

功率模組封裝的連接線及其製造方法
本發明主要是關於功率模組封裝的連接線及其製造方法，特別是關於以一線材利用超音波技術連接功率模組的晶片銲墊與基板銲墊的封裝結構與製造方法。
電動車馬達控制單元中的變頻器(inverter)是由電能轉換成動能最重要關鍵組件，其中影響電能轉換效率最重要部份即是功率電子模組，車用馬達功率模組元件之電壓/電流規格達600V/450A，遠高於一般功率模組及消費性電子IC，且需通過車規AEC-Q101之各項可靠度試驗，因此其封裝技術及材料的門檻極高。功率模組封裝必須將晶片上銲墊與基板上銲墊進行連線(interconnection)，此連線之材料傳統採用鋁線(Al wire)，而由於用於功率模組的絕緣閘雙極電晶體(Insulated Gate Bipolar Transistor；IGBT)需承受極大電流，因此必需使用大線徑之粗鋁線，例如英飛凌、三菱電機、西門子等國際車用IGBT模組大廠使用15mil(380μm)大線徑鋁線進行功率晶片互連，與一般IC及LED封裝採用大約1mil線徑材料不同，由於IGBT的設計是將射極銲墊沉積在閘極上，其間以一層二氧 化矽隔絕，採用此種大線徑鋁線接合，其巨大接合力可能造成二氧化矽層破裂，使射極與閘極短路；此外，鋁線熔點太低，在大功率運轉下可能造成連線之接點熔化，鋁線強度較低且易氧化，影響功率模組的可靠性，同時鋁線的電遷移相當嚴重，亦將導致功率模組損壞。較先進之高功率模組晶片連線材料使用鋁帶(Al ribbon)，以提升線材接合強度，但是鋁帶同樣會遭遇熔點太低造成接點熔化的問題，亦同樣有容易氧化及電遷移之缺點；銅線是英飛凌等國際大廠針對功率模組封裝的一個選項，然而銅線易氧化及腐蝕特性使其產品可靠性有極大顧慮，此氧化及腐蝕問題即使在銅線表面鍍貴金屬(金、鈀或鉑)保護亦無法完全解決，更嚴重的是銅線硬度太高，在連線的過程容易造成功率模的晶片破裂，此外，銅線與晶片鋁墊之間不易產生介金屬化合物，造成連線接點強度太低甚至虛銲的問題，在採用超音波方式連線時，由於基板不加熱，介金屬化合物更難形成，此虛銲問題將更加嚴重，因此以銅線作為連線材料其作業性是很大的挑戰；德國Semikron電子公司研發銅線包覆鋁層之複合連線材料，然而其連線作業性亦不佳，且其可靠性仍待更多驗證。
純銀具有最佳導電性及導熱性，是功率模組連線 的一個選項，然而純銀線強度不足，而且純銀線與鋁墊界面反應形成Ag2Al或Ag4Al等介金屬化合物的速率在可靠度試驗仍嫌偏高。同時由於純銀與鋁的擴散速率差異極大，容易在介金屬反應過程附帶產生克肯達耳(Kirkendall)孔洞，此脆性介金屬化合物及其附帶產生的克肯達耳孔洞均很容易造成銲線接 點龜裂，而導致功率模組封裝產品的損毀或失效；另外，文獻早有報導純銀線在鋁墊打線接合時會發生濕氣腐蝕(Humidity Corrosion)問題，更有甚者，純銀線在含水氣環境通電流時，會有相當嚴重的銀電解離子遷移(Electrolyte Migration)現象，進而產生樹葉紋理狀(Leaf Vein)的銀鬚，可能導致正負電極的短路及元件失效，因此純銀線在功率模組封裝連線應用亦面臨極大挑戰。
因應傳統鋁線與銅線在功率模組封裝連線應用的缺點，本發明揭示一種以銀為主成分再添加金與鈀的銀合金功率模組連接線，添加鈀可以提高銀合金連線的強度、抗氧化性與濕氣腐蝕性，同時鈀已被證實可以抑制銀的電解離子遷移現象，另外也有報導指出由於鈀的低擴散速率，可以減緩連線與銲墊界面之介金屬反應，然而鈀的添加量過高，可能造成晶片連線材料的硬度、脆性及電阻率均大幅提高；添加金元素的目的在於進一步提升晶片之銀合金連線的抗氧化與硫化能力，此外，然而添加過多的金元素會提高銲線成本及電阻率。此一創新之晶片銀合金連接線在功率模組進行可靠度試驗時，已經證實其與鋁墊的接合界面會形成足夠的介金屬層，以確保接合效果，而且在後續功率模組產品使用及可靠度試驗時，這些介金屬化合物成長速率極慢，亦即完美地改善了純金連線與銅連線在介金屬反應「過與不及」的缺點。而就材料成本考量，此銀金鈀合金線價格雖較銅鍍鈀線略高，但僅為純金線的30%，在功率封裝產品市場仍具有競爭優勢。
具體而言，本發明的一實施例是提供一種功率模 組封裝的連接線，上述連接線的成分是選自銀-金合金、銀-鈀合金、銀-金-鈀合金所組成之族群的其中之一，上述連接線為面心立方晶相的多晶結構而具有複數個晶粒，上述連接線的中心部位具有複數個長條形晶粒及複數個第一等軸晶粒、其餘部位由複數個第二等軸晶粒構成，其中：具有退火孿晶的晶粒的數量，佔上述連接線所有晶粒數量的30%以上；以及上述第一等軸晶粒的尺寸及上述第二等軸晶粒的尺寸大於10μm、小於上述連接線的線徑的80%。
本發明的另一實施例是提供一種功率模組封裝的 連接線，包含：一連接線基材，其成分是選自銀-金合金、銀-鈀合金、銀-金-鈀合金所組成之族群的其中之一，上述連接線基材為面心立方晶相的多晶結構而具有複數個晶粒，上述連接線基材的中心部位具有複數個長條形晶粒及複數個第一等軸晶粒、其餘部位由複數個第二等軸晶粒構成，其中具有退火孿晶的晶粒的數量佔上述連接線基材所有晶粒數量的30%以上，上述第一等軸晶粒的尺寸及上述第二等軸晶粒的尺寸大於10μm、小於上述連接線的線徑的80%；以及一或多層金屬層包覆於上述連接線基材的表面，上述一或多層金屬層的成分是選自實質上的純鋁、實質上的純金、實質上的純鈀、金-鈀合金所組成之族群的其中之一。
本發明的又另一實施例是提供一種功率模組封裝 的連接線的製造方法，包含下列步驟：將成分選自銀-金合金、銀-鈀合金、銀-金-鈀合金所組成之族群的其中之一的一線材的 一端以超音波方法接合至一功率晶片的一晶片上銲墊上，形成一第一銲點；將上述線材牽引至一陶瓷基板的一基板上銲墊上，同樣以超音波方法使其與上述陶瓷基板的上述基板上銲墊接合而形成一第二銲點；以及截斷上述線材，而在上述基板上銲墊留下與其接合的上述第二銲點，形成具有上述第一銲點與上述第二銲點的連接線；其中上述線材為面心立方晶相的多晶結構而具有複數個晶粒；上述線材的中心部位具有複數個長條形晶粒及複數個第一等軸晶粒、其餘部位由複數個第二等軸晶粒構成；具有退火孿晶的晶粒的數量，佔上述線材所有晶粒數量的30%以上；以及上述第一等軸晶粒的尺寸及上述第二等軸晶粒的尺寸大於10μm、小於上述連接線的線徑的80%。
本發明的又另一實施例是提供一種功率模組封裝 的連接線的製造方法，包含下列步驟：將一線材的一端以超音波方法接合至一功率晶片的一晶片上銲墊上，形成一第一銲點；將上述線材牽引至一陶瓷基板的一基板上銲墊上，同樣以超音波方法使其與上述陶瓷基板的上述基板上銲墊接合而形成一第二銲點；以及截斷上述線材，而在上述基板上銲墊留下與其接合的上述第二銲點，形成具有上述第一銲點與上述第二銲點的連接線；其中上述線材包含一連接線基材與一或多層金屬層包覆於上述連接線基材的表面；上述連接線基材的成分是選自銀-金合金、銀-鈀合金、銀-金-鈀合金所組成之族群的其中之一；上述連接線基材為面心立方晶相的多晶結構而具有複數個晶粒；上述連接線基材的中心部位具有複數個長條形晶粒及複數個第一等軸晶粒、其餘部位由複數個第二等軸晶粒構 成；具有退火孿晶的晶粒的數量，佔上述線材所有晶粒數量的30%以上；上述第一等軸晶粒的尺寸及上述第二等軸晶粒的尺寸大於10μm、小於上述連接線的線徑的80%；以及上述一或多層金屬層的成分是選自實質上的純鋁、實質上的純金、實質上的純鈀、金-鈀合金所組成之族群的其中之一。
在上述各實施例中，較好為：上述銀-金合金的金含量為0.01~30.00wt%，餘量為銀；上述銀-鈀合金的鈀含量為0.01~10.00wt%，餘量為銀；以及上述銀-金-鈀合金的金含量為0.01~30.00wt%、鈀含量為0.01~10.00wt%，餘量為銀。
在上述各實施例中，較好為：上述連接線已先經過500至650℃退火處理30秒至5分鐘，使其硬度介於30至65Hv。
在上述各實施例中，上述第一等軸晶粒的尺寸較好為大於或等於上述第二等軸晶粒的尺寸。
在上述各實施例中，上述連接線的線徑較好為15~300μm。
在上述各實施例中，上述一或多層金屬層的厚度較好為0.1~50μm。
在上述各實施例中，較好為：在形成上述第2銲點的步驟中，上述陶瓷基板的溫度等於室溫或已被加熱至300℃。
在上述各實施例中，較好為：將上述連接線基材在500至650℃退火處理30秒至5分鐘，使其硬度介於30至65Hv後，再以上述一或多層金屬層包覆上述連接線基材的表面，形成上述線材。
10‧‧‧功率晶片
12‧‧‧陶瓷基板
14‧‧‧晶片上銲墊
16‧‧‧基板上銲墊
18‧‧‧銲錫材料
20‧‧‧連接線
20a‧‧‧第一銲點
20b‧‧‧第二銲點
22‧‧‧長條形晶粒
24‧‧‧等軸晶粒
26‧‧‧退火孿晶
28‧‧‧等軸晶粒
29‧‧‧退火孿晶
30‧‧‧連接線
30a‧‧‧第一銲點
30b‧‧‧第二銲點
31‧‧‧連接線基材
32‧‧‧長條形晶粒
34‧‧‧等軸晶粒
35‧‧‧金屬層
36‧‧‧退火孿晶
38‧‧‧等軸晶粒
39‧‧‧退火孿晶
第1圖是一側視圖，顯示適用於本發明之功率晶片與陶瓷基板之組合。
第2A圖是一側視圖，顯示含本發明第一實施形態之連接線的功率模組封裝之結構。
第2B圖是第2A圖所示之連接線的縱剖面示意圖，顯示其縱切面的晶粒結構的一例。
第2C圖是第2A圖所示之連接線的縱剖面示意圖，顯示其縱切面的晶粒結構的另一例。
第3A圖是一側視圖，顯示含本發明第二實施形態之連接線的功率模組封裝之結構。
第3B圖是第3A圖所示之連接線的縱剖面示意圖，顯示其縱切面的晶粒結構的一例。
第3C圖是第3A圖所示之連接線的縱剖面示意圖，顯示其縱切面的晶粒結構的另一例。
第4圖是一示意圖，比較在封裝體中的本發明之連接線封裝的平均壽命與在封裝體中的傳統鋁線、銅線及鍍鈀銅線的平均壽命。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：要瞭解的是本說明書以下的揭露內容提供許多不同的實施例或範例，以實施本發明的不同特徵。以下將配合所 附圖式詳述本發明之實施例，其中同樣或類似的元件將盡可能以相同的元件符號表示。在圖式中可能誇大實施例的形狀與厚度以便清楚表面本發明之特徵。而本說明書以下的揭露內容是敘述各個構件及其排列方式的特定範例，以求簡化發明的說明。當然，這些特定的範例並非用以限定本發明。例如，若是本說明書以下的揭露內容敘述了將一第一特徵形成於一第一特徵之上或上方，即表示其包含了所形成的上述第一特徵與上述第二特徵是直接接觸的實施例，亦包含了尚可將附加的特徵形成於上述第一特徵與上述第二特徵之間，而使上述第一特徵與上述第二特徵可能未直接接觸的實施例。另外，本說明書以下的揭露內容可能在各個範例中使用重複的元件符號，以使說明內容更加簡化、明確，但是重複的元件符號本身並未指示不同的實施例及/或結構之間的關係。
另外，在本案專利說明書中，在數值相關敘述後 接「以上」、「以下」之詞來敘述數值範圍的情況中，除非另有加註，相關的數值範圍是包含上述「以上」、「以下」之詞前接的數值。
請參考第1圖，是一側視圖，顯示適用於本發明之 功率晶片10與陶瓷基板12之組合。在功率晶片10與陶瓷基板12之上方，分別具有一晶片上銲墊14與一基板上銲墊16。此外，功率晶片10是以一銲錫材料18固定在陶瓷基板12上方。上述「銲錫」材料18，泛指含錫且適用於銲接的材料。
【第一實施形態】
請參考第2A~2C圖，說明本發明第一形態之功率模 組封裝的連接線及其製造方法。
請參考第2A圖，在一實施例中，將一線材(未繪示) 先經過500至650℃退火處理30秒至5分鐘，使其硬度介於30至65Hv，再將此線材的一端以超音波方法接合至功率晶片10的晶片上銲墊14上而形成第一銲點20a，再將此線材牽引至陶瓷基板12的基板上銲墊16上，同樣以超音波方法使其與陶瓷基板12的基板上銲墊16接合而形成第二銲點20b，然後截斷此線材，而在基板上銲墊16留下與其接合的第二銲點20b，形成具有第一銲點20a與第二銲點20b的連接線20，此線材及以此線材形成的連接線20的成分是選自銀-金合金、銀-鈀合金、銀-金-鈀合金所組成之族群的其中之一。在另一實施例中，若對此線材或連接線20的硬度無特殊需求，亦可省略前述退火處理。在一實施例中，此線材或連接線20的線徑為15~300μm；特別是適用於功率模組封裝的實施例中，此線材或連接線20的線徑為25~300μm；在另一實施例中，此線材或連接線20的線徑無特別限制，依實際需求而定。
上述銀-金、銀-鈀、銀-金-鈀等合金是指以銀為主 成分再添加金及/或鈀的合金，且金、鈀的含量不大於作為主成分的銀的含量。在一實施例中，上述銀-金合金的金含量為0.01~30.00wt%，餘量為銀；上述銀-鈀合金的鈀含量為0.01~10.00wt%，餘量為銀；上述銀-金-鈀合金的金含量為0.01~30.00wt%、鈀含量為0.01~10.00wt%，餘量為銀。在此線材或連接線20中，添加鈀可以提高銀合金線材或連接線的強度、抗氧化性與濕氣腐蝕性，同時鈀已被證實可以抑制銀的電 解離子遷移現象，另外也有報導指出由於鈀的低擴散速率，可以減緩連接線與銲墊界面之介金屬反應。若鈀的添加量低於0.01wt%，則前述功效不明顯，實質上等於未添加鈀；若鈀的添加量高於10.00wt%，可能造成此線材或連接線20的硬度、脆性及電阻率均大幅提高。此外，在此線材或連接線20中添加金元素的目的在於進一步提升功率模組封裝中的連接線20的抗氧化與硫化能力。若金的添加量低於0.01wt%，則前述功效不明顯，實質上等於未添加金；若金的添加量高於30.00wt%，則添加過多的金元素會提高此線材或連接線20的成本及電阻率。
如第2B圖所示，此線材或連接線20的縱切面包含 中心部位的長條形晶粒22及外圍(其他部位)的等軸晶粒24，部份等軸晶粒24內部包含退火孿晶26，其中具有退火孿晶26的晶粒的數量是佔此線材或連接線20的所有晶粒數量的30%以上。 在此線材或連接線20的中心部位除了上述之長條形晶粒22，亦可能存在如第2C圖所示之另一等軸晶粒28，部份等軸晶粒28內部亦包含退火孿晶29。在此情況同樣地，具有退火孿晶26、29的晶粒的數量是佔此線材或連接線20的所有晶粒數量的30%以上。
無論是等軸晶粒僅分布在線材或連接線20的外圍 (僅具有等軸晶粒24)、或是在線材或連接線20的中心部位及外圍皆有等軸晶粒(具有等軸晶粒24及28)，這些等軸晶粒的尺寸(grain size)較好為大於10μm、小於線材或連接線20的線徑80%。前述適用於功率模組封裝的實施例中，此線材或連接線20的線徑為25~300μm，這樣的粗線材在作打線接合時，將無 法使用熔融自由結球(Free Air Ball)熱壓接合技術，一般採用會超音波接合方法。在此情況下若這些等軸晶粒的尺寸小於10μm，會使此線材的硬度太高，會有造成對應的晶片上銲墊14及/或基板上銲墊16(特別是使用鋁墊的情況)破裂，而無法接合，並造成功率晶片10及/或陶瓷基板12的損失而對製程良率造成不利影響。此時，若這些等軸晶粒的尺寸過大而大於線材或連接線20的線徑的80%，則此線材或連接線20的強度(例如降伏強度、抗拉強度等)會急遽降低，而會有在作業過程中線材或連接線20容易變形(變細)甚至斷線的問題。相對於此，若這些等軸晶粒的尺寸在上述範圍內，則此線材或連接線20的硬度適中而不至造成對應的晶片上銲墊14或基板上銲墊16破裂，在強度(例如降伏強度、抗拉強度等)方面，則藉由使具有退火孿晶的等軸晶粒的數量比例在上述範圍內，可以經由孿晶的低能量晶界使此線材或連接線20保持足夠的強度。
此外，這些中心部位之等軸晶粒28的尺寸可能大 於外圍的等軸晶粒24，或相等於外圍的等軸晶粒24之尺寸。本案為了說明方便，是將線材或連接線20的中心部位具有長條形晶粒22、等軸晶粒28的情況分別示於第2B及2C圖，但實際上在線材或連接線20的中心部位具有等軸晶粒28的情況，會有在中心部位並存長條形晶粒22與等軸晶粒28之情況。
【第二實施形態】
請參考第3A~3C圖，說明本發明第二形態之功率模組封裝的連接線及其製造方法。
請參考第3A圖，在一實施例中，將一線材(未繪示) 的一端以超音波方法接合至功率晶片10的銲墊14上而形成第一銲點30a，再將此線材牽引至陶瓷基板12的基板上銲墊16上，同樣以超音波方法使其與陶瓷基板12的基板上銲墊16接合而形成第二銲點30b，然後截斷此線材，而在基板上銲墊16留下與其接合的第二銲點30b，形成具有第一銲點30a與第二銲點30b的連接線30，此線材及以此線材形成的連接線30是包含一連接線基材31、一或多層金屬層35包覆於連接線基材31的表面。在一實施例中，在形成第二銲點30b的步驟中，陶瓷基板12的溫度等於室溫；在另一實施例中，在形成第二銲點30b的步驟中，陶瓷基板12是已被加熱至300℃的狀態。另外，在一實施例中，此線材或連接線30的線徑為15~300mm；在另一實施例中，此線材或連接線30的線徑無特別限制，依實際需求而定。為了顯示、說明上的方便，第3A~3C圖僅繪示出單層的金屬層35，但實際上亦可以依需求設置二層以上的金屬層35。
連接線基材31的成分是選自銀-金合金、銀-鈀合 金、銀-金-鈀合金所組成之族群的其中之一。在另一實施例中，若對此線材或連接線20的硬度有特殊需求，可使連接線基材31先經過500至650℃退火處理30秒至5分鐘，使其硬度介於30至65Hv，再將金屬層35包覆於連接線基材31的表面，而形成上述線材。
上述銀-金、銀-鈀、銀-金-鈀等合金是指以銀為主 成分再添加金及/或鈀的合金，且金、鈀的含量不大於作為主成分的銀的含量。在一實施例中，上述銀-金合金的金含量為0.01~30.00wt%，餘量為銀；上述銀-鈀合金的鈀含量為 0.01~10.00wt%，餘量為銀；上述銀-金-鈀合金的金含量為0.01~30.00wt%、鈀含量為0.01~10.00wt%，餘量為銀。在此線材或連接線30中，添加鈀可以提高銀合金線材或連接線的強度、抗氧化性與濕氣腐蝕性，同時鈀已被證實可以抑制銀的電解離子遷移現象，另外也有報導指出由於鈀的低擴散速率，可以減緩連接線與銲墊界面之介金屬反應。若鈀的添加量低於0.01wt%，則前述功效不明顯，實質上等於未添加鈀；若鈀的添加量高於10.00wt%，可能造成此線材或連接線30的硬度、脆性及電阻率均大幅提高。此外，在此線材或連接線30中添加金元素的目的在於進一步提升功率模組封裝中的連接線30的抗氧化與硫化能力。若金的添加量低於0.01wt%，則前述功效不明顯，實質上等於未添加金；若金的添加量高於30.00wt%，則添加過多的金元素會提高此線材或連接線30的成本及電阻率。
如第3B圖所示，此線材或連接線20的縱切面中， 在連接線基材31所佔部分包含連接線基材31的中心部位的長條形晶粒32及外圍(其他部位)的等軸晶粒34，部份等軸晶粒34內部包含退火孿晶36，其中具有退火孿晶36的晶粒的數量是佔此連接線基材31的所有晶粒數量的30%以上。在此連接線基材31的中心部位除了上述之長條形晶粒32，亦可能存在如第3C圖所示之另一等軸晶粒38，部份等軸晶粒38內部亦包含退火孿晶39。同樣地，具有退火孿晶36、39的晶粒的數量是佔連接線基材31的所有晶粒數量的30%以上。無論是等軸晶粒僅分布在線材或連接線20的外圍(僅具有等軸晶粒24)、或是在線材或連接線20的中心部位及外圍皆有等軸晶粒(具有等軸晶粒24及 28)，這些等軸晶粒的尺寸(grain size)較好為大於10μm、小於線材或連接線20的線徑的80%。此外，這些中心部位之等軸晶粒38的尺寸可能大於外圍的等軸晶粒34，或相等於外圍的等軸晶粒34之尺寸。本案為了說明方便，是將連接線基材31具有長條形晶粒32、等軸晶粒38的情況分別示於第3B及3C圖，但實際上在連接線基材31的中心部位具有等軸晶粒38的情況，會有在中心部位並存長條形晶粒32與等軸晶粒38之情況。
在本說明書中所述線材、連接線或連接線基材的 「中心部位」，在本說明書中指的是從線材、連接線或連接線基材的軸心起算沿著線材、連接線或連接線基材半徑方向的30%的半徑值的範圍內的部位。
包覆連接線基材31的表面的金屬層35可由單層或 多層金屬層構成，此金屬層35的材質是選自實質上的純鋁、實質上的純金、實質上的純鈀、金-鈀合金所組成之族群的其中之一。藉由此金屬層35以增強線材與銲墊的超音波接合性。另外，此金屬層35的厚度較好為0.1~50μm。再者，為了說明上的方便第3B、3C圖中未顯示此金屬層35的晶粒組織，金屬層35的晶粒組織亦為多晶組織。
關於本案專利說明書全文所述「實質上的......」、 「實質上的......」等，以「實質上的......」為例，係指在設計上期望為完全不含其他元素、化合物等的雜質的純金，但在實際冶煉、精煉、鍍膜等的過程中卻難以完全除去上述雜質而達成數學上或理論上含100%的純金，而當上述雜質含量的範圍落於對應的標準或規格所訂定的允收範圍內，就視為「實質上的 純金」。其他實質上的純鈀的意義亦同。本發明所屬技術領域中具有通常知識者應當瞭解依據不同的性質、條件、需求等等，上述對應的標準或規格會有所不同，故下文中並未列出特定的標準或規格。
本發明乃經過諸位發明人長久、精心的研究，尋 找出最佳的功率晶片的連接線成分及晶粒，其中以銀為主成分可確保功率晶片的連接線的導電性與導熱性，再添加適量的金元素可提升功率晶片的連接線的抗腐蝕性與機械性質，添加適量的鈀元素可抑制功率晶片連線與銲墊的介金屬反應，改善其接合強度；本發明的功率晶片的連接線的晶粒含有大量退火孿晶，提供了功率晶片的連接線高導電性、高導熱性、優良抗氧化性與氯離子腐蝕性。最吸引人的是經由孿晶界可以有效抑制電遷移現象，而且由於低能量孿晶界對其所在晶粒周圍其他高角度晶界有固鎖作用，使其不易移動，因而抑制晶粒成長，幾乎不會產生熱影響區。另一方面，孿晶與其所在晶粒的不同結晶方位，因此同樣可以阻礙差排移動，發揮材料強化效應。因此本發明之功率晶片的連接線的拉伸強度及延展性均高於一般習知的微細晶粒的功率晶片連接線，這些優點使得利用本發明的功率晶片的連接線所構成模組在可靠度試驗時展現極佳的成績。
【實施例】 【實施例1】
為了驗證本發明功率模組封裝的連接線所具備優異性能，以彰顯本發明之改良功效，將一直徑200μm的 Ag-8Au-3Pd合金線材的一端以超音波方法接合至功率晶片的鋁銲墊上而形成第一銲點，再將此線材牽引至一氧化鋁陶瓷基板的銅銲墊上，同樣以超音波方法使其與氧化鋁陶瓷基板的銅銲墊接合而形成第二銲點，然後截斷此線材，而在銅銲墊留下與其接合的第二銲點，形成具有上述第一銲點與上述第二銲點的連接線。
在金相觀察中，使用本實施例1之連接線的等軸晶粒中，有高達36%的數量的等軸晶粒含有退火孿晶，使用本實施例1之連接線而組裝完成之功率模組封裝產品經過一系列可靠度試驗，結果綜合示於表1，其中最嚴苛的壓力鍋測試(Pressure Cooker Test,PCT)可耐受128小時以上，另一同樣嚴苛的高度加速壽命試驗(Highly Accelerated Stress Test,HAST)可達到128小時以上。
【實施例2】
將一直徑200μm的表面包覆厚度1μm Au層的Ag-4Pd合金線材的一端以超音波方法接合至功率晶片的鋁銲墊上而形成第一銲點，再將此線材牽引至一氧化鋁陶瓷基板的銅銲墊上，同樣以超音波方法使其與氧化鋁陶瓷基板的銅銲墊接合而形成第二銲點，然後截斷此線材，而在銅銲墊留下與其接合的第二銲點，形成具有上述第一銲點與上述第二銲點的連接線。
在金相觀察中，使用本實施例2之晶片連線含有高達32%退火孿晶，其組裝完成之功率模組封裝產品經過一系列可靠度試驗，結果綜合示於表1，其中最嚴苛的壓力鍋測試(Pressure Cooher Test,PCT)可耐受128小時以上，另一同樣嚴苛的高度加速壽命試驗(Highly Accelerated Stress Test,HAST)可達到128小時以上。
【對照例1】
將一直徑200μm的鋁線材的一端以超音波方法接合至功率晶片的鋁銲墊上而形成第一銲點，再將此線材牽引至一氧化鋁陶瓷基板的銅銲墊上，同樣以超音波方法使其與氧化鋁陶瓷基板的銅銲墊接合而形成第二銲點，然後截斷此線材， 而在銅銲墊留下與其接合的第二銲點，形成具有上述第一銲點與上述第二銲點的連接線。
使用此對照例1之鋁連接線之晶粒完全不含退火孿晶，其功率模組封裝產品的可靠度測試，壓力鍋測試(Pressure Cooker Test,PCT)僅達96小時，高度加速壽命試驗亦僅達96小時。
【實施例3】
為了驗證本發明之功率模組封裝的連接線所具備優異性能，以彰顯本發明之改良功效，將Ag-0.5Pd、Ag-3Pd、Ag-4Pd、Ag-8Au-3Pd、Ag-15Au-3Pd等銀合金線材的一端以超音波方法接合至功率晶片的鋁銲墊上而形成第一銲點，再將此線材牽引至一氧化鋁陶瓷基板的銅銲墊上，以超音波方法使其與氧化鋁陶瓷基板的銅銲墊接合而形成第一銲點，然後截斷這些線材，而在銅銲墊留下與其接合的第二銲點，形成具有上述第一銲點與上述第二銲點的連接線。然後通入不同電流，直到連接線燒斷。為了對照結果，亦將鋁線、銅線及鍍鈀銅線的一端以超音波方法接合至功率晶片的鋁銲墊上而形成第一銲點，再將此線材牽引至一氧化鋁陶瓷基板的銅銲墊上，以超音波方法使其與氧化鋁陶瓷基板的銅銲墊接合而形成第一銲點，然後截斷此線材，而在銅銲墊留下與其接合的第二銲點，形成具有上述第一銲點與上述第二銲點的連接線。然後通入不同電流，直到連接線燒斷。如第4圖所示，其證實使用本發明所揭示合金組成的連接線之封裝的平均壽命遠高於使用傳統鋁線、銅線及鍍鈀銅線之封裝的平均壽命。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧功率晶片
12‧‧‧陶瓷基板
14‧‧‧晶片上銲墊
16‧‧‧基板上銲墊
18‧‧‧銲錫材料
20‧‧‧連接線
20a‧‧‧第一銲點
20b‧‧‧第二銲點

Claims (24)

  1. 一種功率模組封裝的連接線，該連接線的成分是選自銀-金合金、銀-鈀合金、銀-金-鈀合金所組成之族群的其中之一，該連接線為面心立方晶相的多晶結構而具有複數個晶粒，該連接線的中心部位具有複數個長條形晶粒及複數個第一等軸晶粒、其餘部位由複數個第二等軸晶粒構成，其中：具有退火孿晶的晶粒的數量，佔該連接線所有晶粒數量的30%以上；以及該些第一等軸晶粒的尺寸及該些第二等軸晶粒的尺寸大於10μm、小於該連接線的線徑的80%。
  2. 如申請專利範圍第1項所述之功率模組封裝的連接線，其中：該銀-金合金的金含量為0.01~30.00wt%，餘量為銀；該銀-鈀合金的鈀含量為0.01~10.00wt%，餘量為銀；以及該銀-金-鈀合金的金含量為0.01~30.00wt%、鈀含量為0.01~10.00wt%，餘量為銀。
  3. 如申請專利範圍第1項所述之功率模組封裝的連接線，其中該連接線已先經過500至650℃退火處理30秒至5分鐘，使其硬度介於30至65Hv。
  4. 如申請專利範圍第1項所述之功率模組封裝的連接線，其中該些第一等軸晶粒的尺寸大於或等於該些第二等軸晶粒的尺寸。
  5. 如申請專利範圍第1至4項任一項所述之功率模組封裝的連接線，其中該連接線的線徑為15~300μm。
  6. 一種功率模組封裝的連接線，包含：一連接線基材，其成分是選自銀-金合金、銀-鈀合金、銀-金-鈀合金所組成之族群的其中之一，該連接線基材為面心立方晶相的多晶結構而具有複數個晶粒，該連接線基材的中心部位具有複數個長條形晶粒及複數個第一等軸晶粒、其餘部位由複數個第二等軸晶粒構成，其中具有退火孿晶的晶粒的數量佔該連接線基材所有晶粒數量的30%以上，該些第一等軸晶粒的尺寸及該些第二等軸晶粒的尺寸大於10μm、小於該連接線的線徑的80%；以及一或多層金屬層包覆於該連接線基材的表面，上述一或多層金屬層的成分是選自實質上的純鋁、實質上的純金、實質上的純鈀、金-鈀合金所組成之族群的其中之一。
  7. 如申請專利範圍第6項所述之功率模組封裝的連接線，其中：該銀-金合金的金含量為0.01~30.00wt%，餘量為銀；該銀-鈀合金的鈀含量為0.01~10.00wt%，餘量為銀；以及該銀-金-鈀合金的金含量為0.01~30.00wt%、鈀含量為0.01~10.00wt%，餘量為銀。
  8. 如申請專利範圍第6項所述之功率模組封裝的連接線， 其中該連接線已先經過500至650℃退火處理30秒至5分鐘，使其硬度介於30至65Hv。
  9. 如申請專利範圍第6項所述之功率模組封裝的連接線，其中該些第一等軸晶粒的尺寸大於或等於該些第二等軸晶粒的尺寸。
  10. 如申請專利範圍第6至9項任一項所述之連接線，其中該連接線的線徑為15~300μm。
  11. 如申請專利範圍第6項所述之功率模組封裝的連接線，其中上述一或多層金屬層的厚度為0.1~50μm。
  12. 一種功率模組封裝的連接線的製造方法，包含下列步驟：將成分選自銀-金合金、銀-鈀合金、銀-金-鈀合金所組成之族群的其中之一的一線材的一端以超音波方法接合至一功率晶片的一晶片上銲墊上，形成一第一銲點；將該線材牽引至一陶瓷基板的一基板上銲墊上，同樣以超音波方法使其與該陶瓷基板的該基板上銲墊接合而形成一第二銲點；以及截斷該線材，而在該基板上銲墊留下與其接合的該第二銲點，形成具有該第一銲點與該第二銲點的連接線；其中該線材為面心立方晶相的多晶結構而具有複數個晶粒；該線材的中心部位具有複數個長條形晶粒及複數個第一等軸晶粒、其餘部位由複數個第二等軸晶粒構成； 具有退火孿晶的晶粒的數量，佔該線材所有晶粒數量的30%以上；以及該些第一等軸晶粒的尺寸及該些第二等軸晶粒的尺寸大於10μm、小於該連接線的線徑的80%。
  13. 如申請專利範圍第12項所述之功率模組封裝的連接線的製造方法，其中在形成該第2銲點的步驟中，該陶瓷基板的溫度等於室溫或已被加熱至300℃。
  14. 如申請專利範圍第12項所述之功率模組封裝的連接線的製造方法，其中：該銀-金合金的金含量為0.01~30.00wt%，餘量為銀；該銀-鈀合金的鈀含量為0.01~10.00wt%，餘量為銀；以及該銀-金-鈀合金的金含量為0.01~30.00wt%、鈀含量為0.01~10.00wt%，餘量為銀。
  15. 如申請專利範圍第12項所述之功率模組封裝的連接線的製造方法，更包含：將該線材牽引至該功率晶片的該晶片上銲墊上之前，將該線材在500至650℃退火處理30秒至5分鐘，使其硬度介於30至65Hv。
  16. 如申請專利範圍第12項所述之功率模組封裝的連接線的製造方法，其中該些第一等軸晶粒的尺寸大於或等於該些第二等軸晶粒的尺寸。
  17. 如申請專利範圍第12至16項任一項所述之功率模組封裝的連接線的製造方法，其中該線材的線徑為15~300μm。
  18. 一種功率模組封裝的連接線的製造方法，包含：將一線材的一端以超音波方法接合至一功率晶片的一晶片上銲墊上，形成一第一銲點；將該線材牽引至一陶瓷基板的一基板上銲墊上，同樣以超音波方法使其與該陶瓷基板的該基板上銲墊接合而形成一第二銲點；以及截斷該線材，而在該基板上銲墊留下與其接合的該第二銲點，形成具有該第一銲點與該第二銲點的連接線；其中該線材包含一連接線基材與一或多層金屬層包覆於該連接線基材的表面；該連接線基材的成分是選自銀-金合金、銀-鈀合金、銀-金-鈀合金所組成之族群的其中之一；該連接線基材為面心立方晶相的多晶結構而具有複數個晶粒；該連接線基材的中心部位具有複數個長條形晶粒及複數個第一等軸晶粒、其餘部位由複數個第二等軸晶粒構成；具有退火孿晶的晶粒的數量，佔該線材所有晶粒數量的30%以上；該些第一等軸晶粒的尺寸及該些第二等軸晶粒的尺寸大於10μm、小於該連接線的線徑的80%；以及 上述一或多層金屬層的成分是選自實質上的純鋁、實質上的純金、實質上的純鈀、金-鈀合金所組成之族群的其中之一。
  19. 如申請專利範圍第18項所述之功率模組封裝的連接線的製造方法，其中在形成該第2銲點的步驟中，該陶瓷基板的溫度等於室溫或已被加熱至300℃。
  20. 如申請專利範圍第18項所述之功率模組封裝的連接線的製造方法，其中：該銀-金合金的金含量為0.01~30.00wt%，餘量為銀；該銀-鈀合金的鈀含量為0.01~10.00wt%，餘量為銀；以及該銀-金-鈀合金的金含量為0.01~30.00wt%、鈀含量為0.01~10.00wt%，餘量為銀。
  21. 如申請專利範圍第18項所述之功率模組封裝的連接線的製造方法，更包含：將該連接線基材在500至650℃退火處理30秒至5分鐘，使其硬度介於30至65Hv後，再以上述一或多層金屬層包覆該連接線基材的表面，形成該線材。
  22. 如申請專利範圍第18項所述之功率模組封裝的連接線的製造方法，其中該些第一等軸晶粒的尺寸大於或等於該些第二等軸晶粒的尺寸。
  23. 如申請專利範圍第18至22項任一項所述之功率模組封裝的連接線的製造方法，其中該線材的線徑為15~300μm。
  24. 如申請專利範圍第18項所述之功率模組封裝的連接線的製造方法，其中上述一或多層金屬層的厚度為0.1~50μm。
TW103134999A 2014-10-08 2014-10-08 功率模組封裝的連接線及其製造方法 TWI559417B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW103134999A TWI559417B (zh) 2014-10-08 2014-10-08 功率模組封裝的連接線及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103134999A TWI559417B (zh) 2014-10-08 2014-10-08 功率模組封裝的連接線及其製造方法

Publications (2)

Publication Number Publication Date
TW201614745A TW201614745A (en) 2016-04-16
TWI559417B true TWI559417B (zh) 2016-11-21

Family

ID=56361280

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103134999A TWI559417B (zh) 2014-10-08 2014-10-08 功率模組封裝的連接線及其製造方法

Country Status (1)

Country Link
TW (1) TWI559417B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI599664B (zh) * 2016-09-13 2017-09-21 樂金股份有限公司 用於功率模組封裝之金屬帶材
TWI797652B (zh) * 2020-09-02 2023-04-01 日商日本特殊陶業股份有限公司 接合體、保持裝置及靜電夾頭

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200802773A (en) * 2006-03-27 2008-01-01 Fairchild Semiconductor Corporaton Semiconductor devices and electrical parts manufacturing using metal coated wires
TW201247905A (en) * 2012-01-02 2012-12-01 Wire technology co ltd Alloy wire and methods for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200802773A (en) * 2006-03-27 2008-01-01 Fairchild Semiconductor Corporaton Semiconductor devices and electrical parts manufacturing using metal coated wires
TW201247905A (en) * 2012-01-02 2012-12-01 Wire technology co ltd Alloy wire and methods for manufacturing the same

Also Published As

Publication number Publication date
TW201614745A (en) 2016-04-16

Similar Documents

Publication Publication Date Title
TWI524443B (zh) 功率半導體裝置及其製造方法、以及接合線
Uno et al. Surface-enhanced copper bonding wire for LSI
TWI518706B (zh) 用於半導體裝置之接合線
US20130233593A1 (en) Composite wire of silver-palladium alloy coated with metallic thin film and method thereof
TWI394849B (zh) 銀基合金線材及其製造方法
JP5529992B1 (ja) ボンディング用ワイヤ
TWI599664B (zh) 用於功率模組封裝之金屬帶材
US20130233594A1 (en) Composite wire of silver-gold-palladium alloy coated with metal thin film and method thereof
WO2013018238A1 (ja) ボールボンディングワイヤ
JP5671512B2 (ja) ボンディング用ワイヤ
EP2662890A1 (en) Aluminium coated copper bond wire and method of making the same
JP2012084788A (ja) 高温半導体素子用平角状銀（Ａｇ）クラッド銅リボン
Manoharan et al. Advancements in silver wire bonding
TWI559417B (zh) 功率模組封裝的連接線及其製造方法
Tsai et al. An innovative annealing-twinned Ag-Au-Pd bonding wire for IC and LED packaging
EP3557609A1 (en) Method of manufacturing an aluminium coated copper ribbon and a device using the same
JPH10326803A (ja) 半導体素子用金銀合金細線
Uno et al. Surface-enhanced copper bonding wire for LSI and its bond reliability under humid environment
TWI796739B (zh) 合金銲線
JP5465874B2 (ja) 銅ボンディングワイヤの製造方法および該製造方法を用いた銅ボンディングワイヤ
TWI778583B (zh) 銀合金線材
CN104218012A (zh) 金属焊线及其制造方法
TWI471899B (zh) 耐電熱銀基雙相線及其製造方法
Tseng et al. Wire bonding of Au-coated Ag wire: Bondwire properties, bondability and IMCs formation
TWI429769B (zh) 無鍍層鈀網合金線及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees