TWI389311B - 半導體裝置及製造方法 - Google Patents

半導體裝置及製造方法 Download PDF

Info

Publication number
TWI389311B
TWI389311B TW095118164A TW95118164A TWI389311B TW I389311 B TWI389311 B TW I389311B TW 095118164 A TW095118164 A TW 095118164A TW 95118164 A TW95118164 A TW 95118164A TW I389311 B TWI389311 B TW I389311B
Authority
TW
Taiwan
Prior art keywords
semiconductor
regions
region
type
conductivity type
Prior art date
Application number
TW095118164A
Other languages
English (en)
Other versions
TW200707733A (en
Inventor
Vishnu K Khemka
Ronghua Zhu
Amitava Bose
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of TW200707733A publication Critical patent/TW200707733A/zh
Application granted granted Critical
Publication of TWI389311B publication Critical patent/TWI389311B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

半導體裝置及製造方法
本發明一般相關於半導體零件，尤其相關於半導體電晶體及製造方法。
功率裝置係設計成能耐高電流高電壓的電子零件，該等高電流高電壓存在於運動控制式安全氣囊展開及汽車燃料噴射驅動器等功率裝置中。該功率橫向雙擴散型金屬氧化物半導體(LDMOS)場效電晶體(FET)裝置，本文中稱為一功率LDMOS裝置，越來越普遍用於此類功率應用。當功率科技發展之際，功率應用需要具有高崩潰電壓的更小功率裝置。
用於功率LDMOS的許多應用需要在某些輸出節點上包括一串聯逆向二極體，以實現正及負兩方向中的電壓阻斷能力。當該應用無法容忍該LDMOS本體二極體時，如當有一規律輸出未具有從該輸出至該輸入的逆向路徑時，使用一分開的二極體與該LDMOS或二個背對背的LDMOS結構串聯，以達成兩方向中的高崩潰電壓。當需要多個LDMOS裝置或需要一個LDMOS二極體結構時，存在裝置不匹配的問題。在此等類型裝置中，預期有一特定比例的不匹配。絕緣閘雙極電晶體(IGBT)提供一替代結構。
IGBT係設計用於功率應用，及結合金屬氧化物半導體(MOS)閘控及一雙極電流機構。IGBT合併金屬氧化物半導體場效電晶體(MOSFET)及雙極接面電晶體(BJT)兩者的特點。IGBT具有比MOSFET高的電流密度，及比BJT快的切換特性。IGBT是今日用於高功率(>10 kW)、低至中頻(高達30 kHz)應用的主要選擇。
IGBT裝置同時具備高電流/高電壓操作及高輸入阻抗的特點。以一絕緣閘雙極電晶體(IGBT)取代功率LDMOS多層結構，在所需裝置面積中提供相當大的節省。意即，因一IGBT中的導通電阻較低，因此IGBT裝置相當程度地小於一LDMOS二極體結構或一LDMOS－LDMOS結構。
此外，傳統的LDMOS裝置飽受少數載子電流進入基板之苦，其可損害周圍的裝置。IGBT裝置結構較不受此類基板注入的影響。IGBT通常未具有與一標準LDMOS本體二極體相關聯的相同逆向恢復時間。
因此，期望提供一種高電壓IGBT結構，以用於矽塊式(非絕緣上矽(SOI))功率積體電路(IC)。此外，由本發明的後續詳細說明及後附申請專利範圍，配合附圖及本發明的此背景，將使本發明的其他期望特點及特性明朗化。
 相關申請案
本申請案已於2005年6月2日在美國提出申請，專利申請號為11/144570。
因此，揭示一種半導體零件，包括：一橫向絕緣閘雙極電晶體(IGBT)，其包括：一半導體基板，其具有一第一傳導類型；一埋入式半導體區域，其具有一第二傳導類型及位於該半導體基板上方；複數個第一半導體區域，其具有該第一傳導類型及位於該埋入式半導體區域上方；複數個第二半導體區域，其具有該第一傳導類型及位於該第一半導體區域上方；複數個第三半導體區域，其具有該第二傳導類型及位於該第一半導體區域上方；一沈錘區域，其具有該第二傳導類型，及設置在該等複數個第一半導體區域與該等複數個第三半導體區域之間，其中該沈錘區域電連接該埋入式半導體區域與該等複數個第三半導體區域；一射極，其具有該第一傳導類型及設置在該等第二半導體區域的一者中；一集極，其具有該第一傳導類型及設置在該等第二半導體區域的另一者中；及一多晶場板，其形成在該第二本體區域之一部分及該等複數個第三半導體區域之一者之一部分上方，該第二本體區域具有形成在其中之該集極，其中該第三半導體區域及該埋入式半導體區域使該等複數個第一半導體區域空乏，以回應在該集極與該射極之間施加的一逆向偏壓電位。各該等複數個第一半導體區域具有一第一部分及一第二部分，及各該等第一部分的一摻雜濃度小於各該等第二部分的一摻雜濃度。該等第二及第三半導體區域形成複數個主動區以用於該IGBT。在所有該等複數個第一半導體區域下方，該埋入式半導體區域係連續的。該多晶場板電連接到與該集極相同的一電位，及提供高逆向阻斷能力。該第一傳導類型係P型，及該第二傳導類型係N型。
此外，揭示一種包括有一絕緣閘雙極電晶體(IGBT)的半導體零件，包括：一半導體基板，其具有一表面；一半導體磊晶層，其位於該半導體基板的該表面上方；一N型埋入式半導體區域，其位於該半導體磊晶層中；複數個P型半導體區域，其位於該半導體磊晶層中及該N型埋入式半導體區域上方；複數個P型本體區域，其位於該半導體磊晶層中及複數個P型半導體區域上方；複數個N型漂移區域，其位於該半導體磊晶層中及複數個P型半導體區域上方；一N型沈錘區域，其設置在該等複數個P型半導體區域與該等複數個P型本體區域之間，其中該N型沈錘區域電連接該N型埋入式半導體區域與該等複數個N型漂移區域；一P型射極區域，其設置在該等P型本體區域的一者中；一P型集極區域，其設置在該等P型本體區域的另一者中；及一多晶場板，其形成在該P型本體區域中之一部分及該N型漂移區域之一部分上方，該P型本體區域具有形成在其中之該集極，其中該等複數個P型半導體區域配置成被空乏，以回應橫越該IGBT施加的一逆向偏壓電位。在該半導體磊晶層中及該N型埋入式半導體區域上方，各該等複數個P型半導體區域具有一第一部分及一第二部分，及各該等第一部分的一摻雜濃度小於各該等第二部分的一摻雜濃度。該等複數個P型本體區域及該等複數個N型漂移區域形成複數個主動區以用於該IGBT。該N型埋入式半導體區域的數個部分在所有該等複數個第一半導體區域下方是連續的。該多晶場板電連接到與該P型集極相同的一電位，及提供高逆向阻斷能力。
最後，揭示一種製造一半導體零件的方法，包括：提供一合成基板，其包括一半導體基板上方的一半導體磊晶層，該合成基板具有一第一傳導類型；在該磊晶層中形成一埋入式半導體區域，其具有該第一傳導類型；在該磊晶層中形成一第一半導體區域，其具有該第一傳導類型及位於該埋入式半導體區域上方；在該磊晶層中形成複數個第二半導體區域，其具有該第一傳導類型及位於該第一傳導類型上方；在該磊晶層中形成一第三半導體區域，其具有該第二傳導類型及位於該第一半導體區域上方；形成一沈錘區域，其設置在該第一半導體區域及該第三半導體區域中，藉此界定複數個第一半導體區域及複數個第三半導體區域；在該磊晶層的該等第二半導體區域的一者中設置一射極，其具有該第一傳導類型；在該磊晶層的該等第二半導體區域的另一者中設置一集極，其具有該第一傳導類型；及形成一多晶場板，其位該第三半導體區域的一部分及該第三半導體區域的一部分上方，該第三半導體區域具有形成於其中的該集極，其中該等複數個第三半導體區域及該埋入式半導體區域使該等複數個第一半導體區域空乏，以回應在該等複數個第二半導體區域與該等複數個第三半導體區域之間施加的一逆向偏壓電位。該第一傳導類型係P型，及該第二傳導類型係N型。形成該埋入式半導體區域以作為一連續層。該方法尚可包括摻雜各該等第二半導體區域以界定一第一部分及一第二部分的步驟，在該磊晶層中的該等複數個第二半導體區域的一者下方形成各該等第一部分的至少一大體部分，在該磊晶層中的該等複數個第三半導體區域的一者下方形成各該等第二部分的至少一大體部分，及各該等第一部分的一摻雜濃度小於各該等第二部分的一摻雜濃度。該多晶場板電連接到集極，及提供高逆向阻斷能力。
本發明以下的詳細說明本質上僅為示範，並非用以限制本發明或本發明的應用及用途。此外，亦不欲受限於本發明前述背景中提出的任何理論或本發明以下的詳細說明。
現有的科技藉由利用具有減少表面場(RESURF)結構的一功率裝置，努力滿足功率裝置中的高崩潰電壓需求。具有一RESURF結構的一功率裝置包括：(1)一第一半導體區域，其作為具有一第一傳導類型的一RESURF區域；及(2)一第二半導體區域，其作為具有一第二傳導類型的一漂移區域。該RESURF區域使該漂移區域空乏，因此減少該漂移區中的電場，及容許一較高崩潰電壓以用於該功率裝置。此類型的RESURF結構在本文中稱為一"單一RESURF"結構。
另一方面，一個雙RESURF結構包括：(1)第一及第三半導體區域，其作為具有一第一傳導類型的數個RESURF區域；及(2)一第二半導體區域，其作為具有一第二傳導類型的一漂移區域。在一個雙RESURF結構中，各該等RESURF區域使該漂移區域空乏，因此減少該漂移區域中的電場到一程度，其高於利用一單一RESURF結構可能做到者。
一浮動RESURF(FRESURF)結構包括一埋入層，其位於一RESURF區域下方。該埋入層具有與該漂移區域相同的傳導類型，及因該埋入層未連接到該射集或集極，而因此認為是浮動的。該埋入層作為一浮島。此層的存在提供該RESURF作用的一新穎變化，及甚至進一步有助於增加該裝置的崩潰電壓。功率電晶體，其包括功率LDMOS裝置及IGBT，可具有一個單一或雙RESURF結構，及若該埋入層係浮動的，則可具有一FRESURF結構。
具有一單一RESURF結構的一IGBT功率裝置包括一RESURF電晶體，其包括具有一第一傳導類型的一半導體基板，及具有一第二傳導類型的一埋入式半導體區域，其位於該半導體基板上方。該RESURF電晶體尚包括：具有該第一傳導類型的一第一半導體區域，其位於該埋入式半導體區域上方；具有該第一傳導類型的一第二半導體區域，其位於該第一半導體區域上方；及具有該第二傳導類型的一第三半導體區域，其位於該第一半導體區域上方。在該單一RESURF電晶體中，該等第一及第二半導體區域使作為該漂移區域的第三半導體區域空乏，藉此減少該第三半導體區域中的電場及容許較高的崩潰電壓。提供該埋入式半導體區域係用於隔離目的，及在該RESURF作用中並無助益。
具有雙RESURF結構的一IGBT功率裝置包括一單一RESURF電晶體，其中該埋入式半導體區域及該第三半導體區域使該第一半導體區域空乏，藉此使該第三半導體區域中的電場減少到比單一RESURF結構更高的程度。一IGBT功率裝置具有未連接到該射極或集極且為電浮動的一埋入層，稱為一浮動RESURF(FRESURF)結構。
以下參照至附圖，圖1根據本發明的一實施例以剖面圖說明一電晶體的一部分。IGBT 100係一分離的半導體零件或一積體電路的一部分。如圖1所示，IGBT 100係一個三端子橫向絕緣式IGBT。
IGBT 100係一合成基板，其包括一半導體區域或基板110，及一半導體磊晶層111，其藉由磊晶生長而沈積在基板110上。一埋入式半導體區域115部分地位於半導體磊晶層111中，及部分地位於半導體基板110中。一半導體區域120位於半導體磊晶層111中及埋入式半導體區域115上方。複數個半導體區域130位於半導體磊晶層111中及半導體區域120上方。複數個半導體區域140位於半導體磊晶層111中及通常在半導體區域120上方。半導體基板110、半導體區域120及數個半導體區域130具有一第一傳導類型。埋入式半導體區域115及數個半導體區域140具有一第二傳導類型。半導體區域120包括複數個第一部分121，其各自至少一大體部分位於數個半導體區域130下方，及複數個第二部分122，其各自至少一大體部分位於數個半導體區域140下方。在一實施例中，藉由數個半導體區域130及數個半導體區域140的形成，及藉由半導體區域120的數個第一部分121及數個第二部分122內的摻雜濃度，以界定數個第一部分121。
IGBT 100尚包括一沈錘區域142。在此較佳實施例中的沈錘區域142具有一第二傳導類型。沈錘區域142設置在半導體區域120的數個第二部分22及數個半導體區域140內，及分割(目前所討論)製造期間植入的該等區域，以界定該等複數個區域。依該等電壓需求而定，可相等或不相等地分割數個半導體區域122及數個半導體區域140。沈錘區域142提供增大的防擊穿能力以用於IGBT 100。沈錘區域142係具有一低電阻路徑的一導電區，及內部地連接數個半導體區域140到埋入層115，藉此形成一個雙RESURF結構。沈錘區域142由一重度摻雜區域構成。在此實施例中，沈錘區域142係由具有該第二傳導類型的一重度摻雜區域所形成。
在IGBT 100的一特殊實施例中，半導體基板110包括一P型半導體基板，及半導體磊晶層111包括一P型磊晶層，其沈積在半導體基板110上。埋入式半導體區域115包括一重度摻雜N型埋入層。半導體區域120包括一P型半導體區域，數個半導體區域130包括數個P型本體區域，及數個半導體區域140包括數個N型漂移區域。沈錘區域142包括一重度摻雜N＋區域。
半導體區域120的數個第一部分121可為半導體磊晶層111的一原始部分。半導體區域120的數個第二部分122可包括數個P型井，其形成在半導體磊晶層111中。在一實施例中，數個第一部分121的摻雜濃度小於數個第二部分的摻雜濃度。數個第一部分121的較低摻雜濃度增加該崩潰電壓，以用於半導體區域120與埋入式半導體區域115間的一接面124，而數個第二部分122的較高摻雜濃度提供一較高擊穿電壓，以用於數個半導體區域140與埋入式半導體區域115間的半導體區域120。數個第二部分122的較高摻雜濃度亦提供一較適化RESURF作用，以使增加的崩潰電壓相對於特定導通電阻具有更多優點。
埋入式半導體區域115在IGBT 100的複數個主動區145下方形成。數個主動區145包括數個半導體區域130的數個部分、數個半導體區域140，及區域121的數個部分，其在數個半導體區域130與數個半導體區域140之間形成。在圖1所示實施例中，在IGBT 100的所有主動區145下方，埋入式半導體區域115係連續的。埋入式半導體區域115的引進防止從數個半導體區域130直接擊穿到半導體基板110。
IGBT 100尚包括一第一接觸端子，或一射極150，及一第二接觸端子，或一集極170。IGBT 100再包括數個絕緣層161，其定位在磊晶層111的一表面上，與摻雜區域120成重疊關係。通常，數個絕緣層161覆在數個區域130與氧化區域180內(之間)的表面上。在一較佳實施例中，數個絕緣層161係由磊晶層111的表面上生長或沈積的二氧化矽或氮化矽所形成。一層多晶矽沈積在數個層161上，及以一熟知方式處理以產生複數個接點，其作為一個多晶閘極端子160及一個多晶場板162。多晶場板162連接到該陰極以實現高逆向阻斷能力。
IGBT 100又包括一氧化區域180、一接觸區域190，及複數個氧化區域195。氧化區域180界定電晶體100的一電壓阻斷區域。區域180的長度判定電晶體100可阻斷多少電壓。數個半導體區域130作為數個主體區域，及數個半導體區域140作為數個漂移區域。射極150具有該第一傳導類型，及作為到本體區域130的一接點。集極170具有該第一傳導類型，及區域190具有該第二傳導類型。接觸區域190提供半導體區域130內部的通道形成，其中通道位於閘極160下方。區域190作為MOS閘極160的源極，及致能MOS閘控。未包括區域190，則電晶體100將無法適當地運作。然而，在電晶體100的此特殊實施例中，數個區域195是可選的，數個區域195使射極150及集極170與電晶體100的一隔離(ISO)端子(未顯示)隔離。
IGBT 100的逆向偏壓崩潰電壓係由IGBT 100內的各種區域間的逆向偏壓崩潰電位加以掌控。更特定地，當一電壓施加到具有一第一傳導類型的一第一區域，及一不同電壓施加到具有一第二傳導類型的一第二區域時，在該等二區域之間設定一電壓差。該電壓差常稱為一電位差。一逆向偏壓崩潰電位係將引起崩潰的最低電位差，意即將造成一電流流經逆向偏壓的該等二區域間的最低電位差。當在二區域之間，其中一區域係連接到外部，施加大於該逆向偏壓崩潰電位的一電壓時，一裝置會停止作用且會遭到破壞。
若該等二區域中的一者接地，則該裝置的逆向偏壓崩潰電壓等於該等二區域間的逆向偏壓崩潰電位。一N型區域可偏壓在例如20伏，以便該等二區域間的電位差為20伏。若此20伏電位差為將造成一逆向偏壓電流流經該等區域間的最低電位差，則該20伏電位差接著成為該等區域間的崩潰電位。最後，該逆向偏壓崩潰電壓亦將為20伏，原因是在此範例中是該最低電壓，其可置於會造成該裝置的逆向偏壓崩潰的非接地N型區域上。
N＋沈錘142容許埋入式半導體區域115內部地連接到數個半導體區域140。在操作期間，數個半導體區域140及數個埋入式半導體區域115使數個第二部分122空乏，意即IGBT 100具有一個雙RESURF結構。如上述，N＋沈錘142提供更大的防擊穿。缺少N＋沈錘142，連接到射極150的半導體區域130將與連接到集極170的半導體區域130發生短路，而裝置100將停止操作。包括N＋沈錘142，其具有一相反傳導類型，以防止此一情況。此外，N＋沈錘142提供該雙RESURF操作，及達成一低導通電阻。
IGBT 100基本上係一MOSFET與一個二極體串聯。參照至圖1，IGBT在沈錘142的一中央線(由一虛線200－200表示)左邊的部分為一MOSFET結構210，及沈錘142的該中央線右邊為一個二極體結構212。多晶場板162電短路到集極170，及使該中央線右邊上的部分為一個二極體，其中僅利用該基礎MOSFET類型結構以實現該二極體側的雙RESURF崩潰電壓。在MOSFET結構210中閘極160的存在，其在N＋沈錘142或該中央線左邊形成，因其提供該電場中的一減緩位準，因此是達成高崩潰電壓所必需的。在該二極體上的相同原則在一正向側以及一負向側兩者上提供相等的崩潰電壓。
若在集極170的一電壓上升高過在射極150的一電壓，則結果將是一逆向偏壓橫越IGBT 100。在一實施例中，其中在集極170的一電壓上升高過在射極150的一電壓，用於IGBT 100的一集極至射極逆向阻斷電壓，係半導體區域120的第一部分121與埋入式半導體區域115間的一崩潰電位，或中央線200左邊的接面124的崩潰電位。另一方面，若採用在集極170的一電壓低於在射極150的一電壓，則結果將是一順向偏壓橫越IGBT 100。在一實施例中，其中採用在集極170的一電壓低於在射極150的一電壓，用於IGBT 100的一集極至射極順向阻斷電壓，係半導體區域120的第一部分121與埋入式半導體區域115間的一崩潰電位，或中央線200右邊的接面124的崩潰電位。
圖2根據本發明的一實施例以流程圖說明製造一半導體零件的一方法300。方法300的一第一步驟310係提供具有一第一傳導類型的一半導體基板，如一p型單晶矽。作為一範例，步驟310的半導體基板可類似於圖1的半導體基板110。雖然本文中所述實施例特指一傳導類型，但熟諳此藝者應注意到，在一替代實施例中，當在整個裝置進行處理時，n型摻雜可取代p型摻雜，反之亦然。
方法300的一步驟320係在該半導體基板上方沈積具有該第一傳導類型的一半導體磊晶層。作為一範例，該半導體磊晶層可類似於圖1的p型半導體磊晶層111。磊晶層111沈積到具有1.0至10.0微米的一厚度。在一較佳實施例中，磊晶層111以硼摻雜，及具有在~1E15/cm3 至~1E16/cm3 之間的一摻雜濃度。
方法300的一步驟330係在該半導體磊晶層中，亦可選擇在該半導體基板中，植入具有一第二傳導類型的一埋入式半導體區域。作為一範例，該埋入式半導體區域可類似於圖1的n型埋入式半導體區域115，其中埋入式半導體區域115包括一連續層半導體材料，其藉由離子植入而形成在該半導體零件的一整個主動區下方。該主動區包括數個後續層的數個部分，第二半導體區域，及第三半導體區域。在一實施例中，圖1的埋入式半導體區域115係由銻的離子植入而形成，及具有在~5E18/cm3 至~5E19/cm3 之間的一摻雜濃度。
方法300的一步驟340係在該半導體磊晶層中藉由離子植入而形成具有該第一傳導類型的一第一半導體區域，具有該第一傳導類型的數個第二半導體區域，及具有該第二傳導類型的數個第三半導體區域，其在該第一半導體區域上方形成，其中該第一半導體區域位在該第三半導體區域與該埋入式半導體區域之間。作為一範例，該第一半導體區域可類似於圖1的p型半導體區域120，及該等第二半導體區域可類似於圖1的數個p型半導體區域130。在一實施例中，半導體區域120係由硼的離子植入而形成，其具有在~1E15/cm3 至~5E15/cm3 之間的一摻雜濃度。在另一實施例中，半導體區域120係由磊晶層111所形成。在一實施例中，數個半導體區域130係由硼的離子植入而形成，其具有在~1E17/cm3 至~1E18/cm3 之間的一摻雜濃度。
作為再一範例，該第三半導體區域可類似於圖1的數個n型半導體區域140。在一實施例中，數個半導體區域140係由磷的離子植入而形成，其具有在~1E16/cm3 至~1E17/cm3 之間的一摻雜濃度。
可執行數個額外的步驟，以藉由使該等摻雜濃度不同而形成該第一半導體區域內的數個部分。此類部分類似於圖1的數個第二半導體區域130下方形成的第一部分121，及圖1的數個第三半導體區域140下方形成的第二部分122。第一半導體區域120的第二部分122的摻雜濃度大於第一半導體區域120的第一部分121的摻雜濃度。在形成數個半導體區域140之前，可由硼的離子植入而形成第二部分122。該等第一部分121通常為該半導體磊晶層的一部分。
方法300的一步驟350係藉由高能量鏈離子植入而在半導體區域120及數個半導體區域140內形成具有該第二傳導類型的沈錘區域。作為一範例，該沈錘區域可類似於圖1的n型沈錘區域142。在一實施例中，沈錘區域142係由磷的高能量鏈離子植入而形成，其具有在~1E17/cm3 至~1E19/cm3 之間的一摻雜濃度。
方法300的一步驟360係在該等第二半導體區域的一者內形成具有該第一傳導類型的一射極，及在該等第二半導體區域的另一者內形成具有該第一傳導類型的一集極。作為一範例，該射極可類似於圖1的p型射極150。作為再一範例，該集極可類似於圖1的p型集極170。在一實施例中，射極150及集極170係由硼離子植入所形成，其具有在~1E19/cm3 至~1E20/cm3 之間的一摻雜濃度。
方法300的一步驟370係在該射極所在的該第二半導體區域內形成具有該第二傳導類型的一接觸區域。作為一範例，該接觸區域可類似於圖1的n型接觸區域190。在一實施例中，接觸區域190係由磷及/或砷離子植入而形成，其具有在~1E19/cm3 至~1E20/cm3 之間的一摻雜濃度。
方法300的一步驟380係藉由熱氧化或矽溝蝕刻及填補而在該第一半導體區域上方形成複數個氧化區域。作為一範例，該等複數個氧化區域的一者可類似於圖1中的氧化區域180。數個額外氧化區域可類似於圖1中的數個氧化區域195。方法300的一步驟390係在該等第二半導體區域的一者的至少一部分上方，及該等第三半導體區域的一者的至少一部分上方，形成一第一閘極。作為一範例，該閘極可類似於圖1的閘極160。接下來，一多晶場板在第一半導體區域、該等第二半導體區域中的一者的至少一部分、該等第三半導體區域中的一者的至少一部分，及該氧化區域的至少一部分上方形成。作為一範例，該多晶場板可類似於圖1的多晶場板162。
在減少數個裝置模組尺寸的薄磊晶式智慧型功率科技中，IGBT 100提供具有高崩潰電壓的雙向阻斷能力，該等裝置模組係連接到兩方向中皆需要阻斷能力的數個介面。在製造期間不需額外的遮罩。在智慧型功率科技的目前發展中，IGBT 100獲得一隔離式單一RESURF IGBT、一個雙RESURF IGBT及一FRESURF IGBT的廣泛概念。
雖然在上述詳細說明中已提出複數個示範實施例，但應了解存在數個額外變化。亦應了解該等示範實施例僅為範例，並非用以在任何方式中限制本發明的範圍、應用或配置。反而，上述詳細說明將提供熟諳此藝者一方便路線地圖以實施該等示範實施例。應了解，不背離本發明如後附申請專利範圍及其合法同等項所提出的範疇，可在數個元件的功能及配置中作出各種變化。
此外，已相關於數個特定實施例說明數個有利點、其他優點及問題的解決方法。然而，該等有利點、其他優點及問題的解決方法，及可造成任何有利點、優點或解決方法發生或成為更突顯的任一(或任何)元件，不應解釋為任何或所有該等申請專利範圍的關鍵、必要或基本特點或元件。
100．．．裝置
110．．．半導體基板
111．．．p型半導體磊晶層
115．．．埋入式半導體區域
120、130．．．p型半導體區域
121、122．．．部分
124．．．接面
140．．．n型半導體區域
142．．．N＋沈錘
145．．．區
150．．．p型射極
160．．．閘極端
161．．．實施例絕緣層
162．．．場板
170．．．p型集極
180、195．．．氧化區域
190．．．n型接觸區域
200．．．線
210．．．金屬氧化物半導體場效電晶體(MOSFET)
212．．．二極體
300．．．方法
310、320、330、340、350、360、370、380、390．．．步驟
以上已配合附圖說明本發明，附圖中相同數字表示相同元件，及圖1根據本發明的一實施例以剖面圖說明一電晶體的一部分；及圖2根據本發明的一實施例以流程圖說明製造一半導體零件的一方法。
100．．．裝置
110．．．半導體基板
111．．．p型半導體磊晶層
115．．．埋入式半導體區域
120、130．．．p型半導體區域
121、122．．．部分
124．．．接面
140．．．n型半導體區域
142．．．N＋沈錘
145．．．主動區
150．．．p型射極
160．．．閘極端子
161．．．絕緣層
162．．．場板
170．．．p型集極
180、195．．．氧化區域
190．．．n型接觸區域
210．．．金屬氧化物半導體場效電晶體(MOSFET)
212．．．二極體

Claims (16)

  1. 一種半導體零件，包括：一橫向絕緣閘雙極電晶體(IGBT)，其包括：一半導體基板，其具有一第一傳導類型；一埋入式半導體區域，其具有一第二傳導類型及位於該半導體基板上方；複數個第一半導體區域，其具有該第一傳導類型及位於該埋入式半導體區域上方；複數個第二半導體區域，其具有該第一傳導類型及位於該第一半導體區域上方；複數個第三半導體區域，其具有該第二傳導類型及位於該第一半導體區域上方；一沈錘區域，其具有該第二傳導類型及設置於該等複數個第一半導體區域與該等複數個第三半導體區域之間，其中該沈錘區域電連接該埋入式半導體區域與該等複數個第三半導體區域；一射極，其具有該第一傳導類型及設置於該等第二半導體區域之一者中；一集極，其具有該第一傳導類型，及設置於該等第二半導體區域之另一者中；及一多晶場板，其形成在該第二本體區域之一部分及該等複數個第三半導體區域之一者之一部分上方，該第二本體區域具有形成在其中之該集極，其中該第三半導體區域及該埋入式半導體區域使該等複數個第一半導體區域空乏，以回應施至該集極與該射極間之一逆向偏壓電位。
  2. 如請求項1之半導體零件，其中各該等複數個第一半導體區域具有一第一部分及一第二部分，及各該等第一部分之一摻雜濃度小於各該等第二部分之一摻雜濃度。
  3. 如請求項1之半導體零件，其中該等第二及第三半導體區域形成複數個主動區以用於該絕緣閘雙極電晶體(IGBT)。
  4. 如請求項1之半導體零件，其中該埋入式半導體區域在所有該等複數個第一半導體區域下方係連續的。
  5. 如請求項1之半導體零件，其中該多晶場板電連接至與該集極相同之一電位，及提供高逆向阻斷能力。
  6. 如請求項1之半導體零件，其中該第一傳導類型係P型，及該第二傳導類型係N型。
  7. 一種包括有一絕緣閘雙極電晶體(IGBT)之半導體零件，包括：一半導體基板，其具有一表面；一半導體磊晶層，其位於該半導體基板之該表面上方；一N型埋入式半導體區域，其位於該半導體磊晶層中；複數個P型半導體區域，其位於該半導體磊晶層中及該N型埋入式半導體區域上方；複數個P型本體區域，其位於該半導體磊晶層中及該等複數個P型半導體區域上方；複數個N型漂移區域，其位於該半導體磊晶層中及該等複數個P型半導體區域上方；一N型沈錘區域，其設置於該等複數個P型半導體區域與該等複數個P型本體區域之間，其中該N型沈錘區域電連接該N型埋入式半導體區域與該等複數個N型漂移區域；一P型射極區域，其設置於該等P型本體區域之一者中；一P型集極區域，其設置於該等P型本體區域之另一者中；及一多晶場板，其形成在該P型本體區域中具有形成在其中之該集極之一部分及該N型漂移區域之一部分上方，其中該等複數個P型半導體區域配置成被空乏，以回應橫越該IGBT施加之一逆向偏壓電位。
  8. 如請求項7之包括有一絕緣閘雙極電晶體(IGBT)之半導體零件，其中該半導體磊晶層中及該N型埋入式半導體區域上方之該等複數個P型半導體區域各自具有一第一部分及一第二部分，及各該等第一部分之一摻雜濃度小於各該等第二部分之一摻雜濃度。
  9. 如請求項7之包括有一絕緣閘雙極電晶體(IGBT)之半導體零件，其中該等複數個P型本體區域及該等複數個N型漂移區域形成複數個主動區，以用於該絕緣閘雙極電晶體(IGBT)。
  10. 如請求項7之包括有一絕緣閘雙極電晶體(IGBT)之半導體零件，其中該N型埋入式半導體區域之數個部分在所有該等複數個第一半導體區域下方係連續的。
  11. 如請求項7之包括有一絕緣閘雙極電晶體(IGBT)之半導體零件，其中該多晶場板電連接至與該P型集極相同之一電位，及提供高逆向阻斷能力。
  12. 一種製造一半導體零件之方法，包括：提供一合成基板，其包括一半導體基板上方之一半導體磊晶層，該合成基板具有一第一傳導類型；在該磊晶層中形成一埋入式半導體區域，其具有該第一傳導類型；在該磊晶層中形成一第一半導體區域，其具有該第一傳導類型及位於該埋入式半導體區域上方；在該磊晶層中形成複數個第二半導體區域，其具有該第一傳導類型及位於該第一半導體區域上方；在該磊晶層中形成一第三半導體區域，其具有該第二傳導類型及位於該第一半導體區域上方；形成一沈錘區域，其設置於該第一半導體區域及該第三半導體區域中，藉此界定複數個第一半導體區域及複數個第三半導體區域；在該磊晶層中之該等第二半導體區域之一者中設置一射極，其具有該第一傳導類型；在該磊晶層中之該等第二半導體區域之另一者中設置一集極，其具有該第一傳導類型；及在該第三半導體區域之一部分及該第三半導體區域中具有形成在其中之該集極之一部分上方形成一多晶場板；其中該等複數個第三半導體區域及該埋入式半導體區域使該等複數個第一半導體區域空乏，以回應施至該等複數個第二半導體區域與該等複數個第三半導體區域間之一逆向偏壓電位。
  13. 如請求項12之製造一半導體零件之方法，其中該第一傳導類型係P型，及該第二傳導類型係N型。
  14. 如請求項12之製造一半導體零件之方法，其中形成該埋入式半導體區域係形成為一連續層。
  15. 如請求項12之製造一半導體零件之方法，尚包括摻雜各該等第一半導體區域以界定一第一部分及一第二部分之步驟，在該磊晶層中該等複數個第二半導體區域之一者下方形成該等第一部分之各自至少一大體部分，在該磊晶層中該等複數個第三半導體區域之一者下方形成該等第二部分之各自至少一大體部分，及該等第一部分每一個之一摻雜濃度小於該等第二部分每一個之一摻雜濃度。
  16. 如請求項12之製造一半導體零件之方法，其中該多晶場板電連接至集極，及提供高逆向阻斷能力。
TW095118164A 2005-06-02 2006-05-22 半導體裝置及製造方法 TWI389311B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/144,570 US7180158B2 (en) 2005-06-02 2005-06-02 Semiconductor device and method of manufacture

Publications (2)

Publication Number Publication Date
TW200707733A TW200707733A (en) 2007-02-16
TWI389311B true TWI389311B (zh) 2013-03-11

Family

ID=37493342

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095118164A TWI389311B (zh) 2005-06-02 2006-05-22 半導體裝置及製造方法

Country Status (5)

Country Link
US (1) US7180158B2 (zh)
JP (1) JP5191885B2 (zh)
KR (1) KR101287750B1 (zh)
TW (1) TWI389311B (zh)
WO (1) WO2006132714A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4615229B2 (ja) * 2004-02-27 2011-01-19 ルネサスエレクトロニクス株式会社 半導体装置
US7935605B1 (en) * 2007-10-02 2011-05-03 National Semiconductor Corporation Lateral resurf NPN with high holding voltage for ESD applications
US8384184B2 (en) * 2010-09-15 2013-02-26 Freescale Semiconductor, Inc. Laterally diffused metal oxide semiconductor device
KR101755718B1 (ko) 2011-11-22 2017-07-07 현대자동차주식회사 수평형 디모스 소자 및 그 제조 방법
KR20150011185A (ko) 2013-07-22 2015-01-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN105632919B (zh) * 2015-10-08 2018-08-07 深圳市可易亚半导体科技有限公司 绝缘栅双极型晶体管的制备方法
EP3279935B1 (en) * 2016-08-02 2019-01-02 ABB Schweiz AG Power semiconductor module
US10651274B2 (en) * 2017-12-29 2020-05-12 Texas Instruments Incorporated High-voltage drain extended MOS transistor
US11302687B2 (en) * 2019-10-30 2022-04-12 Globalfoundries Singapore Pte. Ltd. Semiconductor device and method of forming the same
US11164978B2 (en) * 2020-01-28 2021-11-02 Globalfoundries U.S. Inc. High-voltage diode finFET platform designs

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0716009B2 (ja) * 1988-12-02 1995-02-22 株式会社日立製作所 横型絶縁ゲートバイポーラトランジスタ
JP2650519B2 (ja) * 1991-07-25 1997-09-03 株式会社日立製作所 横型絶縁ゲートトランジスタ
JPH08130312A (ja) * 1994-09-08 1996-05-21 Fuji Electric Co Ltd 横型半導体装置およびその使用方法
US5548133A (en) * 1994-09-19 1996-08-20 International Rectifier Corporation IGBT with increased ruggedness
US5591655A (en) * 1995-02-28 1997-01-07 Sgs-Thomson Microelectronics, Inc. Process for manufacturing a vertical switched-emitter structure with improved lateral isolation
US5731603A (en) * 1995-08-24 1998-03-24 Kabushiki Kaisha Toshiba Lateral IGBT
US5977569A (en) * 1996-09-24 1999-11-02 Allen-Bradley Company, Llc Bidirectional lateral insulated gate bipolar transistor having increased voltage blocking capability
JP3671751B2 (ja) 1999-07-02 2005-07-13 富士電機デバイステクノロジー株式会社 半導体装置およびその使用方法
JP2002026314A (ja) * 2000-07-06 2002-01-25 Toshiba Corp 半導体装置
JP2002026328A (ja) * 2000-07-04 2002-01-25 Toshiba Corp 横型半導体装置
JP4635304B2 (ja) * 2000-07-12 2011-02-23 富士電機システムズ株式会社 双方向超接合半導体素子およびその製造方法
JP4526179B2 (ja) * 2000-11-21 2010-08-18 三菱電機株式会社 半導体装置
US6573562B2 (en) * 2001-10-31 2003-06-03 Motorola, Inc. Semiconductor component and method of operation
US6882023B2 (en) * 2002-10-31 2005-04-19 Motorola, Inc. Floating resurf LDMOSFET and method of manufacturing same
US6693339B1 (en) * 2003-03-14 2004-02-17 Motorola, Inc. Semiconductor component and method of manufacturing same
US7095092B2 (en) * 2004-04-30 2006-08-22 Freescale Semiconductor, Inc. Semiconductor device and method of forming the same

Also Published As

Publication number Publication date
WO2006132714A3 (en) 2008-09-12
JP2008546198A (ja) 2008-12-18
US20060273428A1 (en) 2006-12-07
KR101287750B1 (ko) 2013-07-18
US7180158B2 (en) 2007-02-20
WO2006132714A2 (en) 2006-12-14
KR20080025368A (ko) 2008-03-20
TW200707733A (en) 2007-02-16
JP5191885B2 (ja) 2013-05-08

Similar Documents

Publication Publication Date Title
TWI389311B (zh) 半導體裝置及製造方法
US10818516B2 (en) Semiconductor device having biasing structure for self-isolating buried layer and method therefor
US9748378B2 (en) Semiconductor device, integrated circuit and method of manufacturing a semiconductor device
US7791135B2 (en) Insulated gate silicon carbide semiconductor device and method for manufacturing the same
JP5271515B2 (ja) 半導体装置
US10861965B2 (en) Power MOSFET with an integrated pseudo-Schottky diode in source contact trench
US8334563B2 (en) Field-effect semiconductor device and method of producing the same
KR100922914B1 (ko) 절연 기판 상에 형성된 전계 효과 트랜지스터
US7989921B2 (en) Soi vertical bipolar power component
US20200312955A1 (en) Semiconductor device
JP2019110297A (ja) バリア領域を含む半導体デバイス
US7244989B2 (en) Semiconductor device and method of manufacture
US9525058B2 (en) Integrated circuit and method of manufacturing an integrated circuit
KR100518506B1 (ko) 트랜치 게이트형 전력용 모스 소자 및 그 제조방법
US7329566B2 (en) Semiconductor device and method of manufacture
CN111293115A (zh) 半导体器件和用于生产半导体器件的方法
US11996477B2 (en) Transistor device having a source region segments and body region segments
US20240162297A1 (en) Silicon carbide semiconductor device
US10497780B2 (en) Circuit and an electronic device including a transistor and a component and a process of forming the same
JP3191285B2 (ja) 半導体装置及びその製造方法
CN117954496A (zh) 具有漏极扩展区的场效应晶体管
EP4094359A1 (en) Superjunction transistor device
CN113555357A (zh) 电荷耦合场效应晶体管嵌入的单片电荷耦合场效应整流器
CN111180511A (zh) 一种绝缘闸双极晶体管与整流器之整合结构的制造方法