TWI381525B - 雙向電晶體及其形成方法 - Google Patents

雙向電晶體及其形成方法 Download PDF

Info

Publication number
TWI381525B
TWI381525B TW095111214A TW95111214A TWI381525B TW I381525 B TWI381525 B TW I381525B TW 095111214 A TW095111214 A TW 095111214A TW 95111214 A TW95111214 A TW 95111214A TW I381525 B TWI381525 B TW I381525B
Authority
TW
Taiwan
Prior art keywords
transistor
region
doped region
forming
mos transistor
Prior art date
Application number
TW095111214A
Other languages
English (en)
Other versions
TW200723527A (en
Inventor
Stephen P Robb
Francine Y Robb
Robert F Hightower
Original Assignee
Semiconductor Components Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Ind filed Critical Semiconductor Components Ind
Publication of TW200723527A publication Critical patent/TW200723527A/zh
Application granted granted Critical
Publication of TWI381525B publication Critical patent/TWI381525B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B31/00—Machines or devices designed for polishing or abrading surfaces on work by means of tumbling apparatus or other apparatus in which the work and/or the abrasive material is loose; Accessories therefor
    • B24B31/02—Machines or devices designed for polishing or abrading surfaces on work by means of tumbling apparatus or other apparatus in which the work and/or the abrasive material is loose; Accessories therefor involving rotary barrels
    • B24B31/023—Machines or devices designed for polishing or abrading surfaces on work by means of tumbling apparatus or other apparatus in which the work and/or the abrasive material is loose; Accessories therefor involving rotary barrels with tiltable axis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B31/00—Machines or devices designed for polishing or abrading surfaces on work by means of tumbling apparatus or other apparatus in which the work and/or the abrasive material is loose; Accessories therefor
    • B24B31/12—Accessories; Protective equipment or safety devices; Installations for exhaustion of dust or for sound absorption specially adapted for machines covered by group B24B31/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B55/00—Safety devices for grinding or polishing machines; Accessories fitted to grinding or polishing machines for keeping tools or parts of the machine in good working condition
    • B24B55/02—Equipment for cooling the grinding surfaces, e.g. devices for feeding coolant
    • B24B55/03—Equipment for cooling the grinding surfaces, e.g. devices for feeding coolant designed as a complete equipment for feeding or clarifying coolant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

雙向電晶體及其形成方法
本發明一般係關於電子學，更特別關於形成半導體裝置及結構之方法。
過去，對可攜式電子系統提供電力，經常係藉由多電源諸如二個電池中之一個，或藉由一電池和一交流電牆壁插座經一交流電/直流電轉換器或電池充電器。一般係使用一開關網路，依操作模式而定，來控制電力流動。舉例來說，若可攜式裝置由一主要電池來提供電力，而此時一次要電池被充電，則有一些開關為關閉而其他一些開關為開啟。在另一模式下，該等開關可能逆轉過。為了在一切模式下都有效用，該等開關應雙向傳導且雙向阻隔。然而，功率金氧半導體場效應電晶體(功率MOSFET)僅能在一個方向上阻隔電壓。在逆方向上，該MOSFET之主體二極體傳導了電流，如此，二個功率MOSFET乃典型地串聯連接而作用為一個開關。該二個功率MOSFET係作典型使用，其汲極聯繫在一起，以致當閘極電壓為零時，其中之一會一直阻隔橫跨該二個電晶體所施電壓而不論極性為何。如此的開關有一範例，係安森美半導體(ON Semiconductor，美國亞利桑那州鳳凰城)所供應的NTLTD7900。因為如此的開關係使用二個電晶體，所以該等開關使用了二倍於一個電晶體的矽，而增加了成本。此外，因為該二個電晶體係串聯，所以開啟電阻是高的。
據此，宜有一種形成一雙向開關的方法，來減少成本，並降低該雙向開關之電阻。
本發明有關一種雙向電晶體，其包含：一第一MOS電晶體，其具有一主體區域、一第一載流電極、及一第二載流電極；及一開關，其係配置成用以將該第一MOS電晶體之主體區域選擇性地耦合於該第一MOS電晶體之第一載流電極或第二載流電極，以回應施於該第一MOS電晶體之源極及汲極的信號。
本發明有關一種形成一雙向電晶體的方法，其包含：形成一第一MOS電晶體於一第一導電型態的一半導體基板上；形成該第一MOS電晶體之一主體區域於該半導體基板之一表面上，藉由一第一P－N接面而與該第一MOS電晶體之一第一載流電極區域隔離，並藉由一第二P－N接面而與該第一MOS電晶體之一第二載流電極區域隔離；及形成一第二MOS電晶體，係將該第一MOS電晶體之主體區域選擇性地耦合於該第一MOS電晶體之第一載流電極區域。
本發明有關一種形成一雙向電晶體的方法，其包含：提供一第一導電型態的一半導體基板上；形成一第二導電型態的一第一摻雜區域於該半導體基板之一表面上，作為一第一電晶體之一主體區域；形成該第一導電型態的一第二摻雜區域於該第一摻雜區域內，且其延伸進入於該第一摻雜區域之一第一距離，作為該第一電晶體之一第一載流電極；及形成該第一導電型態的一第三摻雜區域，其從該第二摻雜區域一第二距離延伸進入於該第一摻雜區域。
圖1簡要闡示一雙向電晶體10之一電路表示，其能雙向傳導電流通過電晶體10，且雙向阻隔橫跨該電晶體10的反向電壓。電晶體10包含一第一MOS電晶體11、一第一開關或第一開關電晶體14、及一第二開關或第二開關電晶體17。電晶體10亦包含一控制電極或閘極21、及作用為電晶體之源極及汲極的載流電極22及23，如下文中將進一步見到的。雖然電晶體10、11、14及17在本文中係闡示說明為N通道電晶體，但電晶體10及電晶體11、14及17也可以P通道電晶體來實施。如下文中將進一步見到的，電晶體11包含一與其兩載流電極隔離的主體區域或主體12。為促進通過電晶體10的雙向電流傳導性，主體12並不直接連接於電晶體11之任一載流電極，但係藉電晶體14及17而選擇性地耦合於載流電極22及23其中之一，以回應施於電晶體10之第一載流電極及第二載流電極的信號。一電晶體之源極典型地係連接於該電晶體之主體的電極。因為主體12不直接連接於電晶體11之源極及汲極其中之一，在電晶體10之電路簡要表示中並不清楚電晶體10之載流電極何者為電晶體10之源極或汲極。電晶體14之寄生源極－汲極二極體係藉一二極體15來闡示，而電晶體17之寄生源極－汲極二極體係藉一二極體18來闡示。
在操作上，若施於載流電極22的信號電壓大於施於載流電極23的信號電壓，則電極22作用為汲極而電極23作用為電晶體10及11之一源極。若施於閘極21的電壓相對於施於電極23的電壓小於電晶體11之臨界電壓，則電晶體11在關閉狀態。電晶體14之閘極係處於一低電壓，因此，電晶體14也關閉。電晶體17之閘極係處於對電極22所施的電壓。假設該施於電極22的電壓大於電晶體17之臨界值，則電晶體17係接通而將主體12耦合於載流電極23，藉而確保主體12連接至施於電晶體10的最低電壓。此點促進電晶體10禁得起施於電極22與23之間的電壓。若施於閘極21的電壓改變得大於電晶體11之臨界電壓，則電晶體11為開啟的，因此，電極22上的電壓實質上同於該施於電極23的電壓(減去電晶體11之Vds－on)。因而，施於電晶體14及17之閘極的電壓也是低的，電晶體14及17兩者都為關閉的。主體12為浮動的，但由於二極體18，主體12絕不會大於電極23上的電壓超過約0.6 V。既然電晶體11為開啟的，則電流能從電極22通過電晶體11而流至電極23。因為電晶體10為開啟的，電晶體11不須阻隔施於電極22與23之間的電壓，如此則主體12之連接並不重要。
若此等施於電極22及23之信號被逆轉而使最高電壓施於電極23且較低電壓施於電極22，則電極22作用為源極且電極23作用為電晶體10及11之汲極。若施於閘極21之電壓再次小於相對施於電極22之電壓之電晶體11之臨界電壓，則電晶體11係關閉的。電晶體17之閘極接收來自電極22的低電壓，因此電晶體17為關閉的。電晶體14之閘極接收來自電極23的高電壓，使電晶體14能將主體12連接於電極22，而有施於電極10的最低電壓。此連接促進電晶體10禁得起施於電極22與23之間的電壓。若施於閘極21的電壓改變得大於電晶體11之臨界電壓，則電晶體11為開啟的，而使電流能從電極23通過電晶體11而流至電極22。因為電晶體11為開啟的，故電極23上的電壓實質上同於該施於電極22的電壓(減去電晶體11之Vds－on)。因而，施於電晶體14及17之閘極的電壓也是低的，電晶體14及17兩者都為關閉的。主體12為浮動的，但由於二極體15，主體12絕不會大於電極22上的電壓超過約0.6 V。因為電晶體11為開啟的，電晶體11不須阻隔電壓，因此主體12之連接並不重要。
為協助提供此功能給電晶體10，電晶體14之一汲極共同連接於電晶體17之閘極且連接電晶體10及11之載流電極22。電晶體14之一源極共同連接於電晶體17之主體12及源極。電晶體17之一汲極共同連接於電晶體14之閘極且連接電晶體10及11之載流電極23。
圖2闡示圖1說明的電晶體10之一具體實施例之一部分之一放大平面視圖。
圖3闡示圖2中所闡示的電晶體10之具體實施例沿剖面線3－3之一斷面部分。為有清楚的圖示，剖面線3－3係以一角度通過電晶體10，以便最大地顯示基本特色。熟習此技藝者應瞭解，使用具角度的斷面將顯示扭曲直角剖面線的基本特色，然而，為有清楚的圖示及清楚的解釋，如此的失真在圖3中並未顯示。此說明係參考圖2及圖3。在一具體實施例中，電晶體11為N通道垂直功率MOSFET而有溝渠閘極，且電晶體14及17為橫向N通道電晶體。在此具體實施例中，電晶體11具有多個溝渠閘極，係典型地在橫向上平行延伸至彼此而橫跨一半導體基板35。基板35典型地包含一體N型基板30及一形成於體基板30之一表面上的N型磊晶層32。電晶體11、14及17形成於基板35之一第一表面上。一導體31形成於基板30之一第二表面上，且作用為電晶體10之電極23之一部分。
電晶體11包含一第一摻雜區域47，係形成於基板35之一第一表面上。該區域47係作用為電晶體11之一主體12，且具有一導電型態其係相對層32的導電型態。該區域47之摻雜濃度一般係大於層32之摻雜濃度，俾以提供一通道區域並阻隔施於電晶體10的電壓。當該施於電極23的電壓大於該施於電晶體22的電壓，該區域47和該層32協助阻隔施於電晶體10的反向電壓。該區域47可以硼摻雜，峰值濃度在約1E16至約1E18個原子/立方公分。該區域47經常稱為pHV區域。在該區域47內，則形成一摻雜區域48及一摻雜區域49，俾以促進對摻雜區域47的電性接觸。區域48及區域49典型地係與區域47具有相同的導電性，且具有較高的摻雜濃度。溝渠係形成而從基板35之表面延伸通過該區域47而進入於該層32，俾為電晶體11形成溝渠型閘極26、27及28。閘極26、27及28係由箭號做一般性識別。剖面線3－3僅切過閘極26、27及28，所以圖3中顯示此等閘極，即便圖2中的電晶體11顯示比閘極26、27及28還多的閘極。沿著每一溝渠之側壁及底部，則形成一絕緣體51，諸如二氧化矽。該溝渠之其餘部分充滿一閘極導體52，諸如多晶矽，俾以形成閘極26、27及28。導體52典型地為絕緣體51之另一部份所覆蓋。一摻雜區域56在基板35之表面上形成，且係配置在每一溝渠閘極之間，俾作用為電晶體11之一第一載流電極(CCE1)。區域56在導電性上與區域47相反。區域56可以砷摻雜，峰值摻雜濃度在約5E19至約1E21個原子/立方公分。該區域56典型地係從基板35之表面延伸一第一距離而進入區域47約典型地0.15微米。當該施於電極22的電壓大於該施於電極23的電壓，高電壓區域形成來協助阻隔正向電壓。高電壓區域，也稱為nHV區域，係形成為摻雜區域55，從基板35之表面延伸一第二距離而進入區域47約典型的0.5微米，其大於區域56之第一距離，俾以位於摻雜區域56之下方。區域55可在區域56之前形成，且區域55之一部分可過度摻雜而形成區域56。區域55一般來說具有摻雜濃度小於區域56之摻雜濃度，俾於區域47與區域55之間提供一高正向崩潰電壓。不具有區域55的電晶體將僅能承受很小的反向電壓，典型地小於約八伏特(8V)。然而，因為區域55，所以電晶體10能承受大正向電壓。區域55可具有峰值摻雜濃度在約1E16至約1E18個原子/立方公分，以促使電晶體10承受至少約十五至五十伏特(15－50 V)之正向崩潰電壓。正向崩潰電壓能藉改變電晶體10之其他的參數，諸如閘極絕緣體厚度或電晶體11之閘極深度，而提高。在區域47與層32間的介面所形成的P－N接面形成一寄生二極體，其在圖1中顯示為一二極體19；且在區域55與區域47間的介面所形成的P－N接面形成另一寄生二極體，其在圖1中顯示為一二極體20。
電晶體17係在基板35之表面上形成，且鄰接於電晶體11之一側。在較佳實施例中，電晶體17包含一摻雜區域34，橫跨基板35之該第一表面且平行於區域47而延伸(見圖2)。區域34係作用為電晶體17之主體，且典型地具有一導電性相反於層32。一摻雜區域36在區域34內形成，且具有相反的導電型態，俾以作用為電晶體17之汲極。一摻雜區域37在區域36內形成，且在一較高的摻雜濃度下具有相同的導電性，俾促使對區域36形成電性接觸。一區域38具有導電型態及摻雜濃度類似於區域37，在區域34內形成且與區域36隔開，俾以作用為電晶體17之源極。一摻雜區域39具有導電型態同於區域34，鄰接區域38而形成，以協助形成與區域34的電性接觸。電晶體17之一閘極包含：一閘極絕緣體42，係形成於基板35之表面上，且覆蓋至少區域37及38之一部分；一閘極導體43，其係形成而覆蓋絕緣體42；及一介電質44，其覆蓋導體43而使導體43與其他導體絕緣。
一摻雜區域33在基板35之表面上形成，而鄰接於區域34，且典型地平行於區域34而延伸。區域33具有同於層32的導電型態及一較高的摻雜濃度，且延伸進入於層32，俾以形成與層32的電性接觸。區域33促使電晶體17之汲極與電晶體11之載流電極23之間形成電性接觸。
電晶體14包含一摻雜區域60，係平行於電晶體11之不同側而延伸，除此之外，係類似於摻雜區域34。一摻雜區域63類似於區域36形成，從基板35之第一表面延伸而進入於區域60，形成電晶體14之汲極。一摻雜區域64類似於區域37在區域63內形成，而促使對區域63形成電性接觸。一摻雜區域62類似於摻雜區域38在區域60內形成，且與區域63隔開，而係作用為電晶體14之源極。一摻雜區域61類似於區域39鄰接區域62而形成，且促進形成與區域60的低電阻電性接觸。區域61、62、63及64之摻雜型態及濃度係類似於各自的區域39、38、36及37。
一導體76形成而對區域33和通過區域37之一電性接觸之電晶體17之汲極做電性接觸。一介電質75諸如一層間介電質之一部分使導體76與基板35之表面之一部分絕緣。導體76將電晶體17之汲極連接於電晶體11之電極23。一導體78形成而經由區域48對區域47做電性接觸，且對摻雜區域38做電性接觸，俾將主體12連接於電晶體17之源極。介電質75之另一部分使導體78與基板35之表面之一部分絕緣。導體76及78在圖2中係由虛線盒所示，以便闡示電晶體10之一些基本部分。一導體79延伸而覆蓋一切的區域56做電性接觸，俾以形成電晶體11之電極22。介電質75之其他部分使導體79與閘極26、27及28絕緣。一導體81形成而對區域49及區域61及62做電性接觸，俾以形成主體12與電晶體14之源極間的電性接觸。介電質75之另一部分使導體81與電晶體11及14之其他部分絕緣。一導體82形成而對區域64做電性接觸，俾以形成對電晶體14之源極的電性連接。導體79、81及82在圖2中係由虛線盒所示，以便闡示電晶體10之一些基本部分。如圖2所闡示，導體82之一部分可延伸橫跨基板35而做為一導體72，俾將導體82電性連接於導體79，如此乃連接於電極22及電晶體11之第一載流電極(CCE1)，並連接於電晶體17之閘極(見圖2)。此外，導體76之一部分可延伸橫跨基板35而形成一導體71，俾將電晶體17之汲極連接於電晶體14之閘極。導體71及72在圖2中係由虛線盒所示，以便闡示電晶體10之基本區域。
熟習此技藝者將瞭解，電晶體14及17之開啟電阻應為低的，俾以支持一高dv/dt。該電晶體14及17之開啟電阻典型地小於大約二十五歐姆，較佳地小於約五歐姆。
圖4闡示一雙向電晶體85之一具體實施例之一部分之一放大平面視圖，此實施例係圖1至圖3所說明的電晶體10之一替代具體實施例。
圖5闡示圖4沿剖面線5－5所示的電晶體85之具體實施例之一斷面部分。此說明係參考圖4和圖5。電晶體85類似於電晶體10，而係以一垂直MOS電晶體86來取代一橫向MOS電晶體17。垂直電晶體通常能形成具有一較橫向電晶體低的開啟電阻。電晶體86係在基板35之一表面上形成。一摻雜區域94作用為電晶體86之主體。區域94係在基板35實質上同於區域47之表面上形成，但與區域47有間隔。電晶體86之溝渠閘極88、89及90係以類似於電晶體11之閘極26、27及28的方式形成。一溝渠穿過區域94而形成，且對齊一類似於絕緣體51的絕緣體。一類似於導體52的閘極導體在該溝渠內形成，而為絕緣體51所圍繞。摻雜區域93在閘極88與89間及閘極89與90間形成，而從基板35之第一表面延伸而進入於區域94，俾以促進對電晶體86之主體的電性接觸。區域93係與區域94具有相同的導電性，但有較高的摻雜濃度。摻雜區域92在閘極88與89間及閘極89與90間形成，而作用為電晶體86之源極。區域92一般係鄰接一鄰接的閘極而形成，且延伸鄰接一鄰接的區域93。區域92通常係摻雜而與區域94有相反的導電性，且可具有一摻雜濃度近似於5E19至約5E20個原子/立方公分。導體78延伸而與區域92及區域93做電性接觸，俾將主體及電晶體86之源極連接於電晶體11及85之主體12。導體82典型地延伸橫跨基板35而與電晶體85之閘極做電性接觸，如圖4中以虛線所做的一般性闡示。此外，一摻雜區域96在基板35之表面上形成，且延伸進入於基板35，俾對電晶體85和11之第二載流電極(CCE2)形成一低電阻電性接觸。區域96係與區域60鄰接並平行延伸而形成且與區域60隔開。一導體97而與區域96做電性接觸而形成，且延伸橫跨基板35而與電晶體14之閘極做電性接觸，如圖4中以虛線所做的一般性闡示。熟習此技藝者將瞭解，電晶體86之位置僅係闡示性，且電晶體86可相對於電晶體11之位置而做不同的放置。
圖6闡示一雙向電晶體100之一具體實施例之一斷面部分，該電晶體100係圖1及2說明中所解釋的電晶體10之另一替代具體實施例。電晶體100包含一埋入層101，以協助降低電晶體100之開啟電阻。在一些具體實施例中，層32之摻雜濃度可為淡的，俾在基板35上其他型態的主動及被動元件之外形成電晶體14及17。輕摻雜提高了電晶體11之開啟電阻。然而，埋入層101係形成而具有一高摻雜濃度且位於電晶體11之通道區域之下方，俾以降低開啟電阻。層32之峰值摻雜濃度可不大於約1E16個原子/立方公分，而較佳地不大於約1E15個原子/立方公分；且層101之峰值摻雜濃度可大於約4E16個原子/立方公分，而較佳地大於約1E16個原子/立方公分。埋入層101一般係沿著基板30與層32間的介面而形成，延伸進入於基板30及層32兩者。層101能由各種方法來形成，其包含：在形成層32之前，摻雜基板30之表面；在基板30上形成層32；及將基板35退火，以擴散摻雜劑，使之進入於基板30及層32兩者。層101典型地具有至少足以位於區域47之下方的長度。層101也可延伸而位於電晶體11之最外閘極，即閘極26及28，之一部分之下方，且甚至可延伸過閘極26及28之最內邊緣而至閘極26及28之末梢邊緣，如虛線所闡示。
有鑑於上述，其顯然揭示了一種新穎的裝置及方法。其中所包含的特色特別包含：將主體12選擇性地耦合於電晶體10之不同的電極，俾以促進施於電晶體10的電壓之雙向阻隔。形成nHV區域而位於區域56之下方，則有助於承受橫跨電晶體10的電壓。使用一個電晶體而非二個串聯連接的電晶體，則減少雙向電晶體及使用該雙向電晶體的系統之成本。使用一個電晶體，也降低開啟電阻。
儘管本發明係以特定的較佳具體實施例來說明，對於熟習半導體技藝者，顯然易知有許多替代物及變形。更具體而言，本發明已對一特定的N通道MOS電晶體結構有所說明，但該方法直接可應用於P通道電晶體，以及BiCMOS、金屬半導體FET(MESFET)、HFET及其他電晶體結構。而且，電晶體11及86可形成為一具有傳統的表面閘極而非溝渠閘極的一垂直電晶體。區域55仍將用來協助阻隔反向電壓。熟習此技藝者應瞭解，可使用其他金屬層來協助形成更多與主體區域的電性接觸，俾以降低電阻。熟習此技藝者應瞭解，該等電晶體相對於彼此的位置僅為闡示性，且該等電晶體可相對於該雙向電晶體中的其他電晶體之位置而做不同的放置。
此外，「連接」一字，係為清楚說明而全文使用，然而，其旨在同於「耦合」之意義。據此，「連接」應被詮釋為包含直接連接或間接連接任一情形。
10．．．雙向電晶體
11．．．第一MOS電晶體
12．．．主體
14．．．第一開關電晶體
15．．．二極體
17．．．第二開關電晶體
18．．．二極體
19．．．二極體
20．．．二極體
21．．．閘極
22．．．載流電極
23．．．載流電極
26．．．溝渠型閘極
27．．．溝渠型閘極
28．．．溝渠型閘極
30．．．基板
31．．．導體
32．．．磊晶層
33．．．摻雜區域
34．．．摻雜區域
35．．．基板
36．．．摻雜區域
37．．．摻雜區域
38．．．摻雜區域
39．．．摻雜區域
42．．．閘極絕緣體
43．．．閘極導體
44．．．介電質
47．．．第一摻雜區域
48．．．摻雜區域
49．．．摻雜區域
51．．．絕緣體
52．．．閘極導體
55．．．摻雜區域
56．．．摻雜區域
60．．．摻雜區域
61．．．摻雜區域
62．．．摻雜區域
63．．．摻雜區域
64．．．摻雜區域
71．．．導體
72．．．導體
75．．．介電質
76．．．導體
78．．．導體
79．．．導體
81．．．導體
82．．．導體
85．．．雙向電晶體
86．．．垂直MOS電晶體
88．．．溝渠閘極
89．．．溝渠閘極
90．．．溝渠閘極
92．．．摻雜區域
93．．．摻雜區域
94．．．摻雜區域
96．．．摻雜區域
97．．．導體
100．．．雙向電晶體
101．．．埋入層
圖1簡要闡示根據本發明一雙向電晶體之一具體實施例之一部分之一電路表示；圖2簡要闡示圖1根據本發明的雙向電晶體之一具體實施例之一部分之一放大平面視圖；圖3闡示圖2根據本發明的雙向電晶體之具體實施例之一斷面部分；圖4簡要闡示圖1至圖3根據本發明的雙向電晶體之一替代具體實施例之一部分之一放大平面視圖；圖5闡示圖4根據本發明的雙向電晶體之具體實施例之一斷面部分；及圖6闡示圖1及2根據本發明的雙向電晶體之一替代具體實施例之一斷面部分。
為簡明闡示，圖中的元件不必縮放，且不同圖中的參考號碼標示相同的元件。此外，省略了熟知的步驟及元件之說明及細節，係為簡化說明。如本文中所用的，一載流電極意指裝置之一載運電流通過該裝置的元件，諸如MOS電晶體之源極或汲極，或雙極電晶體之射極或集極，或二極體之陰極或陽極；一控制電極意指裝置之一控制電流通過該裝置的元件，諸如MOS電晶體之閘極，或雙極電晶體之基極。雖然本文中裝置係解釋為某些N通道或P通道裝置，但熟悉此技藝者應瞭解，根據本發明互補的裝置也是可能的。為有清楚的圖示，裝置接面構之摻雜區域係以一般的直線邊緣及具精確角度的角落來闡示。然而，熟悉此技藝者應瞭解，由於摻雜劑之擴散及活化，摻雜區域的邊緣一般不為直線且角落並無精確角度。
10．．．雙向電晶體
11．．．第一MOS電晶體
12．．．主體
14．．．第一開關電晶體
15．．．二極體
17．．．第二開關電晶體
18．．．二極體
19．．．二極體
20．．．二極體
21．．．閘極
22．．．載流電極
23．．．載流電極

Claims (13)

  1. 一種形成一雙向電晶體的方法，其包含：形成一第一MOS電晶體於一第一導電型態的一半導體基板上；於該半導體基板之一表面上形成作為具有該第一導電型態及一第一摻雜濃度之一第一摻雜區域的該第一MOS電晶體之一主體區域，藉由一第一P-N接面而與該第一MOS電晶體之一第一載流電極區域隔離，並藉由一第二P-N接面而與該第一MOS電晶體之一第二載流電極區域隔離；形成覆蓋於該主體區域之一部份作為具有一第二導電型態及一第二摻雜濃度之一第二摻雜區域的該第一MOS電晶體之一源極區域；於該源極區域及該主體區域之間形成該第二導電型態之一第三摻雜區域；以及形成一第二MOS電晶體，係將該第一MOS電晶體之主體區域選擇性地耦合於該第一MOS電晶體之第一載流電極區域。
  2. 如請求項1之方法，其進一步包含形成該第二MOS電晶體，其係在該第一MOS電晶體之主體區域與該第一MOS電晶體之第一載流電極區域之間電性耦合。
  3. 如請求項1之方法，其中該第一MOS電晶體為一垂直電晶體，且該第二MOS電晶體為一橫向MOS電晶體，皆形成於該半導體基板上。
  4. 如請求項1之方法，其中該第一MOS電晶體為一垂直電晶體，且該第二MOS電晶體為一垂直MOS電晶體，皆形成於該半導體基板上。
  5. 如請求項1之方法，其進一步包含一第三MOS電晶體，將該第一MOS電晶體之主體區域選擇性地耦合於該第一MOS電晶體之一第二載流電極。
  6. 如請求項1之方法，其中形成該第二導電型態之該第三摻雜區域包括形成具有比該第二摻雜濃度小的一第三摻雜濃度之該第三摻雜區域。
  7. 一種形成一雙向電晶體的方法，其包含：提供一第一導電型態的一半導體基板；形成一第二導電型態的一第一摻雜區域於該半導體基板之一表面上，作為一第一電晶體之一主體區域；形成該第一導電型態的一第二摻雜區域於該第一摻雜區域內，且其延伸進入於該第一摻雜區域一第一距離，作為該第一電晶體之一第一載流電極；形成該第一導電型態的一第三摻雜區域，其從該第二摻雜區域延伸進入於該第一摻雜區域一第二距離；以及於該第一摻雜區域及該半導體基板之間電性耦合一第二電晶體。
  8. 如請求項7之方法，其進一步包含形成該第二導電型態的一第四摻雜區域於該半導體基板之表面上，而與該第一摻雜區域隔開；以及形成一第二電晶體之一源極及一汲極於該第四摻雜區域內。
  9. 如請求項8之方法，其中形成該第二電晶體之該源極及該汲極於該第四摻雜區域內，包含形成一第五摻雜區域於該第四摻雜區域內；形成一第六摻雜區域於該第四摻雜區域內，而與該第五摻雜區域隔開；將該第五摻雜區域電性耦合於該第一摻雜區域；及將該第六摻雜區域耦合於該半導體基板。
  10. 如請求項7之方法，其進一步包含形成該第二導電型態的一第四摻雜區域於該半導體基板之表面上，而與該第一摻雜區域隔開；形成一第二電晶體之一源極及一汲極於該第四摻雜區域內；及電性耦合該第二電晶體於該第一摻雜區域與該第二摻雜區域之間。
  11. 如請求項10之方法，其中形成該第二電晶體之該源極及該汲極於該第四摻雜區域內，包含形成一第五摻雜區域於該第四摻雜區域內；形成一第六摻雜區域於該第四摻雜區域內，而與該第五摻雜區域隔開；將該第五摻雜區域電性耦合於該第一摻雜區域；及將該第六摻雜區域耦合於該第二摻雜區域。
  12. 如請求項7之方法，其中形成該第二導電型態的第一摻雜區域於該半導體基板之表面上，作為該第一電晶體之主體區域，包含形成該第一電晶體為一垂直電晶體。
  13. 一種形成一雙向電晶體的方法，其包含：提供一第一導電型態的一半導體基板；於該半導體基板之一面上形成一第二導電型態之一第一摻雜區域，其作為一第一電晶體之一主體區域； 形成該第一導電型態之一第二摻雜區域，其於該第一摻雜區域之中具有一第一摻雜濃度，並延伸進入該第一摻雜區域於一第一距離，其作為該第一電晶體之一第一載流電極區域；以及形成該第一導電型態之一第三摻雜區域，其具有小於該第一摻雜濃度之一第二摻雜濃度，並從該第二摻雜區域延伸進入於該第一摻雜區域一第二距離，其中該第二距離比該第一距離大。
TW095111214A 2005-03-31 2006-03-30 雙向電晶體及其形成方法 TWI381525B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/093,381 US7297603B2 (en) 2005-03-31 2005-03-31 Bi-directional transistor and method therefor

Publications (2)

Publication Number Publication Date
TW200723527A TW200723527A (en) 2007-06-16
TWI381525B true TWI381525B (zh) 2013-01-01

Family

ID=37030668

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095111214A TWI381525B (zh) 2005-03-31 2006-03-30 雙向電晶體及其形成方法

Country Status (5)

Country Link
US (1) US7297603B2 (zh)
KR (1) KR100919594B1 (zh)
CN (1) CN100576538C (zh)
HK (1) HK1097099A1 (zh)
TW (1) TWI381525B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7714381B2 (en) * 2005-04-01 2010-05-11 Semiconductor Components Industries, Llc Method of forming an integrated power device and structure
US7537970B2 (en) 2006-03-06 2009-05-26 Semiconductor Components Industries, L.L.C. Bi-directional transistor with by-pass path and method therefor
US8350318B2 (en) * 2006-03-06 2013-01-08 Semiconductor Components Industries, Llc Method of forming an MOS transistor and structure therefor
CN101548386B (zh) 2006-12-04 2011-11-09 三垦电气株式会社 绝缘栅型场效应晶体管及其制造方法
JP5196794B2 (ja) * 2007-01-29 2013-05-15 三菱電機株式会社 半導体装置
JP4930904B2 (ja) * 2007-09-07 2012-05-16 サンケン電気株式会社 電気回路のスイッチング装置
KR100898438B1 (ko) * 2007-10-25 2009-05-21 주식회사 동부하이텍 반도체 소자 및 이의 제조 방법
JP5526496B2 (ja) * 2008-06-02 2014-06-18 サンケン電気株式会社 電界効果半導体装置及びその製造方法
CN102104071B (zh) * 2009-12-18 2013-01-23 杰力科技股份有限公司 功率金氧半导体场效晶体管及其制造方法
US9257463B2 (en) * 2012-05-31 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned implantation process for forming junction isolation regions
US9559198B2 (en) 2013-08-27 2017-01-31 Nxp Usa, Inc. Semiconductor device and method of manufacture therefor
US9837526B2 (en) 2014-12-08 2017-12-05 Nxp Usa, Inc. Semiconductor device wtih an interconnecting semiconductor electrode between first and second semiconductor electrodes and method of manufacture therefor
WO2016116998A1 (ja) * 2015-01-19 2016-07-28 株式会社日立製作所 半導体装置及びその製造方法、電力変換装置、３相モータシステム、自動車、並びに鉄道車両
US9324800B1 (en) 2015-02-11 2016-04-26 Freescale Semiconductor, Inc. Bidirectional MOSFET with suppressed bipolar snapback and method of manufacture
US9472662B2 (en) 2015-02-23 2016-10-18 Freescale Semiconductor, Inc. Bidirectional power transistor with shallow body trench
US9443845B1 (en) 2015-02-23 2016-09-13 Freescale Semiconductor, Inc. Transistor body control circuit and an integrated circuit
US10348295B2 (en) 2015-11-19 2019-07-09 Nxp Usa, Inc. Packaged unidirectional power transistor and control circuit therefore
US10469077B2 (en) * 2016-05-12 2019-11-05 Intelesol, Llc Electronic switch and dimmer
CN105845739A (zh) * 2016-05-17 2016-08-10 天津理工大学 一种二维纳米片层过渡金属硫化物双向开关器件
EP3249815B1 (en) 2016-05-23 2019-08-28 NXP USA, Inc. Circuit arrangement for fast turn-off of bi-directional switching device
EP3373451B1 (en) 2017-03-07 2020-04-01 NXP USA, Inc. A body-control-device for a bi-directional transistor
US10224924B1 (en) * 2017-08-22 2019-03-05 Infineon Technologies Austria Ag Bidirectional switch with passive electrical network for substrate potential stabilization
US11581725B2 (en) 2018-07-07 2023-02-14 Intelesol, Llc Solid-state power interrupters
US11056981B2 (en) 2018-07-07 2021-07-06 Intelesol, Llc Method and apparatus for signal extraction with sample and hold and release
US11671029B2 (en) 2018-07-07 2023-06-06 Intelesol, Llc AC to DC converters
JP7450330B2 (ja) * 2018-09-27 2024-03-15 富士電機株式会社 半導体素子及び半導体装置
US11205011B2 (en) 2018-09-27 2021-12-21 Amber Solutions, Inc. Privacy and the management of permissions
US11334388B2 (en) 2018-09-27 2022-05-17 Amber Solutions, Inc. Infrastructure support to enhance resource-constrained device capabilities
US11349296B2 (en) 2018-10-01 2022-05-31 Intelesol, Llc Solid-state circuit interrupters
US10985548B2 (en) 2018-10-01 2021-04-20 Intelesol, Llc Circuit interrupter with optical connection
WO2020131977A1 (en) 2018-12-17 2020-06-25 Intelesol, Llc Ac-driven light-emitting diode systems
JP7075876B2 (ja) 2018-12-25 2022-05-26 株式会社日立製作所 炭化ケイ素半導体装置、電力変換装置、３相モータシステム、自動車および鉄道車両
US11342151B2 (en) 2019-05-18 2022-05-24 Amber Solutions, Inc. Intelligent circuit breakers with visual indicators to provide operational status
WO2021150684A1 (en) 2020-01-21 2021-07-29 Amber Solutions, Inc. Intelligent circuit interruption
US11670946B2 (en) 2020-08-11 2023-06-06 Amber Semiconductor, Inc. Intelligent energy source monitoring and selection control system
FR3115631B1 (fr) * 2020-10-23 2022-11-04 St Microelectronics Crolles 2 Sas Composant semiconducteur de circuit intégré

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196695A (ja) * 1992-10-02 1994-07-15 Power Integrations Inc Ｍｏｓトランジスタで構成された双方向スイッチ
TW380314B (en) * 1998-01-23 2000-01-21 United Microelectronics Corp Bi-directional transistor device
US6573562B2 (en) * 2001-10-31 2003-06-03 Motorola, Inc. Semiconductor component and method of operation
US6674305B1 (en) * 2002-07-08 2004-01-06 Semiconductor Components Industries Llc Method of forming a semiconductor device and structure therefor

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1416865A (en) * 1921-07-28 1922-05-23 William E Patch Method or process of removing enamel from enameled metal articles
US4141373A (en) * 1977-09-28 1979-02-27 Rjr Archer, Inc. Method for deoiling metal scrap
KR870001675A (ko) * 1985-07-11 1987-03-17 프랑크 엠 사죠백 쌍극 개방상태의 양방향 전력 전계효과 트랜지스터(fet)
US4847522A (en) 1988-06-08 1989-07-11 Maxim Integrated Products CMOS amplifier/driver stage with output disable feature
US5018458A (en) * 1990-09-12 1991-05-28 Zimpro Passavant Environmental Systems, Inc. Furnace combustion zone temperature control method
FR2678850B1 (fr) * 1991-07-09 1998-12-24 Inst Francais Du Petrole Procede et installation de thermolyse de dechets industriels et/ou menagers.
US5423951A (en) * 1991-12-17 1995-06-13 Wienert; Fritz O. Process of continuously making coke of high density and strength
US5351632A (en) * 1993-09-23 1994-10-04 Mann Carlton B Top fired burn-off oven
US5767733A (en) * 1996-09-20 1998-06-16 Integrated Device Technology, Inc. Biasing circuit for reducing body effect in a bi-directional field effect transistor
US5820736A (en) * 1996-12-23 1998-10-13 Bouziane; Richard Pyrolysing apparatus
CA2194805C (en) * 1997-01-10 2004-04-27 Richard Bouziane Batch process for recycling hydrocarbon containing used material
WO1998039841A2 (en) * 1997-03-04 1998-09-11 Koninklijke Philips Electronics N.V. Integrated bidirectional transistor switch for large signal voltages
US5868565A (en) * 1997-06-17 1999-02-09 Nowack; William C. Method of heat treating articles and oven therefor
US6084264A (en) 1998-11-25 2000-07-04 Siliconix Incorporated Trench MOSFET having improved breakdown and on-resistance characteristics
US6351009B1 (en) 1999-03-01 2002-02-26 Fairchild Semiconductor Corporation MOS-gated device having a buried gate and process for forming same
JP4091242B2 (ja) 1999-10-18 2008-05-28 セイコーインスツル株式会社 縦形ｍｏｓトランジスタ及びその製造方法
US6515534B2 (en) 1999-12-30 2003-02-04 Intel Corporation Enhanced conductivity body biased PMOS driver
US6781195B2 (en) 2001-01-23 2004-08-24 Semiconductor Components Industries, L.L.C. Semiconductor bidirectional switching device and method
US6777745B2 (en) 2001-06-14 2004-08-17 General Semiconductor, Inc. Symmetric trench MOSFET device and method of making same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196695A (ja) * 1992-10-02 1994-07-15 Power Integrations Inc Ｍｏｓトランジスタで構成された双方向スイッチ
TW380314B (en) * 1998-01-23 2000-01-21 United Microelectronics Corp Bi-directional transistor device
US6573562B2 (en) * 2001-10-31 2003-06-03 Motorola, Inc. Semiconductor component and method of operation
US6674305B1 (en) * 2002-07-08 2004-01-06 Semiconductor Components Industries Llc Method of forming a semiconductor device and structure therefor

Also Published As

Publication number Publication date
HK1097099A1 (en) 2007-06-15
CN1841743A (zh) 2006-10-04
TW200723527A (en) 2007-06-16
KR20060105591A (ko) 2006-10-11
KR100919594B1 (ko) 2009-09-29
US7297603B2 (en) 2007-11-20
CN100576538C (zh) 2009-12-30
US20060226439A1 (en) 2006-10-12

Similar Documents

Publication Publication Date Title
TWI381525B (zh) 雙向電晶體及其形成方法
KR101332589B1 (ko) 우회 경로를 갖춘 양방향 트랜지스터 및 그를 위한 방법
US7067876B2 (en) Semiconductor device
US20170271511A1 (en) Embedded JFETs for High Voltage Applications
CN107026165B (zh) 包括含第一和第二晶体管的半导体器件和控制电路的电路
US7863678B2 (en) Insulated-gate field-effect transistor
US7417282B2 (en) Vertical double-diffused metal oxide semiconductor (VDMOS) device incorporating reverse diode
KR100922914B1 (ko) 절연 기판 상에 형성된 전계 효과 트랜지스터
EP0110331B1 (en) A mos transistor
US6781195B2 (en) Semiconductor bidirectional switching device and method
JP2009065026A (ja) 電気回路のスイッチング装置
CN107017253B (zh) 包括第一晶体管和第二晶体管的半导体器件
US7276772B2 (en) Semiconductor device
EP3462500A1 (en) Bidirectional power mosfet structure
CN106057898A (zh) 包括晶体管的半导体器件
US11158627B2 (en) Electronic circuit with a transistor device and a clamping circuit
KR970011377B1 (ko) 바이폴라 트랜지스터