TWI377781B - Subtractor circuit and operational amplifier - Google Patents

Description

1377781 九、發明說明 【發明所屬之技術領域】 本發明關於減法器電路及運算放大器，特別是關於有 助於以低電壓驅動的減法器電路及運算放大器。 【先前技術】 用於電子裝置等之控制的ic (積體電路）通常包括 例如運算放大器等電子零件。運算放大器包括BJT (雙極 接面電晶體）、MOS (金屬氧化物半導體）等。運算放大 器的電路組態本質上相同，不論形成運算放大器的半導體 元件係BJT或MOS。 圖1爲顯示包括MOS之現有運算放大器之範例的組 態電路圖（例如參照日本專利No. Hei 4- 1 85005，以下稱 爲專利文件1 )。 在圖1中，運算放大器11包括減法器電路12、輸出 放大器電路13、轉換輸入端子14、非轉換輸入端子15及 輸出端子16。 減法器電路12包括PMOS (正金屬氧化物半導體） 21與22、NMOS (負金屬氧化物半導體）23與24及固定 電流源2 5。 在減法器電路12中，PMOS21的閘極連接至轉換輸 入端子〗4，且PMOS22的閘極連接至非轉換輸入端子15 ° PMOS21的源極及PMOS22的源極連接至固定電流源25 的一端子。固定電流源25的另一端子連接至圖中未顯示 -4- 1377781 的電源供應器以供應驅動電壓E丨。 此外，在減法器電路12中，PM0S21的汲極及 NMOS23的汲極彼此相連接，且 PMOS22的汲極及 NMOS24的汲極彼此相連接。NMOS23及24的源極各接 地。NMOS23的閘極及 NMOS24的閘極彼此相連接。 NMOS23的閘極與NMOS24的閘極之間的連接點連接至 PM0S21 的汲極與 NMOS23 的汲極之間的連接點。 PMOS22的汲極與NMOS24的汲極之間的連接點連接至輸 出放大器電路13。 輸出放大器電路13包括NM0S31、電容器32及固定 電流源3 3。 在輸出放大器電路1 3中，NMO S3 1的閘極及電容器 32彼此相連接。NM0S31的閘極與電容器32的一端子之 間的連接點連接至減法器電路12中PMOS22的汲極與 NMOS24的汲極之間的連接點。NM0S3 1的源極接地。 NM0S31的汲極連接至電容器32的另一端子、固定電流 源33的一端子及輸出端子16。固定電流源33的另一端 子連接至圖中未顯示的電源供應器以供應驅動電壓E,。 在運算放大器11中，第一輸入電壓輸入至轉換輸入 端子14，及第二輸入電壓輸入至非轉換輸入端子15。從 第二輸入電壓減去第一輸入電壓所獲得的電壓從減法器電 路12供應至輸出放大器電路13。輸出放大器電路13接 著將從減法器電路12供應的電壓放大。輸出放大器電路 13所放大的電壓被輸出做爲從輸出端子16輸出的電壓。 -5- 1377781 因而所形成的運算放大器11通常稱爲Barton放大器 ，其通常用於雙極處理及MOS處理》 在此狀況下，固定電流源25亦經由半導體元件而形 成，且運算放大器11中減法器電路12係經由於三階段中 堆疊半導體元件而形成。即，如圖1中所示，減法器電路 12具有一組態使得固定電流源25、PM0S21或22及: NMOS23或24於供應予固定電流源25之驅動電壓£1與 接地位準之間彼此串連。 因此，供應予每一固定電流源25、PM0S21或22及 NMOS23或24的電壓低於驅動電壓E,。因而，爲驅動每 —固定電流源25' PM0S21或22及NMOS23或24，需將 等於或高於分別驅動固定電流源25、PM0S21或22及 NMOS23或24所需電壓經加總而獲得之電壓的電壓，設 定爲驅動電壓E丨。 因而，由於需將等於或高於分別驅動固定電流源25 ' PM0S21或22及NMOS23或24所需電壓經加總而獲得 之電壓的電壓，設定爲驅動電壓E!，減法器電路12及依 序的運算放大器11便不適於以低電壓驅動。 【發明內容】 近來需要可以低電壓驅動的電子裝置。然而，如上述 ，現有的減法器電路及現有的運算放大器不適於以低電壓 驅動。 本發明係鑑於此情況而完成，且其需能提供有利於以 -6- 1377781 低電壓驅動的電路。 依據本發明的第一實施例，提供一種減法器電路，用 於輸出一輸出電壓做爲第一輸入電壓與第二輸入電壓之間 的差，該減法器電路包括：一第一半導體元件、—第二半 導體元件、一第三半導體元件，一第四半導體元件、一第 五半導體元件及一第六半導體元件，各用於轉換輸入至— 輸入端子的電壓，並將該轉換的電壓自一輸出端子輸出； 該第一半導體元件的一輸入端子’其連接至該第—輸入電 壓輸入的第一端子；該第二半導體元件的—輸入端子’其 連接至該第二輸入電壓輸入的第二端子；該第一半導體元 件的一輸出端子，其連接至該第三半導體元件的輸入端子 及該第四半導體元件的輸出端子；該第三半導體元件的一 輸出端子，其連接至該第五半導體元件的輸入端子；該第 五半導體元件的該輸入端子及一輸出端子，其係短路且該 第五半導體元件的該輸出端子係連接至該第二半導體元件 的輸出端子及該第六半導體元件的輸入端子：及該第六半 導體元件的一輸出端子，其連接至該第四半導體元件的輸 入端子及輸出該輸出電壓的第三端子。 在本發明的第一實施例中，第一輸入電壓被輸入至第 一半導體元件及第二輸入電壓被輸入至第二半導體元件。 從第一半導體元件的輸出及從第四半導體元件的輸出被輸 入至第三半導體元件。第三半導體元件的輸出被輸入至第 五半導體元件。第五半導體元件的輸入端子及輸出端子被 短路。第二半導體元件的輸出、第三半導體元件的輸出及 1377781 第五半導體元件的輸出被輸入至第六半導體元件。第六半 導體元件的輸出被輸入至第四半導體元件，並輸出做爲輸 出電壓。 依據本發明的第二實施例，提供一種運算放大器包括 :一減法器電路，用於輸出一輸出電壓做爲第一輸入電壓 與第二輸入電壓之間的差；及一放大器電路，用於放大來 自該減法器電路的該輸出電壓，並輸出該放大的輸出電壓 ;其中該減法器電路包括一第一半導體元件、一第二半導 體元件、一第三半導體元件、一第四半導體元件、一第五 半導體元件及一第六半導體元件，各用於轉換輸入至一輸 入端子的電壓，並將該轉換的電壓自一輸出端子輸出，該 第一半導體元件的一輸入端子，其連接至該第一輸入電壓 輸入的第一端子，該第二半導體元件的一輸入端子，其連 接至該第二輸入電壓輸入的第二端子，該第一半導體元件 的一輸出端子，其連接至該第三半導體元件的輸入端子及 該第四半導體元件的輸出端子，該第三半導體元件的一輸 出端子，其連接至該第五半導體元件的輸入端子，該第五 半導體元件的該輸入端子及一輸出端子，其係短路且該第 五半導體元件的該輸出端子係連接至該第二半導體元件的 輸出端子及該第六半導體元件的輸入端子，及該第六半導 體元件的一輸出端子，其連接至該第四半導體元件的輸入 端子及輸出該輸出電壓的第三端子，且該第三端子係連接 至該放大器電路的輸入端子。 在本發明的第二實施例中，第一輸入電壓被輸入至第 (s -8- 1377781 一半導體元件及第二輸入電壓被輸入至第二半導體元件。 從第一半導體元件的輸出及從第四半導體元件的輸出被輸 入至第三半導體元件^第三半導體元件的輸出被輸入至第 五半導體元件》第五半導體元件的輸入端子及輸出端子被 短路。第二半導體元件的輸出、第三半導體元件的輸出及 第五半導體元件的輸出被輸入至第六半導體元件。第六半 導體元件的輸出被輸入至第四半導體元件，及被輸入至放 大器電路進行放大，並接著由放大器電路輸出。 依據本發明的第一或第二實施例，可提供有利於以低 電壓驅動的電路。 【實施方式】 以下將說明本發明的較佳實施例。本說明書或圖式中 所描述之本發明與實施例之組成需求之間的對應性將描繪 如下。該描述確認支援本發明之實施例係於本說明書或圖 式中描述。因此，即使當本說明書或圖式中所描述之實施 例於文中未被描述爲相應本發明之組成需求的實施例，並 非表示該實施例未相應於組成需求。相反地，即使當文中 描述的實施例相應本發明之組成需求，並非表示該實施例 未相應於該組成需求以外的組成需求。 依據本發明之第一實施例的減法器電路爲一種減法器 電路，其用於輸出一輸出電壓做爲第一輸入電壓與第二輸 入電壓之間的差，該減法器電路包括：一第一半導體元件 、一第二半導體元件、一第三半導體元件、一第四半導體 -9- 1377781 元件、一第五半導體元件及一第六半導體元件（例如圖2 中CMOS轉換器52,至526)，各用於轉換輸入至一輸入 端子的電壓，並將該轉換的電壓自一輸出端子輸出；該第 一半導體元件的一輸入端子，其連接至該第一輸入電壓輸 入的第一端子；該第二半導體元件的一輸入端子，其連接 至該第二輸入電壓輸入的第二端子；該第一半導體元件的 一輸出端子，其連接至該第三半導體元件的輸入端子及該 第四半導體元件的輸出端子：該第三半導體元件的一輸出 端子，其連接至該第五半導體元件的輸入端子；該第五半 導體元件的該輸入端子及一輸出端子，其係短路且該第五 半導體元件的該輸出端子係連接至該第二半導體元件的輸 出端子及該第六半導體元件的輸入端子；及該第六半導體 元件的一輸出端子，其連接至該第四半導體元件的輸入端 子及輸出該輸出電壓的第三端子。 依據本發明之第一實施例的減法器電路可進一步包括 一第七半導體元件（例如圖4中CMOS轉換器5 27 )，其 具有連接至該第一半導體元件之該輸出端子與該第四半導 體元件之該輸出端子之間連接點的一輸入端子，及具有連 接至該第三半導體元件之該輸入端子的一輸出端子。 依據本發明之第二實施例的運算放大器，包括：一減 法器電路（例如圖6中減法器電路51，），用於輸出一輸 出電壓做爲第一輸入電壓與第二輸入電壓之間的差；及一 放大器電路（例如圖6中放大器電路72)，用於放大來 自該減法器電路的該輸出電壓，並輸出該放大的輸出電壓 -10- 1377781 ;其中該減法器電路包括一第一半導體元件、一第二半導 體元件、一第三半導體元件、一第四半導體元件、一第五 半導體元件及一第六半導體元件（例如圖2中CMOS轉換 器521至526 )，各用於轉換輸入至一輸入端子的電壓， 並將該轉換的電壓自一輸出端子輸出，該第一半導體元件 的一輸入端子，其連接至該第一輸入電壓輸入的第一端子 ，該第二半導體元件的一輸入端子，其連接至該第二輸入 電壓輸入的第二端子，該第一半導體元件的一輸出端子， 其連接至該第三半導體元件的輸入端子及該第四半導體元 件的輸出端子，該第三半導體元件的一輸出端子，其連接 至該第五半導體元件的輸入端子，該第五半導體元件的該 輸入端子及一輸出端子，其係短路且該第五半導體元件的 該輸出端子係連接至該第二半導體元件的輸出端子及該第 六半導體元件的輸入端子，及該第六半導體元件的一輸出 端子，其連接至該第四半導體元件的輸入端子及輸出該輸 出電壓的第三端子，且該第三端子係連接至該放大器電路 的輸入端子。 在依據本發明之第二實施例的運算放大器中’該減法 器電路進一步包括一第七半導體元件（例如圖4中CM〇S 轉換器5 2 7 )，其具有連接至該第一半導體元件之該輸出 端子與該第四半導體元件之該輸出端子之間連接點的一輸 入端子，及具有連接至該第三半導體元件之該輸入端子的 一輸出端子。 以下將參照附圖詳細描述本發明所應用之具體實施例 -11 - 1377781 圖2爲一電路圖，顯示應用本發明之減法器電路的實 施例之組態的範例。 在圖2中’減法器電路51包括CMOS轉換器52,至 520、轉換輸入端子53、非轉換輸入端子54及輸出端子 55 - CMOS轉換器52,至526轉換輸入至每一CMOS轉換 器52,至526的電壓，並自每—CMOS轉換器52,至526 的輸出端子輸出經轉換的電壓。 CMOS轉換器52】的輸入端子連接至轉換輸入端子53 。CMOS轉換器522的輸入端子連接至非轉換輸入端子54 〇 CMOS轉換器52,的輸出端子連接至CMOS轉換器 523的輸入端子及CMOS轉換器524的輸出端子。CMOS 轉換器521的輸出端子、CMOS轉換器5 2 3的輸入端子及 CMOS轉換器524的輸出端子之間的連接點以下將稱爲適 當的連接點e。 CMOS轉換器5 23的輸出端子連接至CMOS轉換器 525的輸入端子。CMOS轉換器525的輸入端子及輸出端 子被短路，且CMOS轉換器525的輸出端子連接至CMOS 轉換器526的輸入端子及CMOS轉換器5 22的輸出端子。 CMOS轉換器5 26的輸出端子連接至輸出端子55及 CMOS轉換器5 24的輸入端子。CMOS轉換器521至526 均爲相同的電路組態。當CMOS轉換器52!至5 2 6不需個

< S -12- 1377781 別彼此有所差異時，CMOS轉換器52】至526以下將稱爲 CMOS轉換器52。 圖3爲一電路圖，顯示CMOS轉換器52之組態的範 例》

CMOS轉換器52係由PM0S61及NMOS62所形成》 PM0S61的閘極及NMOS62的閘極連接至CMOS轉換 器52的輸入端子。PM0S61的源極連接至圖中未顯示的 電源供應器，以供應驅動電壓E2。NMOS62的源極接地。 PM0S61的汲極及NMOS62的汲極連接至CMOS轉換器 52的輸出端子。 CMOS轉換器52依據輸入至輸入端子的電壓而控制 從輸出端子的電流輸出。因而，使V爲供應予CMOS轉 換器52之輸入端子的電壓，及使I爲從CMOS轉換器52 之輸出端子輸出的電流（流動方向如圖3中箭頭所示）’ 電壓V及電流I具有下列方程式所表示的關係。 [方程式〗] 其中傳導性gm爲表示CMOS轉換器52依據電壓V 而控制電流I之能力的値（即，電壓至電流的轉換能力） 〇 如上述，CMOS轉換器52,至526均爲相同的電路組 態。假設CMOS轉換器52,至526的各傳導性％爲相同 値。 -13-

1377781 . 其次將描述圖2中所示減法器電路5i中，輸入 換輸入端子53的電壓Vini、輸入至非轉換輸入端二 的電壓Vin2、及從輸出端子55輸出的電壓Vout。 電壓Vin,係由轉換輸入端子53輸入至CMOS轉 52|的輸入端于。從上述方程式（1)，從CMOS轉 52ι的輸出端子輸出的電流i,係以方程式（2)表示。 [方程式2] • ifVirv^ ...(2) 等於自輸出端子55輸出之電壓Vout的電壓被輸 CMOS轉換器524的輸入端子。因而，從上述方程5 )’從CMOS轉換器5 2 4之輸出端子輸出的電流i〇係 程式（3 )表示。 [方程式3] i0 = — Vout‘g„ 门、 CMOS轉換器52可視爲由固定電流源形成的等 路’其從輸出端子輸出相應於輸入至輸入端子之電壓 流，及一電阻（以下適當地稱爲汲極電阻）具有一端 接至輸出端子，且另一端子接地。連接點e可視爲經 電路而接地，該電路係經由連接彼此並聯之視爲連 CMOS轉換器52!之輸出端子的汲極電阻及視爲連 CMOS轉換器524之輸出端子的汲極電阻而形成。因 至轉 -54 換器 換器 入至 ί ( 1 以方 效電 的電 子連 由一 接至 接至 而， < S ) -14- 1377781 使Rd爲CMOS轉換器52,至526之汲極電阻的電阻値， 連接點e可視爲經由具有電阻値Re ( Re = Rd/2 )之電阻而 接地。 CMOS轉換器的輸入阻抗極高。假設沒有電流流入連 接至連接點e之CMOS轉換器5 23的輸入端子，從CMOS 轉換器的輸出端子輸出的電流i,，及從CMOS轉換器 5 24的輸出端子輸出的電流“，可視爲經由具有電阻値Re 之電阻而流至接地位準》因而，連接點e的電壓値Ve係 以方程式（4 )表示。 [方程式4]

Ve= (i,+i0)*Re … 從方程式（2)及方程式（3)，方程式（4)可修改 爲下列方程式。 [方程式5]

Ve = -(ViΠ! Xgm+Vout Xg,,,) -Re (5) 從輸出端子55輸出的電壓Vout可依據CMOS轉換器 5 22至526的電路組態而以方程式（6)獲得。 [方程式6]

Vout= (Ve*gm+Vin2*gln).4--gfl,-Rd= (Ve+Vih2)-g^Rd ^ φ ...(6) 經由修改方程式（6)，連接點e的電壓Ve可經由下 -15- 1377781 列方程式而獲得 [方程式7]

Ve = i^Rd 一Vir>2 -Π) 方程式（5)及方程式（7)均表示Ve，因而可從方 程式（5)及方程式（7)獲得方程式（8) ^ [方程式8] V& = ^^~Vin2 = 一（Vinrgm+V〇Ut.gjn).Re 方程式（9)可源自於修改方程式（ [方程式9] -Vin1-gn)-Re+Vin2s= -^^-+Vout*gra-Re

Vout· +era*Re

(9) 從方程式（9)，自輸出端子55輸出的電壓Vout可 由下列方程式而獲得》 < S ) -16- 1377781 [方程式ίο] v〇ut_ -Vinrgm-RefVir^ _ -VinryRe-^-Rd-i-Vi^-g^Rd

Re ^Re^*Rc|

Vim

Vin, gm.Re +1 gra-Re-gjB-Rd ...(10)

汲極電阻的電阻値Rd通常爲數百kQ至數十ΜΩ， 所以gm*Re*gm*Rd相較於1爲極高値。因而，方程式（】〇 )中l/(gm，Re*gni，Rd)可省略爲零。因而，方程式（】〇 )可以下列方程式槪略表示。

[方程式11]Vout = -V i

Vin2 ^•Re ... (η) 如中方程式（11)所示，從減法器電路51之輸出端 子55輸出的電壓Vout爲輸入至轉換輸入端子53之電壓 Vim與輸入至非轉換輸入端子54之電壓Vin2除以g，Re 所獲得之値之間的差。 如上述，電阻値Re爲視爲存在於連接點e與接地位 準之間電阻的電阻値。從方程式（Π )，當例如一新電阻 被置於連接點e與接地位準之間而設定視爲存在於連接點 e與接地位準之間電阻的電阻値爲1 /gm時，自輸出端子 -17- 1377781 55輸出的電壓Vout具有一關係Vout4-Vini+Vin2。 即，在組建的減法器電路中，使得方程式（11)中電 阻値Re爲l/gm，自輸出端子55輸出的電壓v out爲輸入 至轉換輸入端子53之Vini與輸入至非轉換輸入端子54 之Vin2之間的差。 圖4爲一電路圖，顯示減法器電路之另一實施例的組 態範例。 • 在圖4中，減法器電路51’包括CMOS轉換器52,至 52?、轉換輸入端子53、非轉換輸入端子54及輸出端子 55。附帶一提，相應於圖2中減法器電路51的零件以相 同的編號標示，其中描述在下列將適當地予以省略。 具體地，圖4中減法器電路51’類似於圖2中減法器 電路51，其中減法器電路51’包括CMOS轉換器52|至 520、轉換輸入端子53'非轉換輸入端子54及輸出端子 55。然而，減法器電路51’與圖2中減法器電路51不同 ® 的是減法器電路51’於連接點e與CMOS轉換器523之間 具有CMOS轉換器5 2 7。 如圖4中所示’減法器電路51’中輸入端子與cMOS • 轉換器527之輸出端子爲短路》此外，CMOS轉換器527 . 之輸入端子連接至連接點e，且CMOS轉換器527之輸出 端子連接至CMOS轉換器5 23之輸入端子。 具有輸出端子及輸入端子的CMOS轉換器5 2 7因而短 路’功能如電阻。即’如圖5中所示，CMOS轉換器527 具有傳導性gm功能’如同電阻63—樣’其電阻値爲傳導 -18- 1377781 性gm的倒數，且具有一端子連接至連接點e，另一端子 連接至接地。 因而，在減法器電路51’中，連接點e可視爲藉 CMOS轉換器527經由一電路而接地，該電路係藉並聯具 有電阻値Re之電阻與具有電阻値l/gm之電阻而形成。 視爲藉CMOS轉換器52 7而連接至連接點e之電阻的 電阻値l/gm通常遠小於CMOS轉換器52之汲極電阻的電 阻値Rd’或接著的視爲藉CMOS轉換器52】及5 24而連接 至連接點e之電阻的電阻値Re。因此，連接點e可視爲 經由具電阻値1 /gm之電阻而接地。 因而’由於連接點e可視爲經由具有電阻値1 /gm之 電阻而接地，對從減法器電路51’之輸出端子55輸出的 電壓Vout而言，視爲存在於連接點e與表示從圖2之減 法器電路51輸出之電壓Vout的方程式（11)中接地位準 之間之電阻的電阻値Re可替換爲電阻値1 /gni。因此，從 減法器電路51’之輸出端子55輸出的電壓Vout由方程式 (11)具有一關係 Vout 与- Vini+Vin2。 如上述，減法器電路51’可從輸出端子55輸出電壓 Vout’做爲輸入至轉換輸入端子53之電壓乂丨^與輸入至 非轉換輸入端子54之電壓Vi n2之間的差。 此外，由於減法器電路51’僅由複數個CMOS轉換器 52形成，減法器電路5 1’的輸入動態範圍可擴大爲本質上 等於提供予每一CMOS轉換器52的驅動電壓e2 (圖3) 的電壓，且減法器電路51’的輸出動態範圍亦可擴大爲本 (S ) -19 · 1377781 質上等於提供予每一CMOS轉換器52的驅動電壓E2的電 壓。 現有減法器電路的輸入動態範圍或輸出動態範圍不可 擴大爲驅動電壓。因此，假設減法器電路51’的驅動電壓 E2等於現有減法器電路的驅動電壓，減法器電路51’的輸 入動態範圍或輸出動態範圍便較現有減法器電路的大。 此外，減法器電路的失真特性通常於減法器電路的輸 入動態範圍或輸出動態範圍擴大時獲得改善。因而減法器 電路51’的失真特性可較現有減法器電路的失真特性獲得 較佳改善。另一方面，當減法器電路51’的驅動電壓E2低 於現有減法器電路的驅動電壓時，減法器電路51’可獲得 與現有減法器電路相等的失真特性。 此外，如參照圖1所描述的，經由堆疊三階段中半導 體元件而形成的減法器電路12不利於以低電壓驅動。另 —方面，相較於經由堆疊三階段中半導體元件而形成的減 法器電路12，包括各經由成對PM0S61及NMOS62形成 之CMOS轉換器52的減法器電路51’更有利於以低電壓 驅動。 附帶一提，如同減法器電路51’，圖2中減法器電路 51係經由複數個CMOS轉換器52而形成，因而在失真特 性及以低電壓驅動方面，較現有減法器電路更有利。 圖6爲一電路圖顯示應用本發明之運算放大器之實施 例的組態範例。 圖6的上部顯示經由於接續減法器電路51’之階段中 (S ) -20- 1377781 連接放大器電路72而形成的運算放大器71。圖6上部所 顯示的運算放大器71可以圖6下部所顯示的運算放大器 符號代表。 當電壓VinT輸入至轉換輸入端子，且電壓Vin2’輸入 至非轉換輸入端子時，減法器電路51’便輸出一電壓，做 爲電壓 Vim’與電壓 Vin2’之間的差，以輸入做爲電壓 VinT與電壓Vin2’之間的差的該電壓至放大器電路72的 輸入端子。放大器電路72以預設的放大因子（開路增益 )G轉換及放大該電壓輸入，接著並自輸出端子輸出經轉 換及放大的電壓Vout’。 放大器電路72可經由一 CMOS形成。放大器電路72 的放大因子G可隨性能而提升，例如所允許的電流消耗 、雜訊圖等。 假定gm爲形成放大器電路72之CMOS的傳導性，及 Rd爲汲極電阻的電阻値，放大器電路72的放大因子G爲 = gm_Rd。因而，從運算放大器71之輸出端子輸出的電壓 Vout’係以下列方程式表示。 [方程式12]

Vout^ % — (Vin-|?—Vin2*) * (―^b^RcI) =(Vin^-Vina )-gro*Rd (12i 如上述，運算放大器7〗包括由複數個CMOS轉換器 52形成的減法器電路51’，及由一 CMOS形成的放大器電 路72。如上述，由於減法器電路51’的輸入動態範圍及輸 -21 - 1377781 . 出動態範圍係較現有減法器電路的寬，運算放大器71的 輸入動態範圍及輸出動態範圍亦較現有運算放大器的寬。 此外，由於減法器電路51’較現有減法器電路更有利 於以低電壓驅動，運算放大器71亦較現有運算放大器更 ' 有利於以低電壓驅動。即，運算放大器7 1可以低驅動電 壓正常驅動，現有運算放大器則無法以低驅動電壓正常驅 動。 # 此外，由於CMOS爲低電力消耗的半導體元件，由 CMOS組成的運算放大器71較現有運算放大器消耗更低 電力。 此外，在現有運算放大器中，爲改善雜訊圖可能需要 例如增加形成減法器電路的電晶體尺寸，或增加電晶體的 偏壓電流。電晶體尺寸的增加可使頻率特性惡化，或電晶 體的偏壓電流增加可增加電力消耗。 在運算放大器71中，另一方面，可經由提升形成減 • 法器電路51’之CMOS轉換器52的傳導性gm，因而可以 小型電路組態而獲得卓越的雜訊圖。附帶一提，CMOS轉 換器52的傳導性gm爲將PM0S61(圖3)之傳導性與 . NMOS62 (圖3)之傳導性加總而獲得的値，PM0S61與 NMOS62形成CMOS轉換器52。此外，在沒有電流消耗 增加下可獲得卓越的雜訊圖。 由於運算放大器71係由CMOS形成，可以完整的 CMOS程序產生運算放大器71，及可輕易地經由CMOS 程序產生具有數位電路的晶片及混合於其上的類比電路。

(S -22- 1377781 此外，由於運算放大器71係由CMOS形成，所有 路所需的1C例如濾波器、放大器等，可以CMOS 本的組成元件而予體現。 輸入至減法器電路5Γ之轉換輸入端子53或 輸入端子54的電壓被輸入至CMOS轉換器52,或 轉換器5 22，且接著被轉換爲相應於傳導性gm的電 ，由於輸入至減法器電路51’的電壓（信號）係經 的輸入阻抗接收，減法器電路51’構成來自前一階 壓的輕微負載或極易驅動》這表示其易於將包括減 路51’之運算放大器71連接至前一階段的電路。 例如，若後續階段之電路依循前一階段之電路 輸入阻抗，便需於前一階段之電路與後續階段之電 插入一具高輸入阻抗的緩衝器，以避免電壓（信號 失。因而所增加的電路元件量引發了電流消耗的增 例如雜訊圖等性能惡化。因此，具有極高輸入阻抗 放大器71消除了組建與前一階段之電路連接時插 器等的需要，並於形成電路時在例如電流消耗、雜 性能方面有所助益。 附帶一提，雖然圖6顯示運算放大器71轉換 及接著將輸入至轉換輸入端子與非轉換輸入端子之 間的差輸出，運算放大器亦可經組建而例如將輸入 輸入端子與非轉換輸入端子之電壓之間的差放大及 但不需轉換該差。圖7爲一電路圖，顯示取代圖6 器電路72之使用放大輸入電壓而不需轉換該輸入 類比電 做爲基 非轉換 CMOS 流。即 由極高 段之電 法器電 具有低 路之間 )的漏 加並使 的運算 入緩衝 訊圖等 、放大 電壓之 至轉換 輸出， 中放大 電壓之 -23- 1377781 放大器電路72’所形成運算放大器7Γ之組態的範例。 此外，雖然運算放大器71或71’包括減法器電路5厂 ，運算放大器71或71’亦可包括減法器電路51而取代減 法器電路5 1 ’。 應注意的是，本發明的實施例不限於上述實施例，且 可在不偏離本發明之精神下實施各式改變。 熟悉本技藝之人士應理解的是在申請專利範圍及其相 等論述的範圍內，基於設計需求或其他因素可實施各式修 改、組合、次組合及改變。 【圖式簡單說明】 圖1爲一電路圖，顯示現有運算放大器之範例的組態 * 圖2爲一電路圖，顯示應用本發明之減法器電路的實 施例之組態的範例； Φ 圖3爲一電路圖，顯示CMOS轉換器之組態的範例； 圖4爲一電路圖，顯示減法器電路的另一實施例之組 態的範例； . 圖5輔助說明CMOS轉換器做爲電阻的功能； 圖6爲一電路圖，顯示應用本發明之運算放大器的實 施例之組態的範例： 圖7爲一電路圖，顯示運算放大器的實施例之組態的 範例》 < S ) -24- 1377781 【主要元件符號說明】 11 :運算放大器 12 :減法器電路 13 :輸出放大器電路 * 14、53 :轉換輸入端子 15、54 :非轉換輸入端子 1 6、5 5 :輸出端子 φ 21、22、61:PMOS (正金屬氧化物半導體） 23、24、31、62: NMOS (負金屬氧化物半導體） 2 5、3 3 :固定電流源 32 :電容器 51、 51’：減法器電路 52、 52!、5 22、5 23、5 24、5 2 5、5 26、5 2 7 : CMOS 轉 換器 63 :電阻 # 71、71，：運算放大器 72、72’ ：放大器電路 e :連接點 . E1、E2 :驅動電壓 gm :傳導性 i 〇、i 1 :電流 Rd、Re :電阻値

Vin!、Vin]’、Vin2、Vin2’、Vout、Vout’：電壓 V e :電壓値 -25-

Claims (1)

1377781 第096136412號專利申請案中文申請專利範圍修正本 民國101年8月29日修正 十、申請專利範圍 1. 一種減法器電路’用於輸出一輸出電壓做爲第一 ' 輸入電壓與第二輸入電壓之間的差，該減法器電路包含： ’一第一半導體元件、一第二半導體元件、一第三半導 體元件、一第四半導體元件、一第五半導體元件及一第六 φ 半導體元件’係用於轉換一輸入至各自的輸入端子之電壓 ，並將其轉換電壓自一輸出端子輸出； 該第一半導體元件的一輸入端子，其連接至該第一輸 入電壓所輸入的第一端子； 該第二半導體元件的一輸入端子，其連接至該第二輸 入電壓所輸入的第二端子； 該第一半導體元件的一輸出端子，其連接至該第三半 導體元件的輸入端子及該第四半導體元件的輸出端子； ® 該第二半導體元件的一輸出端子，其連接至該第五半 導體兀件的輸入端子； 該第五半導體元件的該輸入端子及一輸出端子，其係 • 短路’且該第五半導體元件的該輸出端子係連接至該第二 半導體元件的輸出端子及該第六半導體元件的輸入端子； 及 該第六半導體元件的一輸出端子，其連接至該第四半 導體兀件的輸入端子及輸出該輸出電壓的第三端子， 其中該減法器電路進一步包含一第七半導體元件，其 1377781 叫年·?月3曰修正替換頁 具有連接至該第一半導體元件之該輸出端子與該第四半導 體元件之該輸出端子之間連接點的—輸入端子，及具有連 接至該第三半導體元件之該輸入端子的—輸出端子。 2_如申請專利範圍第1項之減法器電路，其中該第 —半導體兀件、該第二半導體元件、該第三半導體元件、 該第四半導體元件、該第五半導體元件及該第六半導體元 件爲由成對的一 PMOS (正金屬氧化物半導體）及一 NMOS (負金屬氧化物半導體）所形成的CMOS (互補金 屬氧化物半導體）。 3.—種運算放大器，包含： 一減法器電路’用於輸出一輸出電壓做爲第一輸入電 壓與第二輸入電壓之間的差；及 —放大器電路，用於放大來自該減法器電路的該輸出 電壓，並輸出經放大的該輸出電壓； 其中該減法器電路包括一第一半導體元件、一第二半 導體元件、一第三半導體元件、一第四半導體元件、一第 五半導體元件及一第六半導體元件，係用於轉換一輸入至 各自的輸入端子之電壓，並將其轉換電壓自一輸出端子輸 出： 該第一半導體元件的一輸入端子，其連接至該第一輸 入電壓所輸入的第一端子， 該第二半導體元件的一輸入端子，其連接军該第二輸 入電壓所輸入的第二端子， 該第一半導體元件的一輸出端子，其連接至該第三半 -2- 1377781 導體元件的輸入端子及該第四半導體元件的輸出端子， 該第三半導體元件的一輸出端子，其連接至該第五半 導體元件的輸入端子， 該第五半導體元件的該輸入端子及一輸出端子，其係 短路，且該第五半導體元件的該輸出端子係連接至該第二 半導體元件的輸出端子及該第六半導體元件的輸入端子， 及 0 該第六半導體元件的一輸出端子，其連接至該第四半 導體元件的輸入端子及輸出該輸出電壓的第三端子，且 該第三端子係連接至該放大器電路的輸入端子， 其中該減法器電路進一步包括一第七半導體元件，其 具有連接至該第一半導體元件之該輸出端子與該第四半導 體元件之該輸出端子之間連接點的一輸入端子，及具有連 接至該第三半導體元件之該輸入端子的一輸出端子。 4.如申請專利範圍第3項之運算放大器，其中該第 φ 一半導體元件、該第二半導體元件、該第三半導體元件、 該第四半導體元件、該第五半導體元件、該第六半導體元 件及該放大器電路爲經由成對的一PMOS(正金屬氧化物 . 半導體）及_ NM〇s (負金屬氧化物半導體）所形成的 CMOS (互補金屬氧化物半導體）。