TWI362703B - - Google Patents

Download PDF

Info

Publication number
TWI362703B
TWI362703B TW096111350A TW96111350A TWI362703B TW I362703 B TWI362703 B TW I362703B TW 096111350 A TW096111350 A TW 096111350A TW 96111350 A TW96111350 A TW 96111350A TW I362703 B TWI362703 B TW I362703B
Authority
TW
Taiwan
Prior art keywords
film
fluorine
gas
barrier layer
oxygen
Prior art date
Application number
TW096111350A
Other languages
English (en)
Other versions
TW200805498A (en
Inventor
Yoshiyuki Kikuchi
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200805498A publication Critical patent/TW200805498A/zh
Priority to US12/157,795 priority Critical patent/US7851351B2/en
Application granted granted Critical
Publication of TWI362703B publication Critical patent/TWI362703B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

1362703 九、發明說明 【發明所屬之技術領域】 本發明係關於將氟添加碳膜當做絕緣膜使用，例如， 當做層間絕緣膜使用之類型之半導體裝置及其製造方法。 【先前技術】 爲了追求半導體裝置之高積體化，而採用多層配線構 造。此處，針對用以實施各層間之絕緣之層間絕緣膜，爲 了使設備之動作之更爲高速化，要求較低之介電常數。基 於此種要求，針對採用碳（C)及氟（F)之化合物之氟添加碳 膜（氟碳膜）做爲層間絕緣膜，進行檢討。氟添加碳膜只要 選擇原料氣體之種類，即可確保例如2.5以下之介電常數 °亦即，氟添加碳膜係極爲適合當做層間絕緣膜使用之薄 膜。 另一方面，氟添加碳膜係有機系之膜。因此，蝕刻製 程時’用以蝕刻氟添加碳膜之氣體，亦同時蝕刻有機糸材 料之抗蝕膜。因此，將氟添加碳膜當做絕緣膜使用時，蝕 刻時’必須於氟添加碳膜之上，積層可發揮遮罩功能（不 同於抗蝕膜）之硬罩用薄膜。該硬罩用薄膜之材質，Si02 膜等係大家所熟知》 曰本特開2005-3028 1 1號公報，記載著爲了抑制層間 絕緣膜全體之介電常數變高，將Si02膜及介電常數較低 之氧添加碳化矽（SiCO)膜組合成硬罩用薄膜之技術。該 SiCO膜係例如含有20原子％程度之氧之碳化矽膜。 1362703 此時，本發明者爲了防止氟添加碳膜之氟移動至硬罩 用薄膜，針對於氟添加碳膜及硬罩用薄膜之間，形成含有 矽、碳、及氮之膜（以下，稱爲「SiCN膜」）做爲障壁層進 行檢討。此處，使用SiCN膜做爲障壁層，係因爲膜中之 氟添加碳膜之氟進入具有矽及氧之結合（Si-Ο結合）之薄膜 時，該氟會切斷前述Si-Ο結合，結果，氟會移動至硬罩 層側，故必須使用不含該結合之障壁層。 然而，於氟添加碳膜之上，形成SiCN膜及硬罩用薄 膜時，例如，先藉由實施三甲基矽烷氣體及氨氣之電漿化 ，利用電聚 CVD(Chemical Vapor Deposition)於氟添加碳 膜之上形成SiCN膜，其次，藉由實施含有矽、碳、及氧 之氣體之電漿化，於SiCN膜之上形成SiCO膜，其後， 藉由實施含有矽及氧之氣體之電漿化，於SiCO膜之上形 成Si02膜。 然而，隨著此種處理而在氟添加碳膜之表面形成 SiCN膜及SiCO膜及Si 02膜時，該等成膜處理中，大量 氟從氟添加碳膜進入SiCN膜中，製造積體電路後，例如 ，於實施400度之熱處理之氫退火製程及積體電路製造途 中之熱處理時，熱可能會導致SiCN膜中之氟脫離SiCN 膜，而移動至硬罩層及SiCN膜之界面。其次，該界面之 氟濃度昇高時，硬罩層會被從SiCN膜剝離，而發生該剝 離力導致銅配線層斷線之問題。 此處，氟添加碳膜之成膜處理溫度爲較高之380°C程 度時，成膜時，從氟添加碳膜飛散之氟之量相當多。因此 -6- 1362703 ，SiCN膜及SiCO膜及Si〇2膜等之成膜處理時，進入 Si CN膜中之氟之量相對較少，移動至硬罩層及SiCN膜之 界面之氟量也相對較少，因此，不易發生硬罩層之膜剝離 〇 然而，近年來，基於更低之用以構成半導體裝置之膜 之合計介電常數之要求，爲了減輕該膜之負荷，希望能進 一步降低半導體裝置之製造處理全體之熱量。同時，也針 對於3 45 t程度之溫度執行氟添加碳膜之成膜處理進行檢 討。因爲於此種溫度所成膜之氟添加碳膜中，殘留著較多 之氟，結果，SiCN膜及SiCO膜及Si 02膜等之成膜處理 時，進入SiCN膜中之氟之量變多，如前面所述，而發生 容易發生硬罩層之膜剝離之問題。 【發明內容】 本發明係以有效解決以上之問題之提案。本發明之目 的係針對於絕緣膜之氟添加碳膜之上，介由障壁層形成含 有矽及氧之硬罩層之半導體裝置，提供可抑制氟從氟添加 碳膜脫離並進入硬罩層，並有效抑制熱處理後之硬罩層之 膜剝離之技術。 本發明係一種半導體裝置，其特徵爲具備：基板；形 成於前述基板上之由氟添加碳膜所構成之絕緣膜；形成於 前述絕緣膜上之由氮化矽膜、及含有矽、碳及氮之膜所構 成之障壁層：以及形成於前述障壁層上之具有含有矽及氧 之膜之硬罩層，且，前述障壁層係從下依序積層著氮化矽 1362703 膜、及含有矽、碳及氮之膜而形成，發揮抑制氟添加碳膜 中之氟朝硬罩層移動之功能。 依據本發明，可有效抑制氟從氟添加碳膜所構成之絕 緣膜朝硬罩層脫離、及硬罩用薄膜之成膜時使用之氧所導 致之氟添加碳膜之氧化。因此，本發明之半導體裝置時， 可以提高各膜彼此之密合性，於後製程實施熱處理時，亦 可抑制氟添加碳膜及障壁層之間、及障壁層及硬罩層之間 之膜剝離之發生。 前述硬罩層之含有矽及氧之膜應爲氧添加碳化矽膜或 二氧化矽膜。 此外，本發明係一種半導體裝置之製造方法，其特徵 爲具備：於基板上，實施由氟添加碳膜所構成之絕緣膜之 成膜之製程；使形成於前述絕緣膜之前述基板之表面曝露 於含有矽及氮之各活性種之電漿，於前述絕緣膜之上，實 施由氮化矽膜所構成之第1障壁層之成膜之製程；使形成 前述第1障壁層之前述基板之表面曝露於含有矽、碳、及 氮之各活性種之電漿，於前述第1障壁層之上，實施由矽 、碳、及氮之膜所構成之第2障壁層之成膜之製程：以及 使形成前述第2障壁層之前述基板之表面曝露於含有矽及 氧之各活性種之電漿，於前述第2障壁層之上，實施含有 矽及氧之膜之成膜之製程。 依據本發明，可有效抑制氟從氟添加碳膜所構成之絕 緣膜朝含有矽及氧之膜（硬罩層）脫離、及含有矽及氧之膜 之成膜時使用之氧所導致之氟添加碳膜之氧化。因此，利 -8 - 1362703 用本發明之製造方法所製造之半導體裝置時，可以提高各 膜彼此之密合性，於後製程實施熱處理時，亦可抑制氟添 加碳膜及第1障壁層之間、及第2障壁層及含有矽及氧之 膜（硬罩層）之間之膜剝離之發生。 前述含有矽及氧之膜弋爲氧添加碳化矽膜或二氧化矽 膜。 【實施方式】 本發明係半導體裝置之製造方法之一實施形態係具有 多層配線構造之半導體裝置之製造方法，係以於由例如銅 之金屬所構成之第η層（η爲1以上之整數）之配線層之上 形成第（η+ 1)層之配線層時爲例進行說明。 第1Α圖係於絕緣膜10內形成第η層之配線層之銅配 線層1 1之狀態之基板1。基板1係例如半導體晶圓。本實 施形態時，係實施例如C5F8氣體之含有碳及氟之化合物 之成膜氣體之電漿化，藉由使容置基板1之環境成爲電漿 環境，將C5F8氣體所生成之活性種堆積於基板1之表面 ，實施如第1B圖所示之由氟添加碳膜20所構成之層間絕 緣膜之例如200nm之膜厚之成膜。 以此方式形成氟添加碳膜20後，於該氟添加碳膜20 之上，實施第1障壁層之氮化矽膜（以下稱爲（SiN膜））21 之成膜。該SiN膜21係例如含有30〜60原子％程度之氮 之矽膜、此處之第1障壁層如後面所述，係具有抑制氟從 氟添加碳膜20朝SiN膜21之上層側移動之功能之膜。 1362703 以實施SiN膜21之成膜爲目的之原料氣體係使用含 有矽及氮之氣體，例如使用二氯甲矽烷（SiH2Cl2)氣體及氨 (NH3)氣體。實施該二氯甲矽烷氣體及氨氣之電漿化，使 電漿中所含有之矽及氮之各活性種堆積於氟添加碳膜20 之表面，如第1C圖所示，形成SiN膜21。此時，處理壓 力設定成例如13.3〜40Pa。晶圓溫度設定成例如3 4 5 °C。 此外，SiN膜21之膜厚應爲5〜20 nm程度。 如此，於氟添加碳膜20之上形成SiN膜21後。於該 SiN膜21之表面，如第2A圖所示，實施第2障壁層之含 有矽、碳、及氮之膜（以下，稱爲「SiCN膜」）22之成膜 。該SiCN膜22係例如含有10〜30原子％程度之氮之碳 化矽膜，此處之第2障壁層如後面所述，係具有抑制該 SiCN膜22之上層側之膜之成膜處理所使用之氧朝該 SiCN膜22之下層側移動之功能之膜。 以實施SiCN膜22之成膜爲目的之原料氣體係使用含 有矽、碳、及氮之氣體，例如使用三甲基矽烷（SiH(CH3)3) 氣體及氨（NH3)氣體。實施該三甲基矽烷氣體及氨氣之電 漿化，使電漿中所含有之矽、碳、及氮之各活性種堆積於 SiN膜21之表面，如第2A圖所示，形成氮化矽膜之 SiCN膜22。此時，處理壓力設定成例如13.3〜40Pa，晶 圓溫度設定成例如345 °C。此外，SiCN膜22之膜厚應爲 5〜20nm程度。 接著，實施於後製程當做硬罩使用之第1硬罩層之 SiCO膜23之成膜。 -10- 1362703 以實施SiCO膜23之成膜爲目的之原料氣體係使用含 有矽之有機化合物之氣體，例如使用三甲基矽烷氣體及氧 (〇3)氣體。實施該三甲基矽烷氣體及氧氣之電漿化，使電 漿中所含有之矽、碳、及氧之各活性種堆積於SiCN22膜 之上。如第2B圖所示，形成SiCO膜23。此時，SiCO膜 23係實施例如50nm之膜厚之成膜。 其次，如第2C圖所示，於SiCO膜23之表面，實施 與該SiCO膜23爲不同材質之第2硬罩層之二氧化矽 (Si02)膜24之成膜。 以實施Si02膜24之成膜爲目的之原料氣體係使用例 如四乙基正矽酸鹽（Si(OC3H〇4)等之有機源之蒸氣（氣體）及 氧氣。實施該四乙基正矽酸鹽氣體及氧氣之電漿化，使電 漿中所含有之矽及氧之各活性種堆積於SiCO膜23之上， 形成Si02膜24。此時，Si02膜24係以例如150nm之膜 厚來形成。 本實施形態時，藉由第1障壁層及第2障壁層，形成 位於氟添加碳膜20及硬罩層之間之障壁層。此外，藉由 第1硬罩層及第2硬罩層，形成含有矽及氧之膜之硬罩層 〇 針對以上所示之積層構造膜，採用例如以下之手法， 製造形成著銅配線層及通孔之半導體裝置。 亦即，於Si02膜24之上實施抗蝕膜之成膜且形成圖 案，藉由利用該抗蝕遮罩實施Si 02膜24之蝕刻，得到對 應該圖案之形狀之第2硬罩層（參照第3A圖）。 -11 - 1362703 其後，於晶圓之表面實施抗蝕膜25之成膜且形成寬 度小於前述圖案之第2圖案（參照第3B圖），利用該抗蝕 遮罩25，以例如含有鹵化物之活性種之電漿，實施SiCO 膜23之蝕刻，得到第1硬罩層。其次，使用該第1硬罩 層，以例如氧電漿對SiCN膜22、SiN21膜、及氟添加碳 膜20進行蝕刻，形成凹部26(參照第3C圖）。此處，藉由 利用氧電漿之蝕刻，因爲抗蝕膜25及氟添加碳膜20之選 擇比近似，故亦同時除去抗蝕膜25。 此外，使用由Si02膜24所構成之第2硬罩，實施 SiCO膜23之蝕刻，此外，對SiCN膜22、SiN膜21、及 氟添加碳膜20進行蝕刻，形成寬度大於先前之蝕刻製程 所形成之凹部26之凹部27(參照第4A圖）。此外，寬度較 小之凹部26相當於通孔，寬度較大之凹部27係相當於該 層之電路之配線埋入區域（溝槽）。 其後，如第4B圖所示，埋入例如銅之銅配線層2 8， 以例如被稱 CMP(Chemical Mechanical Polishing)之硏磨除 去凹部27以外之部分之銅28，形成第（n+1)層之銅配線層 28(參照第4C圖）。 上述之實施形態時，係於氟添加碳膜20及硬罩層之 間，從下側依序積層著第1障壁層之SiN膜21及第2障 壁層之SiCN膜22而形成。藉此，可抑制氟添加碳膜20 之氧化且於後製程執行熱處理時也可防止氟從氟添加碳膜 20朝硬罩層脫離。 實際上’藉由後述之實施例，本發明者發現（確認）， -12- 1362703 (i)SiN膜21雖然對氟具有隔離性，對氧卻不具隔離性 及（ii)SiCN膜22雖然對氧具有隔離性，對氟卻不具隔 性。因此’將由SiN膜21及SiCN膜22所組合而成者 做障壁層’藉由依序從下側於氟添加碳膜20之上積 SiN膜21及SiCN膜22而形成，可以利用SiN膜21抑 氟從氟添加碳膜20之擴散，而且，可以利用SiCN膜 抑制氟添加碳膜20之氧化。此外，氟添加碳膜20之氧 ，應該是實施硬罩層之成膜時所發生氧之活性種所導致 因此’依據本實施形態，後面之製程實施熱處理時 藉由SiN膜21可抑制氟從氟添加碳膜20朝SiN膜21 上層側移動，故可確實抑制SiCN膜22及SiCO膜23 界面之氟濃度變高、硬罩層從SiCN膜22剝離、及銅配 層1 1、28之斷線。 此外，可利用SiCN膜22抑制氧朝氟添加碳膜20 動，硬罩層之成膜時，亦可抑制因爲氟添加碳膜20表 之氧化而降低與SiN膜21之密合性，進而導致氟添加 膜20及SiN膜21之間之膜剝離之發生。 此外，SiN膜21之介電常數雖然爲較大之7，然而 因爲利用SiN膜21及SiCN膜22之組合來配設障壁層 各自之厚度爲5nm〜2Onm程度，故可充分抑制合計介 常數之增加。 如上所示，本實施形態之積層構造膜具備：由氟添 碳膜20所構成之絕緣膜；及具有形成於該絕緣膜之上 之含有矽及氧之膜之硬罩層；時，藉由於絕緣膜及硬罩 離 當 層 制 22 化 之 之 線 移 面 碳 電 加 方 層 -13- 1362703 之間從氟添加碳膜20側依序積層著SiN膜21及SiCN膜 22做爲障壁層，可提高氟添加碳膜20及障壁層及硬罩層 之間之密合性，可確實抑制其間之膜剝離。 此外。第2C圖中，係於SiN膜21之上積層著SiCN 膜22，再於其上實施SiCO膜23之成膜，然而，亦可交 互形成複數層之SiN膜21及SiCN膜22後，再形成siCO 膜23。此外’硬罩層只要具備含有矽及氧之膜即可，亦可 於SiCO膜23及Si〇2膜24之間，形成例如非晶碳化矽膜 (a-SiC膜）等之其他材質之硬罩層。 接著，針對以實施上述半導體裝置之製造方法爲目的 之半導體製造裝置之—例進行說明。第5圖係以執行至前 述第2C圖爲止之製程’亦即，以執行氟添加碳膜20、 SiN 膜 21、SiCN 膜 22、SiCO 膜 23' 以及 Si 02膜 24 之各 成膜製程爲目的之半導體製造裝置圖。第5圖中，31及 32係介由閘門GT將晶圓之搬送容器之載體c從大氣側搬 入之載體室，33係第1搬送室，34及35係預備真空室， 3 6係第2搬送室。該等爲氣密構造，與大氣側有所區隔。 第2搬送室36及預備真空室34' 35係真空環境。載體室 31、32'及第1搬送室33係真空環境，然而，有時爲惰 性氣體環境。此外，37係第1搬送手段，38係第2搬送 手段。 第2搬送室36氣密地連結著以實施層間絕緣膜之氟 添加碳膜20之成膜爲目的之第1成膜裝置4〇、以實施障 壁層之SiN膜21及SiCN膜22之成膜爲目的之第2成膜 -14- 1362703 裝置41、以及以實施硬罩層之siC〇膜23及“〇2膜24之 成膜爲目的之第3成膜裝置5〇。 第5圖之半導體製造裝置時，載體C內之基板1係經 由例如第1搬送手段37·^預備真空室34(或35)—第2搬 送手段38—第1成膜裝置4〇之路徑進行搬送。其次，於 第1成膜裝置40實施氟添加碳膜2〇之成膜。其後，該基 板1介由第2搬送手段38，於未曝露於大氣之狀態下，被 搬入第2成膜裝置41。其次，在第2成膜裝置41，於氟 添加碳膜20之表面依序形成SiN膜21及Si CN膜22。其 後。該基板1被搬入第3成膜裝置50。其次，在第3成膜 裝置50’於SiCN膜22之上，依序形成SiCO膜23及 S i 〇2膜24。其後，該基板1經由與上述相反之路徑回到 載體C內。 此處’針對實施氟添加碳膜20之成膜之第1成膜裝 置40，參照第6圖至第8圖，進行簡單說明。圖中，61 係處理容器（真空腔室），62係具備溫調手段之載置台。載 置台62連結著例如1 3.56MHz之偏壓用高頻電源63。 於處理容器61之上部，與載置台62相對，配設著例 如由平面形狀略呈圓形狀之例如由氧化鋁所構成之第1氣 體供給部64。於該氣體供給部64之載置台62之相對面， 形成多數之第1氣體供給孔65。第1氣體供給孔65係介 由氣體流路66連通於第1氣體供給路67。第1氣體供給 路67連結著電漿氣體之氬（Ar)氣體及氪（Kr)氣體等之電漿 氣體供給源。 -15- 1362703 此外，於載置台62及第1氣體供給部64之間， 著例如平面形狀略呈圓形狀之由導電體所構成之第2 供給部68。於第2氣體供給部68之載置台62之相對 形成多數之第2氣體供給孔69。第2氣體供給部68 部，如第7圖所示，形成著與形成於垂直方向之第2 供給孔69之上端側連通之格子狀之氣體流路71 (於第 體供給孔69之下端形成開口）。該氣體流路71連結辜 氣體供給路72之一端側。此外，於第2氣體供給部 形成貫通該第2氣體供給部68之厚度方向之多數之 部73。開口部73係用以使電漿通過第2氣體供給部 下方側之空間者。開口部73係形成於例如相鄰之氣 路7 1之間。 第2氣體供給路72之另一端側連結著前述之原 體之C5F3氣體之供給源（圖上未標示）。藉此，前述之 氣體之C5F3氣體可介由第2氣體供給路72依序流至 流路71，並介由前述第2氣體供給孔69，同樣供應耗 氣體供給部68之下方側之空間。此外，圖中，74係 管，連結於真空排氣手段75。 於第1氣體供給部64之上部側，配設著例如由 鋁等之介電質所構成之蓋板76，於蓋板76之上部側 與該蓋板76密接之方式，配設著天線部77。該天線; 如第8圖所示，係具備：平面形狀爲圓形，下面側形 口之扁平天線本體78;及以阻塞天線本體78之前述 部之方式配設之圓板狀之平面天線構件（細縫板）79。 配設 氣體 面， 之內 氣體 2氣 ^第2 68， 開口 68之 體流 料氣 原料 氣體 Ϊ第2 排氣 氧化 ，以 部77 成開 開口 天線 -16- 1362703 本體78及平面天線構件79係由導體所構成構成扁平之 中空之圓形導波管。此外’於平面天線構件79，形成多數 之細縫。 此外，於平面天線構件79及天線本體78之間，配設 者由例如氧化錯或氧化矽、氮化矽等之低損失介電質材料 所構成之滯後板81。該滯後板81係用以縮短微波之波長 進而縮短則述導波管內之管內波長者。本實施形態時，藉 由該等天線本體78、平面天線構件79'滯後板81來構成 輻射線細縫天線。 此構成之天線部77’以密接於蓋板76之方式配置平 面天線構件79，介由圖上未標示之密封構件，固定於處理 容器。另一方面’此構成之天線部77，藉由同軸導波管 82連結於外部之微波發生手段83，供給例如頻率爲 2.45 GHa或8.4GHz之微波。此時，同軸導波管82之外側 之導波管82A連結於天線本體78，中心導體82B貫通形 成於滯後板81之開口部而連結於平面天線構件79。 平面天線構件79係由例如厚度1 mm程度之銅板所構 成，如第8圖所示，形成以發生例如圓扁波爲目的之多數 細縫84。針對細縫84之配置進行具體說明的話，就是沿 著圓周方向以例如同心圓狀或漩渦狀配置以只間隔少許之 略呈T字形之方式配置之一對細縫84A、84B之組。此外 ，1組（1對）之細縫’亦可以只間隔少許而爲略呈八字形之 配置。藉由以互相大致垂直之關係配列1組之細縫8 4 A及 8 4B，可放射含有2個垂直相交之偏波成分之圓偏波。此 -17- 1362703 時，藉由以對應利用滯後板81壓縮之微波之波長之間隔 配列1組之細縫84A、84B ’可以利用平面天線構件79放 射略呈平面波之微波。 接著，針對藉由上述成膜裝置40所實施之氟添加碳 膜20之成膜處理之一例進行說明。首先，將基板1搬入 處理容器61內並載置於載置台62上。接著，對處理容器 61之內部實施成爲特定壓力之真空吸引，從第1氣體供給 部64對處理容器61內以例如20〇SCCm之特定流量供給例 如Ar氣體之電漿氣體，而且，從原料氣體供給部之第2 氣體供給部68，以例如lOOsccm之特定流量對對處理容 器61內供給C5F8氣體。其次，將處理容器61內調整並 維持於例如10.6Pa(80mT〇rr)之處理壓力，晶圓溫度設定 成 3 45 °C。 另一方面，從微波發生手段83供給2.45GHz、3000W 之高頻（微波），該微波以TM模式或TE模式於同軸導波管 82內傳播。其次，介由同軸導波管之中心導體8 2B從平 面天線構件79之中心部朝周緣區域進行放射狀傳播之期 間，微波從細縫84A、84B介由蓋板76及第1氣體供給部 64朝該第1氣體供給部64之下方側之處理空間放射》 此時，如前面所述，因爲形成（配置）著細縫84，從平 面天線構件79之面全體大致均一地放射出圓偏波。藉此 。可使該下方側之空間之電界密度獲得均一化。其次，藉 由該微波之能量’於第1氣體供給部64及第2氣體供給 部6 8之間之空間可以高密度均一地激發例如氬氣體之電 -18- 1362703 漿。另一方面，第2氣體供給部68所吹出之C5F8氣體， 接觸從其上方側介由開口部73流入之前述電漿而實施活 性化。該C5F8氣體所生成之活性種堆積於基板1之表面 ，而進行由氟添加碳膜20所構成之層間絕緣膜之成膜。 此處，用以發生電漿之稀有氣體，於上述之例中，係 使用 Ar氣體，然而，亦可以使用，例如氦（He)氣體、氖 (Ne)氣體、氪（Kr)氣體、氙（Xe)氣體等之其他稀有氣體。 此外，氟添加碳膜之用途並未受限於層間絕緣膜，亦可應 用於其他絕緣膜。氟添加碳膜之原料氣體並未受限於C5F8 氣體，亦可以使用CF4氣體、C3F6氣體、C3F8氣體、c3f9 氣體、以及C4F8氣體等。 實施SiN膜21及SiCN膜22之成膜之第2成膜裝置 41，可以使用與前述成膜裝置40相同之構成之裝置。此 時，將例如Ar氣體之電漿氣體之供給源連結於第1氣體 供給路6 7，將二矽烷氣體之供給源及氮氣之供給源與三甲 基矽烷氣體之供給源連結於第2氣體供給路72。 此種第2成膜裝置41時，將已實施氟添加碳膜20之 成膜之基板1搬入處理容器61內，接著，對處理容器61 之內部實施成爲特定壓力之真空吸引。其次，實施第1障 壁層之SiN膜21之成膜。該成膜處理時，首先，從第1 氣體供給部64對處理容器61內以例如600sccm之特定流 量供給例如Ar氣體之電漿氣體，而且，從第2氣體供給 部68對處理容器61內分別以例如6sccm、50sccm之特定 流量供給二矽烷氣體及氮氣。其次，將處理容器61內調 -19- 1362703 整維持於例如16Pa之處理壓力，並將載置台62之晶圓溫 度設定成3 45 °C。另一方面，藉由從微波發生手段83供給 2.45GHz > 1 500W之高頻（微波），藉由該微波之能量，實 施Ar氣體之電漿化，藉由該電漿激發二矽烷氣體及氮氣 ，於氟添加碳膜20之上實施SiN膜21之成膜。 接著，實施第2障壁層之SiCN膜22之成膜。該成膜 處理時，例如將二矽烷氣體切換成三甲基矽烷氣體，從第 2氣體供給部68對處理容器61內以例如6〇Sccm供給該 氣體，並以例如5〇SCCm供給氮氣。其餘係與上述相同之 成膜處理。此時，藉由微波能量實施Ar氣體之電漿化， 藉由該電漿激發三甲基矽烷氣體及氮氣，於SiN膜21之 上實施SiCN膜22之成膜。 此外，SiN膜21之原料氣體亦可以使用二氯甲矽烷 氣體及氨氣之組合、或矽烷氣體及氮氣等之組合。此外， SiCN膜22之原料氣體亦可以使用三甲基矽烷氣體及氨氣 之組合、或三甲基矽烷氣體及N20氣體等之組合。 實施SiCO膜23及Si 02膜24之成膜之第3成膜裝置 50，可以使用與前述成膜裝置40相同之構成之裝置。此 時，將例如電漿氣體之Ar氣體之供給源及氧氣之供給源 連結於第1氣體供給路67,將三甲基矽烷氣體之供給源及 四乙基正矽酸鹽氣體之供給源連結於第2氣體供給路72 此種第3成膜裝置50時，將已實施第1及第2障壁 層之成膜之基板1搬入處理容器61內，接著，從第1氣 體供給部 64封處理谷器 61內以例如 l〇〇〇sccm及 -20- ’1362703 200sccm之特定流量分別供給例如Ar氣體及氧氣之電漿 氣體，而且，從第2氣體供給部68對處理容器61內以例 如200sccm之特定流量供給三甲基矽烷氣體。其次，將處 理容器61內調整維持於例如33.3Pa(250mTorr)之處理壓 力，並將載置台62之晶圓溫度設定成3 45 °C。另一方面， 藉由從微波發生手段83供給2.45GHz、1 500W之高頻， 藉由該微波之能量，實施Ar氣體之電漿化，藉由該電漿 激發氧氣及三甲基矽烷氣體，於SiCN膜22之上實施第1 硬罩層之SiCO膜23之成膜。 ’ 接著，例如將三甲基矽烷氣體切換成四乙基正矽酸鹽 氣體，從第2氣體供給部68對處理容器61內以例如 lOOsccm供給該氣體，實施第2硬罩層之Si02膜之成膜。 此時，藉由微波能量實施Ar氣體之電漿化，藉由該電漿 激發氧氣及四乙基正矽酸鹽氣體，於SiCO膜23之上實施 Si02膜24之成膜。 以上所說明之本實施形態之半導體製造裝置時，第2 搬送室36設定成真空環境，該搬送室36連結著第1至第 3成膜室40、41、50，故可將於第1成膜室40中形成氟 添加碳膜20之基板1，在不曝露於大氣之情形，搬送至第 2成膜室41，並在第2成膜室41於氟添加碳膜20之上形 成SiN膜21。因此，SiN膜21之成膜處理中，可以防止 大氣中之氧侵入該SiN膜21及氟添加碳膜20，而可防止 氟添加碳膜20之氧化。 如上所示，氟添加碳膜20之成膜處理及SiN膜21之 -21 - 1362703 成膜處理要求在沒有氧之環境下實施。因此，該等成膜處 理，應在如上述半導體製造裝置所示之連結著設定成真空 環境之搬送室之複數成膜室之裝置實施。原.本，SiN膜21 之成膜處理及SiCN膜22之成膜處理，亦可於前述半導體 製造裝置之個別成膜室實施。此外，Si CN膜22之成膜、 SiCO膜23之成膜、Si02膜24之成膜亦可分別於前述半 導體製造裝置之成膜室以外之個別成膜裝置實施。 <實施例之說明> <A.氟添加碳膜、障壁層、及硬罩層之成膜> (實施例1) 前述半導體製造裝置時，係使用第5圖所示之成膜裝 置40，於基板之矽裸晶圓之上，實施20Onm之膜厚之氟 添加碳膜20之成膜。 其次，利用第2成膜裝置41，於氟添加碳膜20之上 ，依序實施厚l〇nm之SiN膜21及厚8nm之SiCN膜22 之成膜，當做障壁層使用。 接著，利用第3成膜裝置50，於SiCN膜22之上， 依序實施厚50nm之SiCO膜23及厚150nm之Si02膜24 之成膜，當做硬罩層使用。 各膜之處理條件，與前面所述之條件相同。 (比較例1) 於氟添加碳膜20之上，未形成SiN膜21，而只形成 -22- 1362703 厚10nm之SiCN膜22當做障壁層使用。 其他，以與實施例1相同之條件實施成膜（參照第10 圖）。 (比較例2 ) 於氟添加碳膜20之上，未形成SiCN膜22，只形成 厚8nm之SiN膜21當做障壁層使用。 其他，以與實施例1相同之條件實施成膜（參照第1 1 圖）》 <B.針對密合性之考察> 針對實施例1、比較例1、及比較例2之各基板，於 常壓、氮環境下，實施400 °C、60分鐘之退火處理。其後 ，以目視視察該等基板之表面，此外，貼附膠帶來調查膜 剝離之狀態。 結果，比較例1及比較例2可以觀察到許多因爲膜中 發生氣泡所導致之變色區域。此外，比較例1時，SiCN 膜22及SiCO膜23之界面可觀察到較大之膜剝離，比較 例2時，氟添加碳膜20及SiN膜21之界面可觀察到較小 之膜剝離。 相對於此，實施例1時，完全觀察不到如比較例1之 .變色區域，氟添加碳膜20及SiN膜21之界面、或SiCN • 膜22及SiCO膜23之界面也完全未觀察到膜剝離之發生 -23- 1362703 因此，可以得知，藉由於氟添加碳膜20及構成硬罩 層之SiCO膜28之間積層SiN膜21及SiCN膜22來配設 障壁層，可以增加氟添加碳膜20及障壁層之間、及障壁 層及硬罩層之間之密合性。 <C.針對氟之隔離性之考察> 針對實施例1之基板，於前述退火處理之前後，利用 次級離子質譜法（SIMS : Secondary Ion Mass Spectroscopy)，調査積層體中之氟溫度之量變曲線。此外 ，亦針對比較例1之基板及比較例2之基板，同樣於退火 處理之前後，調查積層體中之氟溫度之量變曲線。 其結果，實施例1如第9A圖及第9B圖所示，比較例 1如第10圖所示。第9B圖係第9A圖之SiN膜21及 SICN膜22之附近之資料。第9A圖、第9B圖、及第10 圖中，縱軸係氟濃度，橫軸係膜之深度。實線係退火處理 前之資料，虛線係退火實施後之資料。 第1 〇圖所示之比較例1之量變曲線時，可以確認退 火處理後之SiCN膜22及SiCO膜23中之氟濃度高於退 火處理前，並確認SiCN膜22及SiCO膜23之界面附近 之SiCN膜22中之氟濃度高出約1〇原子％。藉此可確認 ’因爲退火處理而從氟添加碳膜20遊離出來之氟會通過 SiCN膜22而到達SiCO膜23。亦即，確認SiCN膜22幾 乎不具備以防止從氟添加碳膜20之氟擴散爲目的之障壁 層之功能。比較例1之膠帶試驗所發生之SiCN膜22及 -24- 1362703
SiCO膜23之界面之膜剝離，推測係因爲該區域之氟濃度 較咼。 另一方面，第9A圖及第9B圖所示之實施例1之量變 曲線時，退火處理後之SiN膜21及SiCN膜22之氟濃度 雖然比退火處理前高出少許，然而，SiCN膜22及SiCO 膜23之界面附近之SiCN膜22中之氟濃度約爲0.5原子％ ，退火處理之前後幾乎沒有變化。當然，確認到退火處理 後之SiCO膜23中之氟濃度較低。藉此，即使因爲退火處 理而造成氟從氟添加碳膜20遊離出來，然而，只有少許 氟通過SiN膜21並到達SiCN膜22，確認大部份之氟不 會通過SiCN膜22。亦即，可知SiN膜21具有以防止氟 從氟添加碳膜20侵入其他膜之氟之障壁層之功能。此外 ，使用SiN膜21做爲第1障壁層，藉由於該上積層第2 障壁層之SiCN膜22，確認可以確實防止氟從氟添加碳膜 20擴散至SiCO膜23(硬罩層）。 此外，形成比較例2之積層構造膜時，檢測該積層構 造膜中之SiN膜21之氟濃度，約爲0.6原子％。藉此，可 確認幾乎不會發生氟於該SiN膜21之成膜處理中朝SiN 膜21之移動。此外，形成實施例1之積層構造時，檢測 該積層構造膜中之SiCN膜22之氟濃度，約爲1原子％。 藉此’可確認幾乎不會發生氟於該SiCN膜22之成膜處理 中朝SiCN膜22之移動。由結果亦可得知，藉由SiN膜 21可以抑制氟從氟添加碳膜20朝SiN膜21之上層側擴 散。 -25- 1362703 <D.針對氧之隔離性之考察> 針對實施例1、比較例1、及比較例2，利用SIMS， 實施對積層構造膜之表面照射離子束實施濺鍍時所放射之 二次離子之質量分析，以二次離子強度做爲指標，調查積 層構造膜中之氧濃度之量變曲線。其結果，比較例1及比 較例2如第1 1圖所示，實施例1及比較例2如第1 2圖所 示。第11圖及第12圖中，縱軸係二次離子強度 (counts/sec)，橫軸係膜之深度（nm)，第1 1圖及第12圖中 ，實線係實施例1之資料，一點鎖線係比較例1之資料， 虛線係比較例2之資料。 藉由第1 1圖所示之量變曲線，確認比較例2之氟添 加碳膜20中之氧離子強度爲50(counts/sec)程度。藉此可 知，硬罩層之成膜處理所使用之氧之活性種會通過比較例 2之障壁層之SiN膜21而到達氟添加碳膜20’ SiN膜21 對硬罩層之成膜處理中所發生之氧幾乎沒有隔離性。推測 比較例2之膠帶試驗所發生之氟添加碳膜20及SiN膜21 之界面之膜剝離，係因爲氟添加碳膜20因前述氧之活性 種而氧化所導致。 另一方面，比較例1之氟添加碳膜20中之氧離子強 度爲10(counts/sec)以下，確認氟添加碳膜20中幾乎不存 在氧。藉此，確認硬罩層之成膜處理所使用之氧之活性種 不會透過比較例1之障壁層之SiCN膜22。結果，確認 SiCN膜22對硬罩層之成膜處理中所發生之氧具有隔離性 。亦即，藉由將SiCN膜22配設於氟添加碳膜20及硬罩 -26- 1362703 層之間，確認可以抑制硬罩層之成膜處理時之氟添加碳膜 2 0之氧化。 此外，藉由第12圖所示之量變曲線，實施具有做爲 障壁層之SiN膜21及SiCN膜22之實施例1及具有做爲 障壁層之SiN膜21之比較例2進行比較，如實施例1所 示，藉由於SiN膜21之上積層SiCN膜22，確認SiN膜 21及氟添加碳膜20之界面之氧離子強度峰値小於比較例 2。由結果亦可得知，實施例1之積層構造膜時，SiCN膜 22可有效發揮氧之障壁層之功能，藉此，可確實抑制硬罩 層之成膜處理時之氟添加碳膜20之氧化，結果，可提高 密合性而防止膜剝離之發生》 <E.氟侵入硬罩層之機構> 基於以上之實施例，本發明者推測氟添加碳膜20之 氟浸入硬罩層之機構如下所示。 首先，形成比較例1之積層構造膜時，於氟添加碳膜 20之表面實施SiCN膜22之成膜，此時，氟添加碳膜20 之氟會侵入SiCN膜22而生成Si CNF。其次，於該表面實 施SiCO膜23之成膜，其後，實施Si02膜24之成膜，於 該等膜23、24之成膜處理中，係使用氧電漿。此時，氧 之活性種會突破SiCO膜23而侵入前述SiCN膜22，氧會 侵襲存在於此之SiCNF，而使氮脫離。因此，結果會成爲 氟處於容易遊離之狀態。其次，其後之製程中實施退火處 理時，該氟會遊離而進入硬罩層中。 -27- 1362703 相對於此，積層SiN膜21及SiCN膜22配設 時’首先，於SiN膜21之成膜處理中，從氟添加j 朝SiN膜21移動之氟幾乎不存在。因此，於其後；; 膜22之成膜處理時，可防止氟侵入SiCN膜22« 可抑制SiCN膜2.2內之SiCNF之生成。因此，硬 成膜處理中，雖然發生氧侵擊SiCN膜22等，然而 SiCN膜22中之氟之量極少，故可抑制氟擴散至硬】 【圖式簡單說明】 第1A圖至第1C圖係用以說明本發明之實施形 添加碳膜之成膜及SiN膜之成膜之半導體裝置之槪 圖。 第2A圖至第2C圖係繼第1C圖之後，用以說 明之一實施形態之SiCN膜之成膜、SiCO膜之成 3丨02膜之成膜之半導體裝置之槪略說明圖。 第3A圖至第3C圖係繼第2C圖之後，用以說 明之一實施形態之半導體裝置之製造製程之半導體 槪略說明圖。 第4A圖至第4C圖係繼第3C圖之後，用以說 明之一實施形態之半導體裝置之製造製程之半導體 槪略說明圖。 第5圖係製造本發明之一實施形態之半導體裝 用之真空處理系統之一例之平面圖。 第、圖係製造本發明之一實施形態之半導體裝 障壁層 炭膜20 匕 SiCN 亦即， 罩層之 ，因爲 翼層。 態之氟 略說明 明本發 膜、及 明本發 裝置之 明本發 裝置之 置所使 置所使 -28- 1362703 用之電漿成膜裝置之一例之縱剖側面圖。 第7圖係第6圖之電漿成膜裝置所使用之第2氣體供 給部之平面圖。 第8圖係第6圖之電漿成膜裝置所使用之天線部之部 份剖面斜視圖。 第9A圖及第9B圖係積層著氟添加碳膜、SiN膜、 SiCN膜、SiCO膜、以及Si02膜之積層構造膜（實施例1) 中之氟濃度之特性圖。 第10圖係積層著氟添加碳膜、SiCN膜、SiCO膜、 以及Si02膜之積層構造膜（比較例1)中之氟濃度之特性圖 〇 第11圖係前述比較例1之積層構造膜中之氧離子強 度、及積層著氟添加碳膜、SiN膜、SiCO膜、以及Si02 膜之比較例2之積層構造膜中之氧離子強度之特性圖。 第12圖係前述實施例1之積層構造膜中之氧離子強 度、及前述比較例2之積層構造膜中之氧離子強度之特性 圖。 【主要元件符號說明】 1 :基板 1 〇 :絕緣膜 1 1 :銅配線層 20 :氟添加碳膜 21 : SiN 膜 -29- 1362703 22 : SiCN 膜 23 : SiCO 膜 24 : Si02 膜 25 :抗蝕膜 26 :凹部 27 :凹部 2 8 :銅配線層 31 :載體室 32 :載體室 33 :第1搬送室 34 :預備真空室 35 :預備真空室 36 :第2搬送室 37 :第1搬送手段 3 8 :第2搬送手段 40 :第1成膜裝置 41 :第2成膜裝置 50 :第3成膜裝置 61 :處理容器 62 :載置台 63 :偏壓用高頻電源 64 :第1氣體供給部 65 :第1氣體供給孔 66 :氣體流路 -30 rI 36-2703 67 :第1氣體供給路 68 :第2氣體供給部 69 :第2氣體供給孔 7 1 :氣體流路 72:第2氣體供給路 73 :開口部 74 :排氣管 75 :真空排氣手段 76 :蓋板 7 7 :天線部 78 :天線本體 79 :平面天線構件 8 1 :滞後板 8 2 B :中心導體 82 :導波管 82A :導波管 83 :微波發生手段 84A :細縫 84B :細縫

Claims (1)

1362703 十、申請專利範圍 1. 一種半導體裝置，其特徵爲具備： 基板； 形成於前述基板上之由氟添加碳膜所構成之絕緣膜： 形成於前述絕緣膜上之由氮化矽膜、及含有矽、碳及 氮之膜所構成之障壁層；以及 形成於前述障壁層上之具有含有矽及氧之膜之硬罩層 :且 前述障壁層係從下依序積層著氮化砂膜、及含有砂、 碳及氮之膜而形成，發揮抑制氟添加碳膜中之氟朝硬罩層 移動之功能。 2. 如申請專利範圍第1項所記載之半導體裝置，其中 前述硬罩層之含有矽及氧之膜係氧添加碳化矽膜或二 氧化矽膜。 3. —種半導體裝置之製造方法，其特徵爲具備： 於基板上，實施由氟添加碳膜所構成之絕緣膜之成膜 之製程； 使形成前述絕緣膜之前述基板之表面曝露於含有矽及 氮之各活性種之電漿，於前述絕緣膜之上，實施由氮化矽 膜所構成之第1障壁層之成膜之製程； 使形成前述第1障壁層之前述基板之表面曝露於含有 矽、碳、及氮之各活性種之電漿，於前述第1障壁層之上 ，實施由含有矽、碳、及氮之膜所構成之第2障壁層之成 膜之製程：以及 -32- 1362703 使形成前述第2障壁層之前述基板之表面曝露於含有 矽及氧之各活性種之電漿，於前述第2障壁層之上，實施 含有矽及氧之膜之成膜之製程。 4.如申請專利範圍第3項所記載之半導體裝置之製造 方法，其中 前述含有矽及氧之膜係氧添加碳化矽膜或二氧化矽膜 -33-
TW096111350A 2006-03-31 2007-03-30 Semiconductor device and manufacturing method therefor TW200805498A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/157,795 US7851351B2 (en) 2006-03-31 2008-06-13 Manufacturing method for semiconductor devices with enhanced adhesivity and barrier properties

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006099770A JP5119606B2 (ja) 2006-03-31 2006-03-31 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200805498A TW200805498A (en) 2008-01-16
TWI362703B true TWI362703B (zh) 2012-04-21

Family

ID=38581055

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096111350A TW200805498A (en) 2006-03-31 2007-03-30 Semiconductor device and manufacturing method therefor

Country Status (6)

Country Link
EP (1) EP2003687A4 (zh)
JP (1) JP5119606B2 (zh)
KR (1) KR100942179B1 (zh)
CN (1) CN101356638B (zh)
TW (1) TW200805498A (zh)
WO (1) WO2007116758A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5700513B2 (ja) * 2010-10-08 2015-04-15 国立大学法人東北大学 半導体装置の製造方法および半導体装置
JP5364765B2 (ja) 2011-09-07 2013-12-11 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
JP2013058559A (ja) * 2011-09-07 2013-03-28 Tokyo Electron Ltd 半導体装置の製造方法及び基板処理システム
JP2014036148A (ja) * 2012-08-09 2014-02-24 Tokyo Electron Ltd 多層膜をエッチングする方法、及びプラズマ処理装置
CN102881611B (zh) * 2012-10-12 2015-05-20 上海华力微电子有限公司 晶圆电性测试的方法
CN104752400B (zh) * 2013-12-31 2019-06-04 中芯国际集成电路制造(上海)有限公司 互连介质层、其制作方法及包括其的半导体器件
JP6523091B2 (ja) 2015-07-24 2019-05-29 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148562A (ja) * 1994-11-18 1996-06-07 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6310300B1 (en) * 1996-11-08 2001-10-30 International Business Machines Corporation Fluorine-free barrier layer between conductor and insulator for degradation prevention
JP4361625B2 (ja) * 1998-10-05 2009-11-11 東京エレクトロン株式会社 半導体装置及びその製造方法
JP2000133710A (ja) * 1998-10-26 2000-05-12 Tokyo Electron Ltd 半導体装置及びその製造方法
EP1146555B1 (en) * 1999-03-09 2007-12-12 Tokyo Electron Limited Production method for a semiconductor device
US6440878B1 (en) * 2000-04-03 2002-08-27 Sharp Laboratories Of America, Inc. Method to enhance the adhesion of silicon nitride to low-k fluorinated amorphous carbon using a silicon carbide adhesion promoter layer
JP2002252280A (ja) * 2001-02-26 2002-09-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7803705B2 (en) * 2004-01-13 2010-09-28 Tokyo Electron Limited Manufacturing method of semiconductor device and film deposition system
JP4194521B2 (ja) 2004-04-07 2008-12-10 東京エレクトロン株式会社 半導体装置の製造方法
JP4555143B2 (ja) * 2004-05-11 2010-09-29 東京エレクトロン株式会社 基板の処理方法

Also Published As

Publication number Publication date
KR20080034503A (ko) 2008-04-21
KR100942179B1 (ko) 2010-02-11
EP2003687A4 (en) 2011-08-10
EP2003687A1 (en) 2008-12-17
CN101356638A (zh) 2009-01-28
CN101356638B (zh) 2010-12-01
JP5119606B2 (ja) 2013-01-16
JP2007273873A (ja) 2007-10-18
TW200805498A (en) 2008-01-16
WO2007116758A1 (ja) 2007-10-18

Similar Documents

Publication Publication Date Title
JP4256763B2 (ja) プラズマ処理方法及びプラズマ処理装置
KR100743745B1 (ko) 반도체장치의 제조방법 및 성막시스템
JP4503356B2 (ja) 基板処理方法および半導体装置の製造方法
US20050178333A1 (en) System and method of CVD chamber cleaning
KR100887439B1 (ko) 전자 장치용 기판 및 그 처리 방법
TWI362703B (zh)
EP1655771B1 (en) Method for forming film, method for manufacturing semiconductor device, semiconductor device and substrate treatment system
JP4627262B2 (ja) 低誘電率膜の形成方法
JP4194521B2 (ja) 半導体装置の製造方法
JP4209253B2 (ja) フッ素添加カーボン膜の形成方法
US8609552B2 (en) Method for controlling dangling bonds in fluorocarbon films
US7851351B2 (en) Manufacturing method for semiconductor devices with enhanced adhesivity and barrier properties
US8691709B2 (en) Method of forming metal carbide barrier layers for fluorocarbon films
KR100733440B1 (ko) 불소 첨가 카본막의 형성 방법
JP2009295992A (ja) 半導体装置の製造方法、半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees