TWI358896B - Gain control circuit and optical recording and rep - Google Patents

Gain control circuit and optical recording and rep Download PDF

Info

Publication number
TWI358896B
TWI358896B TW097134713A TW97134713A TWI358896B TW I358896 B TWI358896 B TW I358896B TW 097134713 A TW097134713 A TW 097134713A TW 97134713 A TW97134713 A TW 97134713A TW I358896 B TWI358896 B TW I358896B
Authority
TW
Taiwan
Prior art keywords
circuit
gain control
control circuit
signal
gain
Prior art date
Application number
TW097134713A
Other languages
English (en)
Other versions
TW200934110A (en
Inventor
Katsuhisa Daio
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200934110A publication Critical patent/TW200934110A/zh
Application granted granted Critical
Publication of TWI358896B publication Critical patent/TWI358896B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3084—Automatic control in amplifiers having semiconductor devices in receivers or transmitters for electromagnetic waves other than radiowaves, e.g. lightwaves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45098—PI types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45288—Differential amplifier with circuit arrangements to enhance the transconductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45352—Indexing scheme relating to differential amplifiers the AAC comprising a combination of a plurality of transistors, e.g. Darlington coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45454—Indexing scheme relating to differential amplifiers the CSC comprising biasing means controlled by the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45506—Indexing scheme relating to differential amplifiers the CSC comprising only one switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45652—Indexing scheme relating to differential amplifiers the LC comprising one or more further dif amp stages, either identical to the dif amp or not, in cascade

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Networks Using Active Elements (AREA)

Description

1358896 九、發明說明 【發明所屬之技術領域】 本發明與實施信號位準控制的增益控制電路有關。特 別是，本發明與從資料可寫入光碟的導槽提取擺動信號的 增益控制電路，及使用該增益控制電路的光記錄再生裝置 有關β 【先前技術】 在相關技術的絕大多數VC Α (電壓控制放大器）電路 中，互導gml與互導gm2之間的比，係在使用吉伯特格 (Gilbert cell)及類似之類比MOS電路的雙極電路中， 藉由直接改變入/出電流比來實施增益控制（例如參考曰 本未審査專利申請案公告第JP 10-276051號）。 當以此類型的電路來實施增益控制時，爲了改變個別 的gm (互導），乃改變從其通過的直流電流以控制gm。 視增益而定，其雜訊的量會改變，且其頻率特性也會改變 ，因此，在可變的範圍內無法保持一致的特性。 亦即，放大器電路之互導gml與gm2的改變，導致 輸出補償（由VCA所產生）按照增益而改變。 日本未審查專利申請案公告第JP 2005-457 1 6號揭示 一放大器電路及一具有該放大器電路的半導體裝置。該放 大器電路包括一差分放大器電路，且具有被組構來將正相 位與負相位中之電流改變相加，並將所獲得到的電流饋送 到一附加電阻器，同時保持可變電流恆定的電路（見圖5 -5- 1358896 【發明內容】 構成上述放大器電路的增益控制放大器 以1 :4之比例所形成的差分對射極電阻器（ 使得其很難藉由MOS (金屬氧化半導體）電 。此外，在輸入級中的差分對只能有具有平 負相位的兩級。這使其無法預設任意的增 VCA電路無關地調整此增益偏移。 吾人想要提供一實施增益控制的增益控 意地設定輸出DC位準不會使電氣性能劣化 此增益控制電路的光記錄再生裝置。 本發明之實施例的增益控制電路藉由互 決定增益，且具有第一增益控制電路、第二 、及負載電路。在該第一增益控制電路中， 負相位輸入信號，根據第一控制信號而改變 正與負相位輸出信號。在該第二增益控制電 有正與負相位輸入信號，根據第二控制信號 並輸出正與負相位輸出信號。在該負載電路 益控制電路的該正相位輸出信號與該第二增 該負相位輸出信號被合成並供應至第一輸入 一增益控制電路的該負相位輸出信號與該第 路的該正相位輸出信號被合成並供應至第二 經由根據該第一控制信號與該第二控制信號 (電路）改變 re )，因此， 路來予以形成 衡之正相位與 益偏移，並與 制電路，且任 ，並提供使用 導之電流比來 增益控制電路 其供應有正與 增益，並輸出 路中，其供應 而改變增益， 中，該第一增 益控制電路的 端子，且該第 二增益控制電 輸入端子，並 所設定之互導 -6- 1358896 而分別引出該等經合成的信號。 本發明之實施例的光記錄再生裝置藉由偵測光信號及 再生擺動信號與RF信號來控制光碟之轉動。用來偵測該 擺動信號的擺動偵測電路具有藉由互導之電流比來決定增 益的增益控制電路。該增益控制電路具有第一增益控制電 路、第二增益控制電路、及負載電路。在該第一增益控制 電路中，其供應有正與負相位輸入信號，根據第一控制信 號而改變增益，並輸出正與負相位輸出信號。在該第二增 益控制電路中，其供應有正與負相位輸入信號，根據第二 控制信號而改變增益，並輸出正與負相位輸出信號。在該 負載電路中，該第一增益控制電路的該正相位輸出信號與 該第二增益控制電路的該負相位輸出信號被合成並供應至 第一輸入端子，且該第一增益控制電路的該負相位輸出信 號與該第二增益控制電路的該正相位輸出信號被合成並供 應至第二輸入端子，並經由根據該第一控制信號與該第二 控制信號所設定之互導而分別引出該等經合成的信號。 按照本發明的該增益控制電路及使用該增益控制電路 的光記錄再生裝置實施如下的增益控制。亦即，複數個輸 入級中之該等互導放大器電路（gm放大器）之該等輸出 信號電流的該正相位與該負相位被合成。以該等控制信號 控制該等gm放大器的電流。從該等互導放大器電路輸出 的信號電流被合成，且該經合成之信號電流的該正相位與 該負相位之間的混合比被改變，且所得到的該等信號分別 經由該等互導負載電路輸出。 1358896 按照本發明的增益控制電路及使用該增益控制電路的 光記錄再生裝置，即使當控制量改變時，也不會造成電氣 特性的劣化。 【實施方式】 圖1顯示本發明之增益控制電路（VCA ) 10的電路組 態例。 增益控制電路10係由輸入級（也稱爲gmi電路或互 導（輸入）放大器電路）中的gmil電路與gmi2電路，以 及輸出級（gmo電路或互導（輸出）放大器電路）中的 gmo3所構成。或者，輸入級的gmi電路可視用途而具有 多級的組態。圖1中所示的增益控制電路1 0之例子爲具 有兩級的組態。 在輸入級中，gmi 1電路被使用做爲負相位輸入級， 而gmi2電路被使用做爲正相位輸入級。用來補償輸出級 (gm〇3電路）之共模電壓的補償電路係新設置的電路。 相關技術之電路被組構來藉由改變DC (直流）以實 施增益控制，其中，個別的gm係由互導之gmi對gmo的 比（gmi/gmo )來決定。另一方面，本發明的增益控制電 路1 〇被組構來改變輸入級中之信號電流的混合比，同時 確保輸出級的互導gmo保持恆定及輸入級的總gmi保持恆 定。 本發明的增益改變，係藉由在多級組構中形成gmi電 路，並個別地執行其極性被類AC地反相的輸入來予以達 1358896 • 成，以使gmil電路與gmi2電路之間的平衡，在總DC電 - 流爲恆定的範圍內被改變。 首先’以下將描述連接於增益控制電路10的端子。 輸入信號供應至端子T-1與T-1A，且正相位信號與負 相位信號分別輸入gmil電路與gmi2電路。 控制電流從端子T-2與T-3供應至構成gmil電路、 gmi2電路、與gm〇3電路之定電流源的電晶體（51、52、 φ 53、及54 )，藉以產生偏壓電壓。爲了控制gmil電路、 gmi2電路、與gm〇3電路的互導gm，從這兩個端子T-2 與T_3所供應之電流的値，彼此各自獨立地改變。 從端子Τ_4供應電壓給補償電路。從端子Τ-5供應源 電壓給gm〇3電路與補償電路。 端子T-6供應偏壓電壓給gmo3電路的PMOS電晶體 11及12與補償電路的PMOS電晶體16及18 » 端子T-7與T-7A輸出離開gm〇3電路的信號。 # 端子T-8供應偏壓電壓給構成定電流源的NMOS電晶 體6 3 〇 參考電壓供應至端子T-9，例如設定爲〇伏（接地） 〇 端子T-10供應偏壓給定電流源之NMOS電晶體52及 54的閘極，且相應地控制通過NMOS電晶體51及53的 電流量。 端子T-1 1供應參考電壓（Vref)給補償電路之NMOS 電晶體4 8的閘極。 -9- 1358896 接下來，以下將描述圖1中所示增益控制電路10的 電路組態。 構成輸入級的gmil電路是由NMOS電晶體31至34 及NMOS電晶體55與56所形成。gmil電路也被稱爲gm 放大器或增益控制電路》 來自前級電路（未顯示出）之例如正相位輸入信號被 供應至端子T-1，負相位輸入信號被供應至端子T-1A。 NMOS電晶體31的閘極係連接到端子T-1，且其源極 係連接到構成電流源之NMOS電晶體55的汲極、NMOS 電晶體33的汲極與NMOS電晶體34的源極。NMOS電晶 體31的汲極係連接到PMOS電晶體12的汲極。NMOS電 晶體5 5的源極係連接到接地（端子T-9 )，且閘極係係連 接到端子T-2。NMOS電晶體33的閘極係連接到端子T-1 。NMOS電晶體34的閘極連接到端子T-1 A。 NMOS電晶體32的閘極係連接到端子T-1 A，且其源 極係連接到構成電流源之NMOS電晶體56的汲極，NMOS 電晶體33的源極與NMOS電晶體34的汲極。NMOS電晶 體32的汲極係連接到PMOS電晶體14的汲極。NMOS電 晶體56的源極係連接到端子T-9，且閘極係連接到端子 T-2。 構成輸入級的gmi2電路是由NMOS電晶體35至38 及NMOS電晶體57與58所形成。gmi2電路也被稱爲gm 放大器或增益控制電路。 NMOS電晶體35的閘極係連接到端子T-1 A，且其源 -10- 1358896 • 極係連接到構成電流源之NMOS電晶體57的汲極、NMOS - 電晶體37的汲極、與NMOS電晶體38的源極。NMOS電 晶體35的汲極連接到PMOS電晶體12的汲極。NMOS電 晶體57的源極係連接到接地（端子T-10 )，且其閘極係 連接到端子T-3。NMOS電晶體37的閘極係連接到端子Τ-ΐ A 。 NMOS 電晶體 38 的閘極 係連接 到端子 T-1 。 NMOS電晶體36的閘極係連接到端子T-1，且其源極 φ 係連接到構成電流源之NMOS電晶體58的汲極、NMOS 電晶體37的源極、與NMOS電晶體38的汲極。NMOS電 晶體36的汲極係連接到PMOS電晶體14的汲極。NMOS 電晶體5 8的源極係連接到端子T-9，且其閘極係連接到端 子 T-3。 構成輸出級的gmo3電路是由PMOS電晶體11至14 、NMOS電晶體39至42及NMOS電晶體59至62、電容 器43及44所形成。gmo3電路也被稱爲gm負載或負載電 擊 路。 PMOS電晶體12的源極係連接到端子T-5，其閘極係 連接到PMOS電晶體18及20的汲極，且其汲極係分別連 接到PMOS電晶體11的源極與NMOS電晶體31及35的 汲極。PMOS電晶體1 1的閘極係連接到端子T-6，且其汲 極係連接到NMOS電晶體3 9的汲極與閘極，並也連接到 NMOS電晶體41的閘極與電阻器46的一端子。 NMOS電晶體39的源極係連接到NMOS電晶體59與 60的汲極、NMOS電晶體41的汲極、NMOS電晶體42的 -11 - 1358896 源極及電容器43的一端子。NMOS電晶體59的閘極係連 接到端子T-3，且其源極連接到端子T-9。NMOS電晶體 60的閘極連接到端子T-2’且其源極連接到端子T-9。 PMOS電晶體14的源極連接到端子T-5’其閘極連接 到Ρ Μ Ο S電晶體1 8與2 0的汲極，且其汲極分別連接到 PMOS電晶體13的源極以及NMOS電晶體32與36的汲 極。PMOS電晶體13的閘極連接到端子Τ-6，且其汲極連 接到NMOS電晶體40的汲極與閘極，並也連接到NMOS 電晶體42的閘極與電阻器45的一端子》 NMOS電晶體40的源極連接到NMOS電晶體61及62 的汲極、NMOS電晶體41的源極、NMOS電晶體42的汲 極與電容器44的一端子。NMOS電晶體61的閘極連接到 端子T-2，且其源極連接到端子T-9。NMOS電晶體62的 閘極連接到端子T-3，且其源極連接到端子T-9。 電容器43與44的另一端子共連，且分別連接到 PMOS電晶體1 8與20的汲極。NMOS電晶體39之閘極與 汲極的共連點連接到端子T-7，並引出輸出信號。NMOS 電晶體40之閘極與汲極的共連點連接到端子T-7A，並引 出其相位與端子T-7之相位相反的輸出信號。 由電阻器45與46、PMOS電晶體15至20、NMOS電 晶體47、48與03、及電容器49所形成的補償電路被用來 偵測g m 〇 3電路的共模（同相位）電壓。 用以偵測同相位電壓之電阻器4 6的一端子，連接到 構成gmo3電路之NMOS電晶體39之閘極與汲極的共連 -12- 1358896 點，且用以偵測同相位電壓之電阻器45的一端子，連接 到NMOS電晶體40之閘極與汲極之共連點。電阻器45與 46的另一端子彼此連接，並連接到構成補償電路之差分電 路之NMOS電晶體47的閘極。 PMOS電晶體17的源極連接到端子T-5，其汲極連接 到PMOS電晶體16的源極，且其閘極分別連接到PMOS 電晶體19的閘極及PMOS電晶體15與16的汲極。PMOS 電晶體1 5的源極連接到端子T-5，且其閘極連接到端子 T-4。 PMOS電晶體16的閘極連接到端子T-6，且其汲極連 接到NMOS電晶體47的汲極。NMOS電晶體47的閘極分 別連接到電阻器45與46的另一端子，且其源極連接到 NMOS電晶體 48的源極與NMOS電晶體 63的汲極。 NMOS電晶體63的閘極連接到端子T-8，且其源極連接於 端子T-9 。 PMOS電晶體19的源極連接到端子T-5，其汲極連接 到PMOS電晶體18的源極，且其閘極分別連接到PMOS 電晶體17的閘極及PMOS電晶體15與16的汲極。PMOS 電晶體20的源極連接到端子T-5，且其閘極連接到端子 T-4，且其汲極連接到PMOS電晶體18的汲極與NMOS電 晶體48的汲極。 PMOS電晶體18的閘極連接到端子T-6，其汲極分別 連接到NMOS電晶體48的汲極及PMOS電晶體12與14 的閘極。NMOS電晶體48的汲極連接到電容器49的另一 -13- I358896 端子。電容器49的一端子連接到NMOS電晶體47的閘極 。NMOS電晶體48的閘極連接到端子T-1 1，且其源極連 接到NMOS電晶體47的源極與NMOS電晶體63的汲極。 NMOS電晶體63的閘極連接到端子T-8，且其源極連接到 端子T-9 。 接下來將描述增益控制電路1〇的操作。 輸入信號分別從端子T-1與T-1A供應至gmil電路與 gmi2電路。從端子T-1輸入的信號供應至NMOS電晶體 3 1的閘極與NMO S電晶體3 6的閘極。同樣地’從端子T-1A輸入的信號供應至NMOS電晶體32的閘極與NMOS電 晶體3 5的閘極》 增益控制電路1 〇藉由供應控制信號來控制通過gmi 1 電路與gmi2電路的電流，諸如從端子T-2與T-3到電流 鏡電路的控制電流。特別是，輸出信號電流的正相位信號 電流與負相位信號電流按gmil電路之互導gml與gmi2電 路之互導gm2的比例被合成，例如相加。於是，藉由各自 獨立地改變gmil電路之互導gml與gmi2電路之互導gm2 而改變被合成之信號電流的混合比。接著，經合成的信號 電流被供應至gm負載電路，且輸出信號被引出。該輸出 信號的增益或衰減量，係藉由上述經合成之信號電流的混 合比來予以控制。 首先描述gmil電路的操作。 連接於NMOS電晶體31之源極與NMOS電晶體32之 源極間的NMOS電晶體33及34當成電阻器操作，藉以使 -14- 1358896 相位偏移。 藉由端子 T-2所供應的 DC電流（ NMOS電晶體51處產生對應於該DC電流的 所產生的電壓接著被供應到構成定電流源之 55與56的閘極。藉由輸入到端子T-10的控 NMOS電晶體52之汲極與源極間的電流被 通過構成MOS二極體之NMOS電晶體51的 以調整該二極體處所產生的電壓。 NMOS電晶體55及56連同構成該二極 晶體5 1形成電流鏡電路。按照閘極寬度與釋 )的比，DC電流被決定，且與通過NMOSI 之DC電流相同的電流通過NMOS電晶儀 NMOS電晶體56汲極之DC電流相同的電流 晶體32。 NMOS電晶體33與34等同於代表電 NMOS電晶體3 1與32之源極之間。因此， 31與32形成差分型的gm放大器。 按照端子T-2的控制電流，gm係決定 電晶體3 1的電流，且從NMOS電晶體3 1輸 電流的値，係藉由輸入信號（V i n )乘以互導 亦艮卩，id3i= gm3ixVin。 同樣地，在NMOS電晶體32中，輸 id32= gm32x (-Vin)來表示。X係乘法的符 gm31與gm32，可實施增益控制以控制輸出 IVCAP)，在 預定電壓，且 NMOS電晶體 制電壓，通過 改變，且因此 電流被控制， 體的NMOS電 5極長度（W/L 1晶體5 5汲極 I 31。與通過 通過NMOS電 阻器，連接於 NMOS電晶體 自通過NMOS 出之輸出信號 gm而獲得， 出信號電流以 號。藉由改變 信號電流i d 3, -15- 1358896 與id32。gm3l表示NMOS電晶體3 1的互導，而gm32表示 NMOS電晶體32的互導。 接下來將描述gmi2電路的操作。同樣地，等同於代 表電阻器的NMOS電晶體33與38連接於NMOS電晶體 35之源極與NMOS電晶體36的源極之間，因而具有相差 〇 藉由端子T-3所供應的DC電流，在構成MOS二極體 的NMOS電晶體53處產生預定的電壓，且所產生的電壓 接著供應至構成定電流源之NMO S電晶體5 7與5 8的閘極 。藉由控制輸入到端子T-10的電壓，通過NMOS電晶體 54之汲極與電流源之間的電流被改變，且通過構成MOS 二極體之NMO S電晶體5 3的電流被相應地控制，以調整 該二極體處所產生的電壓。 NMOS電晶體57與58連同NMOS電晶體53構成電 流鏡電路。按照閘極寬度與閘極長度（W/L )的比，電流 被決定，且與通過NMOS電晶體57汲極之DC電流相同 的電流通過NMOS電晶體35。與通過NMOS電晶體58汲 極之DC電流相同的電流通過NMOS電晶體36。 等同於代表電阻器的NMOS電晶體37與38連接於 NMOS電晶體35與36的電流源之間。因此，NMOS電晶 體35與36形成差分型的gm放大器。 按照端子T-1A的控制電流，gm係由通過NMOS電晶 體35的電流來決定，且從NMOS電晶體35輸出之輸出信 號電流所具有的値，藉由輸入信號（-Vin )乘以互導gm35 -16- 1358896 而獲得到，亦即 id35 = gin35x ( _vin)。 同樣地，在NMOS電晶體36中，輸出信號 iibf gm36xVin來表示。X係乘法的符號。藉由改變 互導gm3 5與gm36可實施增益控制，以控制輸出信 id35與id36。gm35指示NMOS電晶體35的互導， 指示NMOS電晶體36的互導。 從NMOS電晶體31之汲極輸出的輸出信號電 與從NMOS電晶體35輸出的出信號電流id35被合 輸出到構成gmo3電路之PMOS電晶體1 1的源極。 另一方面’從NMOS電晶體32之汲極輸出的 號電流id32及從NMOS電晶體36輸出的輸出信 id36被合成，並輸出到構成gm〇3電路之PMOS電, 的源極。 供應到PMOS電晶體1 1與1 3之源極的信號電 別經由gm負載（負載電路）的NMOS電晶體39劈 出到端子T-7與T-7A。 在此，NMOS電晶體41與42代表等效合成電 NMOS電晶體39與40形成差分電路。 NMOS電晶體39之電流所具有的値，係藉由 定電流源之NMOS電晶體59與60所供應的電流相 得到。對應於NMOS電晶體53處所產生之電壓的 過NMOS電晶體59，且NMOS電晶體53處所產生 ，係藉由端子T-3所供應的控制電流及端子T-10 電壓來予以控制。對應於NMOS電晶體51處所產 電流以 這兩個 號電流 而 gm3 6 流 i d 31 成，並 輸出信 號電流 P曰體13 流，分 Ϊ 40輸 阻，與 將構成 加而獲 電流通 的電壓 的控制 生之電 -17- 1358896 壓的電流通過NMOS電晶體60 ’且藉由端子T-2的控制 電流及供應到端子Τ-1 0的控制電壓來予以控制。 可用端子Τ-2與Τ-3的控制電流來改變NMOS電晶體 59與60的DC電流。或者，藉由相對於NMOS電晶體5 1 與53之W/L比任意地設定NMOS電晶體59與60之W/L 比，可將通過NMOS電晶體39的電流設定在預定的値。 NMOS電晶體40之電流所具有的値，係藉由將構成 定電流源之NMOS電晶體6 1與62所供應的電流相加而獲 得到。對應於NMOS電晶體5 1處所產生之電壓的電流通 過NMOS電晶體61，且NMOS電晶體53處所產生的電壓 ，係藉由端子T-1所供應的控制電流及端子T-10的控制 電壓來予以控制。對應於NMOS電晶體53處所產生之電 壓的電流通過NMOS電晶體62，且藉由端子T-3的控制 電流及供應到端子T-1 0的控制電壓來予以控制。 藉由端子T-2與T-3的控制電流可改變NMOS電晶體 61與62的DC電流。或者，藉由相對於NMOS電晶體51 與53的W/L比任意地設定NMOS電晶體61與62的W/L 比，可將通過NMOS電晶體40的電流設定在預定的値。 藉由保持gmil電路與gmi2電路之恆定的總操作電流 ，可實施增益控制。由於gmo3電路爲互導（gm)負載， 因此，從端子T-7與T-7A所引出之信號的DC位準可被 任意地設定》 通過構成gmo3電路之電流源之NMOS電晶體59至 62的電流可視需要而被固定，可改變此電流以將中心增益 -18- 1358896 設定到所想要的位準。 接下來，以下將描述增益衰減量》其表示如下：
(數字1 ) gml + gm2 = K 在下文中，gml係gmil電路的互導，gm2係gmi2電 路的互導，及gm3係gmo3電路的互導。 例如，當 gml = gm2 = K/2 時，其類 AC 地 gm2 - gml =〇，且AC信號分量被抵消，藉以無輸出產生（衰減量對 應於-00 )。 例如，當gml = 0且gm2 = K時（數字2 ) ，AC增益（
Gain)係由gm2/gm3來決定，且此對應於最大增益（ΜΛΧ Gain)。 例如，當£1111 =艮且gm2 = 0時（數字3) ，AC增益係 由gml/gm3來決定，且此對應於反MAXGain。 因此，關於輸入之類AC的gm比可被改變，不過， 只考慮類DC的部分，K/gm3 —直保持恆定。因此，增益 控制電路10所產生的雜訊（Noise)與AC輸入無關，無 論AC增益如何設定，DC補償與頻率特性可一直保持恆定 〇 如果不想要任何反向輸出，需要確保設定如下： gml < gm2 藉由典型的方法即可達成以上的設定法，例如，藉由 設置各種不同類型的限流器。因此，該方法本身並無特殊 的限制。 -19- 1358896 接下來，以下將描述補償電路（也稱爲CMFB電路） 〇 電阻器45的一端子與電阻器46的一端子分別被連接 到構成gmo3電路電路之NMOS電晶體39與40之閘極與 汲極的共連接部。電阻器45與46的另一端子被共連，並 偵測從共連接點供應至構成補償電路之NMOS電晶體47 之閘極的同相位電壓。從端子T-11供應參考電壓（Vref )給與NMOS電晶體47 —同構成差分放大器之NMOS電 晶體48的閘極。來自同相位電壓的差分電壓相對於該參 考電壓被放大，且該被放大的同相位電壓被從構成主動負 載之PMOS電晶體16的汲極、NMOS電晶體47的汲極、 及PMOS電晶體18與NMOS電晶體48的汲極輸出。 從NMOS電晶體48與PMOS電晶體18之汲極輸出的 同相位電壓被反饋回構成gmo3電路之PMOS電晶體12與 1 4的閘極，且該電流被控制以抵消由於該同相位電壓所導 致的輸入補償電壓。 同樣地，從NMOS電晶體47與PMOS電晶體16之汲 極輸出的同相位電壓被反饋回PMOS電晶體17與19的閘 極，且由於同相位電壓所導致的輸入補償電壓被抵消》 結果是，在增益改變的周期期間，藉由本發明之增益 控制電路1〇所獲得到之補償電壓變動中的差異爲0.5mV 或更低，因此，與相關技術之增益控制電路的20mV相較 ，能夠做到顯著的改善。
因此，以被稱爲gmo3電路的gm負載來取代電阻器R -20- 1358896 • 而形成gmil電路與gmi2電路的輸出負載，且從設置在電 • 源之高電位側由PMOS電晶體所形成之電流源所流出的總 電流被安排成爲CMFB (共模反饋）。此使得輸出DC電 壓能夠被任意地設定，且不需要靠電阻器。 此外，由於不需要以高精確度來匹配從PMOS電晶體 側流過的總電流與NMOS電晶體側（電源的低電位側）的 總電流，因此，使得電流設定容易。 φ 如上所述，輸出DC補償依CMFB的精確度而定，而 不依設定的增益（Gain )而定。因此，即使如AGC之情 況，增益隨時在改變，但由於沒有輸入DC補償，由增益 控制（VCA)電路所產生而進入必要之輸入/輸出Ac信號 帶之補償且無法移除的問題得以避免。 同樣地，增益控制電路所產生的雜訊量也不可能被增 益改變（由於信號振幅可變，因此，信號/雜訊比出現改 變）。 φ 例如，却果如AGC般地以定輸出振幅操作，S/N也可 保持恆定。存在於增益控制電路前之各級中的雜訊成分， 某些部分可能視該增益控制電路的增益而定。 圖2顯示增益控制電路10的電氣特性。圖2A係本發 明之增益控制電路10的電氣特性圖。圖2B係相關技術之 增益控制電路的電氣特性圖，以用來比較。 在圖2A中，特性圖的縱軸代表衰減量，在+20dB至_ 80dB的範圍中，以20dB爲單位來指示。橫軸代表100 Ηζ, ΙΟΚΗζ, 1MHz, 100MHz,與 10GHz 的頻率。 -21 - 1358896 在圖2B中，特性圖的縱軸代表在+2 0dB至-40dB的範 圍中以10dB爲單位來指示。橫軸則與圖2A相同。 如圖2A與2B所示，在本發明的增益控制電路1〇中 ，當增益爲+14_7dB時，在100Hz至60MHz的頻率範圍， 增益偏差爲- O.ldB，且截止頻率爲245MHz。另一方面， 在相關技術的增益控制電路中，當增益爲+17.ldB時，截 止頻率爲91MHz，且增益偏差爲-1.4 dB。亦即，本發明之 增益控制電路10的特性獲增進。 當衰減量爲OdB時，本發明的增益控制電路1〇顯示 增益偏差爲-O.ldB，且截止頻率爲245 MHz，然而，相關 技術的增益控制電路顯示增益偏差爲-0.3 dB，且截止頻率 爲2 1 1 MHz。相關技術之增益控制電路的截止頻率雖有改 善，但-0.3 dB的增益偏差較大。 當衰減量爲40 dB時，本發明的增益控制電路10顯 示增益偏差爲- 0.1 dB，且截止頻率爲24 5 MHz。另一方面 ，當衰減量爲-29.7dB時，相關技術的增益控制電路顯示 增益偏差爲-O.ldB，且截止頻率爲3 8 5MHz» 因此，在相關技術的增益控制電路中，當衰減量被改 變時，在預定的頻率範圍內，增益偏差與截止頻率的變化 很大。 .不過，在本發明的增益控制電路10中，即使當衰減 量被改變時，在預定的頻率範圍內（100Hz至60MHz)， 增益偏差很輕微且保持實質上的恆定，且截止頻率也保持 不變。 -22- 1358896 在實施例中，輸入級（gmi電路）是以gmil電路與 gmi2電路的兩級來描述。另者，級的數量也可增加，例 如，從gmil電路到gmin電路（任何數量一直到gmin電 路），只要在一可變的範圍內，gmi電路的總電流可被保 持恆定。 例如，即使當實施與信號通道（passages) A與B不 同通道之加或減信號的操作時，藉由任意改變個別通道的 增益即可實施該等操作，同時可確實保持上述的特性。視 gmi電路的電流設定而定，也可實施負相位輸出，藉以使 得藉由相同電路的電流控制，可將操作從加切換到減。 雖然本實施例使用NMOS電晶體的gm放大器，但使 用PMO S電晶體的組態也可得到相同的效果。 雖然已使用NMOS電晶體來描述本實施例，但雙極電 晶體可適用類似的形態。 以下係對於具有使用本發明之增益控制電路10之擺 動偵測電路1 00之光記錄再生裝置的描述。 圖3顯示光記錄再生裝置的擺動偵測電路1 00。除此 之外，其餘的方塊組態與相關技術的相同。因此，在此省 略對其的描述。 擺動偵測電路1 〇〇例如包括ATT電路（衰減器）1 01 、S/H (取樣保持）電路l〇2、SW (切換）電路103、放 大器電路（A + D) 104、GCA (增益控制）電路 105、LPF (低通濾波器）106、HPF (高通濾波器）107、緩衝電路 108、平衡AGC電路120、平衡調整電路131、LPPDiff -23- 1358896 電路（平地預置資料坑差分放大器電路）132、GCA (增 益控制電路）133、LPF 134、HPF 135、放大器電路（ B + C) 109、GCA 110、LPF 111、HPF 112、緩衝電路 113 、放大器電路（AD-BC) 136、HPF 137、GCA 電路 138、 WOBVCA電路（擺動電壓控制電路）139、AAF(抗混疊 濾波器）電路140、DRV (驅動）電路150、及D/A (數 位/類比）轉換器151與152。 平衡AGC電路120例如是由如圖1中所示的VCA電 路（增益控制電路）121與1 22、DET電路（偵測器）123 與124所形成。 以下將描述圖3中所示擺動偵測電路1 00的操作。由 被分割成4部分（PA, PB，Pc與PD)之PIN二極體所組構 成的光偵測器（未顯示出）偵測反射自光碟的反射光並供 應至ATT電路101，如WAD信號與WBC信號。藉由PIN 二極體（PA，PB, Pc與PD)所偵測到的信號A，B, C與D 被供應至S/Η電路102並取樣-保持，且被保持的信號在 預定的時序被供應至切換電路103。 從切換電路103輸出A + B信號與B + C信號，且A + D 信號供應至放大器電路（A + D ) 104，而B + C信號供應至 放大器電路（B + C ) 1 09。 信號（A + B )被放大器電路（A + D ) 104放大，並供 應至GCA (增益控制電路）105。在增益控制電路105中 ，信號位準被改變，且因此增益調整被實施以保持振幅寬 度恆定。 -24- 1358896 振幅被保持恆定的 A + B信號供應至LPF 106。LPF 106用來衰減所設定之截止頻率處或以上的雜訊等等，並 將所得到的信號輸出給HPF 107。HPF 107用來衰減等於 或低於所設定之截止頻率的低頻雜訊，以及包含在供應至 HPF 107之A + B信號中之光碟的低頻偏心分量與類似物。 從HPF 107輸出的A + B信號供應至平衡AGC電路120的 增益控制（VCA)電路121。 同樣地，輸入到放大器電路（B + C ) 109的B + C信號 ，經由 GCA電路1 1 0、LPF 1 1 1、HPF 1 12、及緩衝電路 113供應至平衡AGC電路120的增益控制（VCA)電路 122 ° 供應到平衡AGC電路120的A + D信號與B + C信號被 輸入到圖1中所示增益控制電路10的端子T-1與T-1A， 且該等信號位準分別由gmi 1電路與gmi2電路來控制。藉 由使用端子T-2與T-3所供應的控制電流（IVCAP與 ICVAN )來控制該等信號位準，並接著經由gmo3電路（ gm負載）分別從端子T-7與T-7A輸出。gmil電路與 gmi2電路的電流量分別在端子T-2與T-3處被控制，並改 變經合成之輸出電流的混合比，以控制該等信號的位準。 在此時，gmil電路與gmi2電路的總電流保持恆定。 此外，VC A電路121與122設置有補償電路，用以抵 消gmo3電路的同相位電壓，如圖1所示。因此，從gm〇3 電路之端子（T-7與T-8)所輸出之擺動信號之輸出電壓 之DC位準的變動，遠小於相關技術之增益控制電路中的 -25- 1358896 D C位準變動。 DET電路123偵測VCA電路121之負與正相位的輸 出信號’並反饋給VCA電路121，以便調整其各自的位準 。VCA 122與DET電路124也實施相同的處理。 VCA電路121與122的輸出信號輸入到平衡調整電路 13 1 ’藉以調整A + D信號的位準與b + C信號的位準。經調 整的信號輸出給LPP Diff電路132，且在該電路中，從差 分信號（A + D ) - ( B + C )中提取LPP (平地預置資料坑） 信號。被提取的LPP信號接受GCA電路133的信號位準 控制，並接著供應至LPF 134與HPF 135。除了 LPP信號 以外的雜訊與類似物被去除，以引出WOBLPP-P(擺動平 地預置資料坑的正相位）信號與WOBLPP-N (擺動平地預 置資料坑的負相位）信號。 另一方面，從VCA電路121與122所引出的A + D信 號與B + C信號供應到放大器電路（AD-BC ) 136。信號（ A + D) - (B + C)被放大並輸出到HPF 137。等於或低於 截止頻率的雜訊、LPP信號與類似物，在HPF 137中被去 除，以引出擺動信號。從HPF 137輸出的擺動信號供應至 GCA電路138，在該電路中使用從D/A (數位/類比）轉換 器所輸出的類比信號來實施增益控制。 從GCA電路138輸出的擺動信號輸出到WOBVCA電 路1 3 9，且被來自D/A轉換器1 5 2的控制信號所控制。 關於從WOBVCA電路139引出的擺動信號，擺動信 號WOB — P (擺動信號的正相位）與WOB —N (擺動信號的 -26- 1358896 負相位）經由AAF電路140與DRV (驅動）電路150輸 出。 上述AGC電路120的VCA電路121與122不隨DC 而變，因此，免於因增益改變所造成的補償變動與雜訊變 動。VCA電路121與122的輸出也不隨DC而變，且增益 係由構成VCA電路121與122之gmil電路與gmi2電路 所輸出之正相位與負相位間的MIX (混合）比來決定。因 此，在可變的範圍內不會造成頻率特性的改變，允許相當 寬的可變寬度（見圖2)。 雖然具有上述組構的擺動偵測電路1 〇〇係針對可以偵 測LPP信號的DVD-R/WR，但其也可應用於再生無LPP之 光碟儲存媒體所記錄之資訊之光記錄再生裝置的增益控制 電路，諸如 CD-R, CD + R, DVD + R, DVD + RW 與 DVD-RAM 〇 如前所述，在按照本發明的增益控制電路中或光記錄 再生裝置的增益控制電路中，輸出信號不關於DC改變， 且因此增益的改變，不會造成補償的變化及雜訊的變化。 此外，輸出信號不關於DC改變，且增益係由正相位與負 相位間的MIX比來決定。因此，在可變的範圍內不會造 成頻率特性的改變，允許相當寬的可變寬度。 增益控制電路的輸入級可用多級或複數個gm電路來 形成，使其除了主要用來實施增益控制的組態之外，還可 提供一中央增益調整級。這使得在同一時間能夠實施多輸 入操作及增益控制。 -27- 1358896 由於輸出的DC位準與增益控制的模式無關，因此， 不論增益變化範圍及輸入/輸出動態範圍爲何，其都可以 被任意地設定。 與設置複數個增益控制電路之相關技術的方法相較， 全部都可用單一個增益控制電路來實現，藉以減少元件的 數量與佈局的面積。 此外，增益頻率特性從MIN (最小）增益到MAX ( 最大）都不會改變，藉以消除了爲確保成爲圓頂之必須的 頻帶而需要大的頻率特性容差，並可減少消耗的電流。 對應於圖1中所示gmil電路、gmi2電路、gmo3電路 與補償電路的增益控制電路，也對應於圖3的VCA電路 1 2 1、1 22。用於供應第一控制信號與第二控制信號的控制 信號供應段對應於端子T-1與T-2。第一增益控制電路對 應於圖中的gmil電路。在第一增益控制電路中供應有正 與負相位信號，根據第一控制信號而改變增益，並輸出正 與負相位輸出信號。第二增益控制電路對應於gmi2電路 。在第二增益控制電路中供應有正與負相位信號，根據第 二控制信號而改變增益，並輸出正與負相位輸出信號。負 載電路對應於gm〇3電路。在負載電路中，第一增益控制 電路的正相位輸出信號與第二增益控制電路的負相位輸出 信號被合成，並供應至第一輸入端子，且第一增益控制電 路的負相位輸出信號與第二增益控制電路的正相位輸出信 號被合成，並供應至第二輸入端子，並根據第一控制信號 與第二控制信號所設定的互導而分別引出經合成的信號做 -28- 1358896 • 爲輸出信號。 - 熟悉此方面技術之人士應瞭解，在所附申請專利範@ 或其相等物之範圍的範圍內，視設計的需要及其它因素， 可發生各種的修改、組合、次組合、及替代。 本文件包含的主題與2006年9月14日向日本專利局 所提出申請之日本專利申請案第2007-239264號相關，該 全部內容倂輸入本文當做參考。 【圖式簡單說明】 圖1係本發明之增益控制電路的電路組態圖； 圖2A及2B分別顯示圖1中所示增益控制電路及相關 技術之電路的電氣特性； 圖3係增益控制電路中所使用之擺動偵測電路的方塊 圖； 圖4係相關技術之增益控制電路的電路組態圖； φ 圖5係相關技術之另一增益控制電路的電路組態圖。 【主要元件符號說明】 1 〇 :增益控制電路 5 1 : Ν Μ Ο S電晶體 52:NMOS電晶體 53 : NMOS電晶體 54 : NMOS電晶體 1 1 : PMOS電晶體 -29- 1358896
1 2 : Ρ Μ 0 S電晶體 1 3 : Ρ Μ 0 S電晶體 1 4 : Ρ Μ 0 S電晶體 1 5 : Ρ Μ 0 S電晶體 1 6 : Ρ Μ 0 S電晶體 1 7 : Ρ Μ 0 S電晶體 1 8 : Ρ Μ 0 S電晶體 1 9 : Ρ Μ 0 S電晶體 20: PMOS電晶體 47: NMOS電晶體 48: NMOS電晶體 3 1 : Ν Μ 0 S電晶體 32: NMOS電晶體 3 3 : Ν Μ 0 S電晶體 34 : NMOS電晶體 35: NMOS電晶體 3 6 : Ν Μ Ο S電晶體 37 : NMOS電晶體 3 8 : NMOS電晶體 39: NMOS電晶體 40: NMOS電晶體 4 1 : Ν Μ Ο S電晶體 42 : NMOS電晶體 43 :電容器 -30- 1358896 44 :電容器 45 :電阻器 4 6 :電阻器
5 5 : N Μ 0 S電晶體 56: NMOS電晶體 5 7 : Ν Μ 0 S電晶體 58: NMOS電晶體 5 9 : Ν Μ 0 S電晶體 60: NMOS電晶體 61 : NMOS電晶體 62: NMOS電晶體 63: NMOS電晶體
1 〇 〇 :擺動偵測電路 101 :衰減器 1 〇 2 :取樣保持電路 103 :切換電路 1 04 :放大器電路 1 〇 5 :增益控制電路 1 〇 6 :低通濾波器 1 〇 7 :高通濾波器 1 08 :緩衝電路 1 20 :平衡AGC電路 131 :平衡調整電路 132:平地預置資料坑差分放大器電路 -31 - 1358896 104 ： 133 ： 134： 135 ： 109 ： 113： 110：
112： 136： 137 ： 138 ： 13 9： 140 ： 150：
152： 121 ： 122 ： 124 ： 123 ： 放大器電路 增益控制電路 低通濾波器 高通濾波器 放大器電路 緩衝電路 增益控制電路 低通濾波器 高通濾波器 放大器電路 高通濾波器 GCA電路 擺動電壓控制電路 抗混疊濾波器電路 驅動電路 數位/類比轉換器 數位/類比轉換器 增益控制電路 增益控制電路 偵測器 偵測器 -32

Claims (1)

1358896 十、申請專利範圍 1. 一種藉由互導之電流 路，包含： 第一增益控制電路，其中 ，根據第一控制信號而改變增 信號； 第二增益控制電路，其中 ，根據第二控制信號而改變增 信號；以及 負載電路，在該負載電路 該正相位輸出信號與該第二增 信號被合成並供應至第一輸入 路的該負相位輸出信號與該第 輸出信號被合成並供應至第二 一控制信號與該第二控制信號 等經合成的信號。 2.如申請專利範圍第1 第一增益控制電路與該第二增 號之電流的混合比來控制輸出 3 .如申請專利範圍第2 第一增益控制電路與該第二增 作電流。 4.如申請專利範圍第1 負載電路輸出信號電流。 比來決定增益的增益控制電 供應有正與負相位輸入信號 益，並輸出正與負相位輸出 供應有正與負相位輸入信號 益，並輸出正與負相位輸出 中，該第一增益控制電路的 益控制電路的該負相位輸出 端子，且該第一增益控制電 二增益控制電路的該正相位 輸入端子，並經由根據該第 所設定之互導而分別引出該 項的增益控制電路，其中該 益控制電路藉由改變輸出信 信號的位準。 項的增益控制電路，其中該 益控制電路保持恆定的總操 項的增益控制電路，其中該 -33- 1358896 5 .如申請專利範圍第4項的增益控制.電路，其中該 負載電路包括互導放大電路，於該互導放大電路中，在增 益改變時間周期期間，電流係恆定或有規則的。 6. 如申請專利範圍第5項的增益控制電路，其中該 負載電路藉由使用依照該第一及該第二控制ff號的電流來 調整輸出負載阻抗。 7. 如申請專利範圍第1項的增益控制電路，其中該 負載電路包括一補償電路，藉由反饋輸出DC電壓的共模 電壓而與增益無關地設定在任意DC位準。 8. —種藉由偵測光信號及再生擺動信號與RF信號來 控制光碟之轉動的光記錄再生裝置，其中： 用來偵測該擺動信號的擺動偵測電路具有增益控制電 路，該增益控制電路係用來藉由互導之電流比而決定增益 ，該增益控制電路包括； 第一增益控制電路，其中供應有正與負相位輸入信號 ，根據第一控制信號而改變增益，並輸出正與負相位輸出 信號， 第二增益控制電路，其中供應有正與負相位輸入信號 ，根據第二控制信號而改變增益，並輸出正與負相位輸出 信號；以及 負載電路，在該負載電路中，該第一增益控制電路的 該正相位輸出信號與該第二增益控制電路的該負相位輸出 信號被合成並供應至第一輸入端子，且該第一增益控制電 路的該負相位輸出信號與該第二增益控制電路的該正相位 -34- 1358896 輸出信號被合成並供應至第二輸入端子，並經由根據該第 一控制信號與該第二控制信號所設定之互導而分別引出該 等經合成的信號。 9. 如申請專利範圍第8項的光記錄再生裝置，其中 該第一增益控制電路與該.第二增益控制電路藉由改變輸出 信號之電流的混合比來控制輸出信號的位準。 10. 如申請專利範圍第8項的光記錄再生裝置，其中 該第一增益控制電路與該第二增益控制電路的該總操作電 流係保持桓定。 11. 如申請專利範圍第8項的光記錄再生裝置，其中 該負載電路包括一補償電路，藉由反饋輸出DC電壓的共模 電壓而與增益無關地設定在任意DC位準。
-35-
TW097134713A 2007-09-14 2008-09-10 Gain control circuit and optical recording and rep TWI358896B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007239264A JP5050749B2 (ja) 2007-09-14 2007-09-14 ゲインコントロール回路およびこれを用いた光記録再生装置

Publications (2)

Publication Number Publication Date
TW200934110A TW200934110A (en) 2009-08-01
TWI358896B true TWI358896B (en) 2012-02-21

Family

ID=40453824

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097134713A TWI358896B (en) 2007-09-14 2008-09-10 Gain control circuit and optical recording and rep

Country Status (4)

Country Link
US (1) US7864652B2 (zh)
JP (1) JP5050749B2 (zh)
CN (1) CN101388653B (zh)
TW (1) TWI358896B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103457556B (zh) * 2012-05-30 2016-08-24 联芯科技有限公司 可变增益放大器及其控制方法
CN110600486B (zh) * 2014-07-23 2023-04-28 索尼公司 显示装置、制造显示装置的方法以及电子设备
CN104682905B (zh) * 2014-12-26 2017-08-11 北京航天测控技术有限公司 一种超宽带可变增益放大装置
US10620299B2 (en) * 2017-03-21 2020-04-14 Linear Technology Corporation Unity gain buffer with two states
JP6830079B2 (ja) * 2018-03-30 2021-02-17 日本電信電話株式会社 トラック・アンド・ホールド回路
US10608849B1 (en) * 2019-04-08 2020-03-31 Kandou Labs, S.A. Variable gain amplifier and sampler offset calibration without clock recovery

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3134936A1 (de) * 1981-09-03 1983-03-17 Siemens AG, 1000 Berlin und 8000 München Integrierbare signalverarbeitende halbleiterschaltung
US4799026A (en) * 1987-09-16 1989-01-17 The Grass Valley Group, Inc. Multifunction amplifier
JP3750884B2 (ja) * 1997-03-27 2006-03-01 株式会社ルネサステクノロジ 増幅回路および半導体集積回路
JP2000049550A (ja) * 1998-07-28 2000-02-18 Nec Eng Ltd 利得可変増幅回路
US6353361B1 (en) * 2000-08-11 2002-03-05 Globespan, Inc. Fully differential two-stage operational amplifier with gain boosting
JP2002237053A (ja) * 2001-02-09 2002-08-23 Pioneer Electronic Corp 光ディスク読取合成信号生成装置
US6538507B2 (en) * 2001-02-28 2003-03-25 Intersil Americas, Inc. Automatic gain control circuit with high linearity and monotonically correlated offset voltage
JP2003046352A (ja) * 2001-07-31 2003-02-14 Sony Corp 可変利得増幅器
JP4349028B2 (ja) * 2003-07-25 2009-10-21 ソニー株式会社 増幅回路及び同回路を有する半導体装置
US7177244B2 (en) * 2003-08-07 2007-02-13 Matsushita Electric Industrial Co., Ltd. Optical disc apparatus
US7161752B1 (en) * 2003-11-05 2007-01-09 Marvell International Ltd. Asymmetric compensation circuit
JP2005196846A (ja) * 2004-01-06 2005-07-21 Matsushita Electric Ind Co Ltd ウォブル信号抽出回路および光ディスク装置
TWI260014B (en) * 2004-11-30 2006-08-11 Mediatek Inc Wobble signal generation device
JP2007042201A (ja) * 2005-08-02 2007-02-15 Asahi Kasei Microsystems Kk 光ディスク装置及び光ディスクのウォブル再生方法
CN101013911B (zh) * 2007-02-13 2011-06-01 展讯通信（上海）有限公司 射频可变增益放大器控制电路及增益控制方法

Also Published As

Publication number Publication date
CN101388653B (zh) 2013-03-27
US20090072908A1 (en) 2009-03-19
CN101388653A (zh) 2009-03-18
US7864652B2 (en) 2011-01-04
TW200934110A (en) 2009-08-01
JP2009071677A (ja) 2009-04-02
JP5050749B2 (ja) 2012-10-17

Similar Documents

Publication Publication Date Title
TWI358896B (en) Gain control circuit and optical recording and rep
US7282994B2 (en) Active load with adjustable common-mode level
US6011437A (en) High precision, high bandwidth variable gain amplifier and method
US7205845B2 (en) Amplifier circuit for converting the current signal from an optical receiving element into a voltage signal
US7400195B2 (en) Variable-gain differential amplifier
US20130169361A1 (en) Multi-Stage Fully Differential Amplifier with Controlled Common Mode Voltage
US9685914B2 (en) Amplifier circuit
US9467109B2 (en) Differential amplifier with high-speed common mode feedback
US7471147B2 (en) Automatic gain controller
US8169263B2 (en) Differential gm-boosting circuit and applications
JPH11163650A (ja) 可変要素として電圧制御抵抗器を備えた線形リミタ回路を使用した自動ゲイン制御方法及び装置
JP2009081641A (ja) アンバランス−バランス変換回路
JPWO2020129184A1 (ja) Ａｂ級アンプおよびオペアンプ
US7298211B2 (en) Power amplifying apparatus
CN116633284A (zh) 一种高增益跨阻放大器及高增益光电转换器
US9847762B1 (en) Low voltage high speed CMOS line driver without tail current source
US7609112B2 (en) Boosted tail-current circuit
JP6973353B2 (ja) 線形増幅器
US20060109051A1 (en) Gain adjustment method, gain adjustment circuit, and optical disc device having same gain adjustment circuit
US7312658B2 (en) Differential amplifier with two outputs and a single input of improved linearity
US7816991B2 (en) Signal splitter
JP2007274626A (ja) 自動調整回路
JP5433615B2 (ja) 音響用プッシュプル増幅装置
JP4351860B2 (ja) 電圧制御増幅器およびそれを利用したステレオオーディオ信号制御装置
JP4229248B2 (ja) Ａｂ級増幅器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees