TWI358792B - - Google Patents

Download PDF

Info

Publication number
TWI358792B
TWI358792B TW096129961A TW96129961A TWI358792B TW I358792 B TWI358792 B TW I358792B TW 096129961 A TW096129961 A TW 096129961A TW 96129961 A TW96129961 A TW 96129961A TW I358792 B TWI358792 B TW I358792B
Authority
TW
Taiwan
Prior art keywords
region
transistor
semiconductor device
film
source
Prior art date
Application number
TW096129961A
Other languages
English (en)
Other versions
TW200816385A (en
Inventor
Akira Hokazono
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW200816385A publication Critical patent/TW200816385A/zh
Application granted granted Critical
Publication of TWI358792B publication Critical patent/TWI358792B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

25300pif 九、發明說明： 本申請案是基於且主張2006年8月31日申請之先前的 曰本專利申請案第2006-236740號的優先權，該申請案的全 文以弓I用的方式併入本文。 ^ 【發明所屬之技術領域】 本發明是關於具有互補金氧半導體（complementary metal-oxide semiconductor，CMOS)元件的半導體裝置， 例如是關於靜態隨機存取記憶體（staiic rand〇m access memory ’ SRAM )或者反相器（Inverter )、邏輯電路（L〇gic Circuitry )等中的CMOS結構的半導體裝置。 【先前技術】 近年來，為了提高電晶體特性，人們考慮到對通道施 加應變，從而提出如下所述的製程。於n通道Μις電晶體 中，為了對通道區域施加拉伸應力，而埋入碳化碎（sic)。 又，於P通道MIS電晶體中，為了對通道區域施加壓縮應 力，而埋入矽鍺（SiGe)。 例如日本專利特開2005_175495號公報中揭示有如下 半導體結構’即，於nFET (field-effect transistor，場效電 晶體）及pFET通道中，分別形成SiC及SiGe島狀物 (island)，且於該等nFET與pFET之間形成有淺槽隔離 (shallow trench isolation，STI)。於因使用絕緣層上覆石夕 (silicon on insulator，SOI )結構而無須考慮接面漏電 (Junction Leakage)或基板電位時，有時為了實現半導體 裝置的小型化，形成未配置著STI的結構。該情形時，形 1358792 25300pif v 成接合區域，此接合區域是n通道MOS電晶體（以下， 稱作nMOS電晶體）的由sic形成的汲極區域與p通道 M0S電晶體（以下，稱作㈣⑽電晶體）的由SiGe形成 的汲極區域連接而成的。該接合區域甲，因晶格間距離不 同的=料相接觸，故有時會于接合區域產生結晶缺陷。若 于接合區域產生結晶缺陷，則會產生對nM〇s電晶體及 PMOS電晶體特性帶來不良影響的問題。 【發明内容】 Α/ΓΤ。自第1側面贿的本發明的半導體裝置，包括11通道 =晶體與p通道MIS電晶體，上述n通道電晶 1 1源極區域’形成於基板上 區域，與上述第_域隔開而形成於上述半 閘極絕緣膜，形成於上述第1源極區域 減^ 間的上述半導體區域上；及第1閘 極電極，形成於上述第〗閘極絕緣膜上， 上述Ρ通道MIS電晶體包括：第2湄炻斤Α · 上述半導體區域上；第2汲極區域形成於 p5 -L' j-a /、上迷第2源極區域 _而形成於上述半導體區域上 ” L$ 2 2 體區域上丨以及第2閘極電極，开彡出一、处+冷 膜上。 乂 ;上述第2閘極絕緣 上述第】汲極區域與上述第2汲極 式配置著’並且由相同的材料形成，上述:苐目連接的方 第2源極區域中的至少 ：弟】源極區域及 次也成知用的材料不同於上 7 25300pif 述第1、第2汲極區域形成時用 【實施方式】 A /At下，參知、圖式來說明本發明的實施形態。以下的實 H心中’以M〇S電晶體作為MIS電晶體為例。進行說 τ於所有圖式中對共同部分附上共同的參照符號。 [第1實施形態] 首先’對本發明帛1實施形態的半導體裝置進行說明。 • @ 1是第1實施形態的SRAM單元中的CM0S的 ηΜΟ^包晶體與pM〇s電晶體的佈局圖。于單元中 配置著作為開關電晶體（轉移電晶體（咖伽丁麵^ 的nM〇S電晶體TR、作為負載電晶體（_她也⑻的 • pM〇S電晶體L0、作為驅動電晶體的nMOS電晶體DR。 nMOS電晶體TR、DR的及極區域17八與_〇s電晶體 LO的汲極區域17B，由相同材料的矽（si)形成。進而， nMOS電晶體TR、DR的源極區域18八由碳化石夕（沉） 形成，PM〇s電晶體L0的源極區域18B由矽鍺（siGe) 馨形f圖1所示的閘極電極G1是PMOS電晶體L〇、nM〇s 電曰a體DR的共用閘極，該共用閘極藉由接點而與其 他P S電日日體LO'nMOS電晶體DR的共用沒極區域電 性連接。閘極電極G2是nM〇s電晶體TR的閘極。又， • nMOSt晶體TR的源極區域18八與位元線（未圖示）連 v 接。 圖2A是沿著圖}所示的SRAM單元中的2A —線 的剖面圖，且表示nM〇s電晶體TR與pM〇s電晶體 8 1358792 253〇〇pif 的剖，面。 於P型石夕基板或者η型石夕基板π上形 ，，麵―f_ ’於盒膜12上形成著半 〇。i膜12由例如二氧化石夕膜（Si〇2)形 ；域 13由例如矽形成。於盒膜12及半導體區 體區域 件分離絕緣膜14 ,於由元件分離 J u J埋入著元 上配置著作為主動元件部的半導體區域13。-膜12 于主動元件部形成著n⑽電晶體與_ 以下:對麵電3曰曰體與卿電晶體的結構進行=: 1*先，说明nMOS電晶體的結構。於丰 :，13A上形成著咖咖二= 的、雨、3成U極電極16A°以夹持開極絕緣膜15八下 ”A的方式，配置没極區域口 18A。沒極區域17A形成于由㈣成之半導體區域13j 源極區域18A形成於盒膜12上所形成的碳化石夕（沉）層 上。再者，如圖2A所示，由高濃度擴散層形成的ς 極區域18Α不僅形成於Sic層1SC内，而且亦超過沉層 18C與料邊界部分，且延伸賴于岭形成的半導體^ 域13内。於源極區域18A、汲極區域ΠΑ及閘極電極似 上，形成著矽化物膜19。進而，於源極區域18a 域17A的内側形成著淺擴散層2〇A，於間極電極⑽_ 壁上形成著側壁絕緣膜21 a。 其次’說明PMOS電晶體的結構。於半導體區域13 的通道區域13B上形成著閘極絕緣膜15B ’於該閘極絕緣 9 25300pif 膜1)B上形成著閘極電極16B。以夹持閑極絕 的通迢區域13B的方式，配置及極區域17B豳、下 。祕區域17β形成于由石夕形成 =、極區域 源極區域⑽科於盒膜12上所形成的_==上。 18G上。再者’如圖2A所示，由高濃度擴散上e : 極區域⑽不僅形成於siGe層18G内，而且亦:超:ζ原、 區域η内。於源極區請、沒 16B上，形成著矽化物膜19。進而，於源極 甲电極 極區域ΠΒ的内側形成著淺擴散層2〇B':於;極電二 的側壁形成著側壁絕緣膜21B。 於具有如此結構的nM0S電晶體與_〇§電晶體中， 分別自源極區域18A、18B側對通道區域13A、13B扩 拉伸應力及壓縮應力，以提高電晶體特性。而且此處" nMOS電晶體岐極區域17A^M()S電晶體的汲極區域 17B由相同的材料（此處，為石夕）形成。由此，不會於汲 極區j ΠΑ與汲極區域17B連接的區域上產生結晶缺陷 等彳疋而可防止因結晶缺陷等而導致nM〇s電晶體及 pMOS電晶體的電晶體特性惡化。 進而’若使nMOS電晶體及pjy[〇s電晶體的汲極區域 由與各自的源極區域的材料相同的材料即與siGe形 成j且於上述汲極區域上形成著矽化物膜，則會產生如下 問題.因形成汲極區域的材料（沉與§脱）的梦化速度 不同而導致無法形成均勻的石夕化物膜，于接合區域產生石夕 丄跳792 25300pif 化物膜、的斷料。其原因在於，若⑪化速度不同，則沉積 於石夕化=度較低的區域（相轉移溫度高的區域）上的金屬 、θ入矽化逮度較咼的區域（相轉移溫度較低的區 口此，尤其於邊界部分顯著地形成著石夕化物膜變薄的 區域或斷裂區域。 相對于此，於上述第】實施形態中，汲極區域17A與 /及極區域17B由相同的材料即;^形成，因此，於該等没極 區域17A、17B上形成著連續的矽化物膜時，可防止於矽 化物膜上產生膜厚變薄的區域或斷裂的區域等不良情形。 再者，此處雖例示了具有上述結構的nMOS電晶體與 pM〇S電晶體形成于完全空乏型SOI ( FD-SOI， fully-depletion silicon-on-insulator)上，但亦可形成於局部 玉乏型 SOI ( PD-SOI ’ partially-depletion silicon-on-insulator)上或者塊狀矽基板上。 其次’對第1實施形態的SRAM中的nMOS電晶體與 pMOS電晶體的製造方法進行說明。 圖2B、圖3A、圖3B、圖4A及圖4B是表示第1實 施形態的nMOS電晶體與pM0S電晶體的製造過程的剖面 圖。以下的過程中，表示使用完全空乏型s〇I的製程。 首先’準備於p型矽基板或者n型矽基板U上形成著 盒膜12，且於盒膜12上形成著由石夕形成的半導體區域13 的SOI晶圓（基板）。對該SOI晶圓’藉由埋入元件分離 法，而於盒膜12及半導體區域13内形成深度為2〇〇〇 A〜 3500 A的元件分離絕緣膜Η。 1358792 25300pif 於由元件分離絕緣膜14包圍的半導體區域（主動元件 邠）13的石夕表面上，开〉成小於等於人的氧化膜（未圖 示）’其後，進行用以形成通道區域的離子植入及活性化快 速L火（以下，§己為活性化 RTA (rapid thermal anneal)) 〇 以下記述對此時的通道區域植入離子的典型條件。於 nMOS η電晶體的情形時，以加速電壓1〇 keV、劑量 i.dxioW植入硼⑻。於pM〇s電晶體的情形時，以 加速電壓80keV、劑量l_〇xi〇i3cm-2植入砷（As)。 其後，藉由熱氧化法或低壓化學蒸氣沉積（L〇w
Pressure Chemical Vapor Deposition，LPCVD)法，於通道 區域上形成膜厚自5 A至60 A的閘極絕緣膜15A、15B。 繼而，於閘極絕緣膜15A、15B上，沉積膜厚自5〇〇 A至 2000人的聚矽膜，或聚矽鍺膜。該膜於後述中被加工成閘 極電極16A、16B。進而，於聚矽膜或聚矽鍺膜上形成氮 化矽膜22。而且，藉由光微影法、χ射線微影法哪 lithography )、或電子束微影法（eiectr〇n beam lithography ) ’而進行用以形成閘極電極的光阻圖案化 (resist patterning)。繼而，將光阻圖案用作光罩膜，藉由 反應性離子蝕刻（RIE，reactive ion etching)法，而對氮 化石夕膜22及聚;δ夕膜（或聚石夕錯膜）進行钱刻，形成閘極電 極16Α、16Β。此處’作為閘極絕緣膜，可使用二氧化石夕 膜（Si〇2)，亦可使用SiON、SiN，進而亦可使用高介電體 膜的HfSiON等。 其次’後氧化是藉由熱氧化法而進行後氧化，形成膜 12 25300pif 厚為10 A〜60人的Si〇,〔去闽-、 2〇Δ . 9ΠΡΙ 2〔未圖不）之後，形成淺擴散層 二 t Γ 劑量 5·〇Χ10、-2〜以，-.2 植 2，加速電壓小於等於i keV、劑量5.剛14咖2 繼而，進行活性化RTA。其 ^、«Ρ極電極16A、16B的側壁上，形成側壁絕 21B (麥照圖2B)。 其次，如圖3A所示，以覆MpM〇s區域與η·區 二、，極形成區域及閘極電極16A的方式，形成二氧化石夕 、、'或包含ll的二氧化賴23後，絲_24用作光罩 、進订圖案彳b’其t上述包含氮的二氧切膜23對氫氟酸 =刻速率（咖㈣加〇較二氧化賴對氫氟酸的餘刻 速干緩慢。而且，藉由RIE或CDE( Chemkal _设咖哗， ，學乾式則）法，_存在於nMQSf㈣的源極形成 區域上的#進行侧。此時，可附有光賴％直接進行钱 刻，亦可將光阻膜24剝離後進行钱刻（參照圖3A)。 其次，於已將光阻膜24剝離之狀態下，于應形成nM〇s 電晶體的源極的區域上，埋入^(^層18C。Sjc層]sc的 埋入是自通道區域（石夕）13A藉由羞晶選擇成長法而進行 的。此處，可藉由在nMOS電晶體的源極形成區域埋入sic 層〗8C，而對nM0S電晶體的通道區域13A施加拉伸應力 (參照圖3B)。再者’於難以自通道區域13A向側向方向 13 1358792 25300pif l仃证日日逬擇成長的情形時，考岸 穿全^刑ςητ ΑΑ ^^ 特—部分之方式對 乏土 SOI的矽部分進行蝕刻，亦即， 上殘存著"不使用完全空:型’⑽ 的蟲晶成观’進而使用塊狀♦對於後述的siGe
f次^用與於埋入SlC層18C時所使用的製程相同 衣來形成二氧化矽膜25、光阻膜26，且對存在於 pMOS電晶體的源極形成區域上_進行_ (參照圖 4A)。繼而’於已將光阻膜％剝離的狀態下，于應形 PMOS電晶體的源極的區域上，埋入Si(}e層腦。8脱 曰^8G的埕入，疋自通道區域（矽）13β藉由磊晶選擇成 長π而進行的。此處’可藉由在pM〇s電晶體的源極形成 區域埋入SiGe層18G，而對PM0S電晶體的通道區域13B 施加壓縮應力（參照圖4B)。
。其後’藉由光微影法來保護pMOS區域之後，對11%〇3 區域進行用以形成高濃度擴散層的離子植入，進而，藉由 光微影法來保護nMOS區域之後，對pM〇S區域進行用以 形成鬲濃度擴散層的離子植入。繼而，藉由進行活性化 RTA，而於nM〇s區域中於siC層18C上形成源極區域 18A，且於矽13上形成汲極區域17A，並且MpM〇s區域 中於SiGe層18G上形成源極區域18B，且於矽13上形成 >及極區域17B。 其次’將矽13上等的氧化膜或閘極電極i6A、16B上 的氮化;δ夕膜22剝離，根據情況有時亦將侧壁絕緣膜21 a、 14 比 8792 2530〇pjf 二二閘極侧壁上重新形成側壁絕緣膜。繼而，於汲極 :域，ΠΒ，源極區域]8A、及開極電極心 沒==19 (參照圖2A)。此時，〇S電晶體的 〜 ’、PM〇S電晶體的汲極區域ΠΒ，由相同材 ^形成’故不會於梦化物膜19上產生不良情
及極區域17A、17B上所形成的石夕化物膜19的一部 或魏物膜】9斷裂。作為魏物膜，可使用例如 >、麵。石夕化錄膜的形成製程是用賤鑛法沉積錄後，進 行用以石夕化的RTA。此時’進行4〇〇。匸〜細。C的跑而 形成秒化狀後’於硫酸與雙氧水的混合溶液中對未反應 的鎳進行似彳後殘存下魏賴。由此，結束自動對準$ 化物（salicide)製程。
再。者，濺鍍鎳之後，亦可考慮沉積TiN膜，或進行一 -人250 C〜400 C的低溫RJA後，於硫酸與雙氧水的混合 溶液中進行蝕刻，並再次進行用於低薄層電阻（让沈丈 resistance)化的40(TC〜50(rc的RTA的製程（2步驟退 火）。又’除矽化鎳以外’亦可考慮使用C〇、Er、pt、pd、 Yb等各種;5夕化物。 其後的CMOS元件的製造以如下方式進行。形成圖 2A所示的剖面結構之後，使對層間膜材的RIE的選擇比 較高的膜形成於矽化物膜19上。繼而，於該膜上沉積 TEOS、BPSG、SiN等作為層間膜，對層間膜進行用於平 坦化的化學機械研磨（chemical p〇iishing， CMP)。上述的對層間膜材的RIE的選擇比較高的膜是用 15 253〇〇pif t防止出現如下情形而形成的，即，防止於圖2A所示的 結構上形成層間膜之後，於對層間膜進行用以形成接觸孔 的RIE %將矽化物膜钱刻，導致接面漏電劣化。其後，進 行用以形成接觸孔的曝光過程，於存在著光阻光罩的狀態 下進仃RIE而形成接觸孔。繼而，沉積Ti、ΉΝ作為接觸 孔内的障壁金屬，將w珊成長或形成于包覆層（blanket) 亡之後，進行CMP。最後，沉積作為配線的金屬之後，進 行用以形成配線的曝光過程。藉由以上而形成元 件0 [第2實施形態] 其次，對本發明第2實施形態的半導體裝置進行額 明。對與第1實施形態中的構成相同的部分附上相同符號 並省略其說明。
圖5是第2實施形態的SRAM單元中的CM〇s的 nMOS電晶體與pMOS電晶體的佈局圖。于單元上 配置著作為開關電晶體（轉移電晶體）的nM〇s電晶體 TR、作為負載電晶體的pM〇s電晶體L〇、及作為驅動電 晶體的nMOS電晶體DR。nMOS電晶體TR、DR的沒極 區域31A與pM0S電晶體L〇的没極區域3ib，由相 料的石反化石夕（SiC)形成。進而，nM〇s電晶體TR、抓 的源極區域18A亦由碳化矽（Sic)形成，pM〇s電晶體 LO的源極區域18B由矽鍺（SiGe)形成。 圖6A是沿著圖5所示的SRAM單元中的6A —6 的剖面圖，且表示nM0S電晶體TR與pM〇s電晶體l〇 16 1358792 25300pif
的剖面。於由元件分離绝緣膜14包圍的盒膜12上的主動 元件部’形成著nMOS電晶體與pM〇s電晶體。以下，對 nMOS電晶體與pMOS電晶體的結構進行說明。
首先，說明nMOS電晶體的結構。於半導體區域13 的通這區域13A上形成著閘極絕緣膜15A，且於該間極絕 緣膜15A上形成著閘極電極。以夾持閘極絕緣膜— 下的通道區域13A的方式，配置汲極區域31A與源極區域 1认。汲極區域31A形成於金膜12上所形成的碳化石夕（沉) 層31C上。源極區域18a亦形成於盒膜12上所形成的碳 化石夕層18C上。再者’此處由高濃度擴散層形成的没極區 ，31A及源極區域18A如圖6A所示，不僅形成於沉層 31〇18〇内，而且亦分別超過以〇層31€、1叱與矽的^ 界部分’且延伸形成于由矽形成的半導體區域13内。於源 極區域18A、汲極區域31A及閘極電極ι6Α上形成著矽化 物膜^9。進而，於源極區域18A及汲極區域3ia的内側
形成著淺擴散層20A，且於閘極電極16A的側壁上形 側壁絕緣膜21A。 y 其-人，浼明pMOS電晶體的結構。於半導體區域 的通道區域13B上形成著閘極絕緣臈15B，且於該間極絕 緣膜15B上形成著閘極電極16B。以夾持閘極絕緣膜ΐ5β 下的通道區域13B的方式，配置汲極區域31B與源極區域 18B。没極區域31B形成於盒膜12 ±所形成的碳化石夕層 31C上。源極區域ι8Β形成於盒膜12上所形成的矽鍺 (SiGe)層i8G上。再者，此處由高濃度擴散層形成的汲 17 253〇〇pjf =區域31B及源極區域18B如圖6A所示，不僅形成於沉 曰3lC、SiGe層18G内，而且亦分別超過义^層31c、SiGe ^ 18G與;^的邊界部分，且延伸形成于㈣形成的半導體 品域13内。於源極區域、汲極區域3ΐβ及問極電極 诏上，形成著石夕化物膜19。進而，於源極區域及沒 極區域31B的内側形成著淺擴散層2〇B，且於閘鱗極ΐ6β 的側壁上形成著側壁絕緣膜21B。 具有該結構的電晶體與PMOS電晶體中，nM〇S 電晶體的沒極區域31A與PMOS電晶體的没極區域31B =，同的材4 (此處為碳化石夕）形成。由此，雖然於 電晶體中自汲極區域31B對通道區域13B施加可抵消璧縮 應力的傾向的應變，但於nM〇s電晶體中可自没極區域 dA及源極區域18A的兩側對通道區域i3a施加較大的拉 伸應力’尤其可顯著地改善對SRAMS元重要的電 ^曰體（尤其是驅動電晶體DR)的特性。又，此時，與第i 實施形態_，*會於祕區域31A無麵域仙連接 的區域產生結晶缺陷等，可防止因結晶缺陷等而導致 nMOS電晶體及pM0S電晶體的電晶體特性的惡化。進 而，如上所述，因汲極區域31A與汲極區域31B由相同的 材料即碳化矽形成，故於該等汲極區域31A ' 31B上形成 著連續的矽化物膜的情形時，可防止於矽化物膜產生膜厚 變薄的區域或斷裂區域等不良情形。再者，此處雖例示了 具有上述結構的nMOS電晶體與pM〇s電晶體形成于完全 空乏型SOI上，但亦可形成於局部空之型s〇I上或者塊狀 1358792 25300pif ^夕基板上。 其次，對第2實施形態的SRAM中的nMOS電晶體與 • pMOS電晶體的製造方法進行說明。 一 • 圖6:8、圖7A、圖7B、圖8A及圖8B是表示第2實 她形態的nMOS電晶體與pm〇S電晶體的製造過程的剖面 圖。以下的過程中，表示使用完全空乏型s〇I的製程。 如圖6B所示’直至於閘極電極16A、16B的側壁上 • 形成側壁絕緣膜21A、21B的過程為止，與第丨實施形態 相同。 、其次，如圖7A所示，以覆蓋pM0S區域的源極形成 區域及閘極電極16B的方式，形成二氧化矽膜、或包含氮 =二氧化矽膜32之後’將光阻膜33用作光罩膜以進行圖 案化’其中上述包含氮的二氧化矽膜32對氫氟酸的蝕刻速 率較一氧化矽膜對氫氟酸的钱刻速率緩慢。而且，藉由r正 ，日CDE (Chemical Dry Eeching)法，而對存在於 nM〇s • 晶體的源極形成區域、及極形成區域及pM〇s區域的没 極成區域的;5夕進行姓刻。此時，可附上光阻膜％直接進 3姓刻，亦可將光阻膜％剝離後進行姓刻（參照圖7a)。 —其次’於已將光阻膜3 3剝離的狀態下，于應形成nM〇 § • 電晶體的源極及汲極的區域，及應形成pMOS電晶體的汲 ' ，的區域埋入Sic層18C、31C〇SiC層18C、31C的埋入， ，自通道區域（石幻13A、13B藉由遙晶選擇成長法而進 =的。此處，可藉由在nM〇s電晶體的源極形成區域及汲 通形成區域埋入Sic層18C、31C，而對nMOS電晶體的 19 1358792 2530〇pjf =區域13A施加拉伸應力（參照圖7b)。再者 形二道=3A: 13B向側向方向進行磊晶選擇成長的情 矽部分進以殘存一部分之方式對完全空乏型S01的 =存:，或不使衫全空乏型⑽而使用局部空乏型 而使用塊狀秒。對於後述SiGe的轰晶成長亦相同。 f相^人制使用與於SlC層18C、31C埋入時所使用的製 ^ 5的衣程，形成二氧化矽膜34、光阻膜35，對存在於 P體㈣極形絲域上的料行侧（參照圖 8A。繼而，於已將光阻膜35剝離的狀態下，于應形成 pMOS電日日體的源極的區域，埋入層丨gG。siGe声 18G的埋入是自通道區域（矽）13B藉由磊晶選擇成長二 而進行的。此處，可藉由在pM〇s電晶體的源極形成區域 埋入SiGe層18G，而對pMOS電晶體的通道區域13B施 加壓縮應力（參照圖8B)。 其後’藉由光微影法而保護pMOS區域之後，對nMOS 區域進行用以形成高濃度擴散層的離子植入，進而，藉由 光微影法來保護nMOS區域之後，對pMOS區域進行用以 形成局 >辰度擴散層的離子植入。繼而，藉由進行活性化 RTA，而於nMOS區域中於siC層18C形成源極區域18A， 且於SiC層31C形成汲極區域31A，並且於pMOS區域中 於SiGe層18G形成源極區域18B，且於SiC層31C形成 及極區域31B。 其次，將SiC層18C、31C上等的氧化膜或閘極電極 20 1358792 25300pjf 16A、16B上的氮化石夕29车丨私 緣膜21A、21B _，於門,’根據情形有日寺亦將側壁絕 繼而，於跡區域31A=側壁上重新形成侧壁絕緣膜。 電極！6A、蘭上形成石夕:^ 18A、及閘極 nMOS雪曰舻的物膜9 (參照圖6A)。此時， 31B，由：π材糾I域3l^PM〇S電晶體的汲極區域 B由相晴怕碳切形成，因此，不會於魏 ^生不良情形。即’可防正於汲極區域Μ、仙上妒 作二化Γ膜19的一部分變薄，或者矽化物膜】9斷聲。 2 =;=如魏_，鎳膜的爾 除;化二;=:\而’=實施形態相同， 石夕化物。TT使用〜，，，、竹等的各種 [苐3貫施形態] 其次’對本發明第3實_㈣半導體裝置進 〜1對與上述第1實施形態中的構成相同的部分附上相同 付號並省略其說明。 圖9是第3實施形態的SRAM單元中的CM〇s的 M〇S電日日M與pM〇S電晶體的佈局圖。于sram單元中 配置著作為開關電晶體（轉移電晶體）的nM〇s電晶體 TR、作為負載電晶體的PM0 S電晶體L〇、作為驅動^ = 體的HMOS電晶體DR。nMOS電晶體TR、DR的汲極= 戈41A與pMOS電晶體L0的汲極區域41B，由相同材二 的矽鍺（SiGe)形成。進而，nMOS電晶體tr、DR的源 極區域18A由碳化石夕（SiC )形成’ pMOS電晶體l〇的源、 1358792 2530〇pjf 極區域18B由矽鍺形成。 作為製造過程，於圖3A中，僅對nMOS電曰 • 極形成區域進行蝕刻而埋入SiC層，於圖4A中^ • 電晶體的汲極形成區域與pMOS電晶體的；;及極形= ，極形成區域進行姓刻而埋入SiGe I。其他過程^第工 實施形態相同。 ^ 於具有上述結構的nMOS電晶體與pm〇S電晶體中， 因nM0S電晶體的汲極區域41A與pMOS電晶體的、方搞 域41B由相同的材料（此處為石夕錯）形成，因此，不會= ，極區域41A與汲極區域41B連接的區域產生結晶二陷 等，從而可防止因結晶缺陷等而導致nM〇s 體】 pMOS電晶體的電晶體特性的惡化。進而，如上所述，因 汲極區域41A與汲極區域41B由相同的材料即矽錯^成' 故1該等没極區域似、仙上形成連續的石夕化物膜的情 形時，可防止於矽化物膜產生膜厚變薄的區域或斷裂區^ 等不良情形。再者，第3實施形態中，具有上述結構的^J〇s • 電晶體與pMOS電晶體不僅可形成于完全空乏型§〇1上， 而且亦可形成於局部空乏型SOI上或者塊狀矽基板上。 [弟4實施形態] 其次，對本發明第4實施形態的半導體裝置進行說 . 明。對與上述第1實施形態中的構成相同的部分附上相同 • 符號並省略其說明。 圖10是第4實施形態的SRAM單元中的CM〇s的 nMOS電晶體與]3|^〇8電晶體的佈局圖。于SRAM單元上 1358792 25300pif „關電晶體（轉移電晶體）的應⑽ 二、作為負載電晶體的pM0S電晶體[ 夕（）^成。進而，nM0S電晶體TR、DR的源極 18A由石厌化石夕（SlC)形成，pM〇s電晶體乙 ^域 42A由鄉成。 _£域
極來：ίΪΐ過程’於圖3A中’僅對nM〇S電晶體的源 極先成£域柄_而埋入Sic層，且不對其他源極形成 區域及錄形躯域進行侧。其他過程與第 相同。 μ
具有該結構的nM0S電晶體與pMOS電晶體十，nM〇s 電晶體的汲極區域17A與pMOS電晶體的汲極區域17B 由相同的材料（此處為矽）形成，故不會於汲極區域HA 與及極區域17B連接的區域產生結晶缺陷等，從而可防止 因結晶缺陷等而導致nMOS電晶體&PM0S電晶體的電晶 胆特性的惡化。進而，如上所述，因汲極區域丨7八與汲極 區域17B由相同的材料即矽形成，故於汲極區域ha、· 上形成著連續的矽化物膜的情形時，可防止於矽化物膜產 生膜厚變薄的區域或斷裂的區域等不良情形。再者，第4 實施形態中具有上述結構的nM〇s電晶體與PM〇s電晶體 不僅可形成于完全空乏型SOI上，而且亦可形成於局部空 乏型SOI上或者塊狀妙基板上。 [第5實施形態] 1358792 25300pif 其次，對本發明第5實施形態的半導體裝置進行說 明。對與上述第1實施形態中的構成相同的部分附上相同 符號並省略其說明。
圖Π是第5實施形態的SRAM單元中的CMOS的 nM〇S電晶體與PMOS電晶體的佈局圖。于SRAM單元上 配置著作為開關電晶體（轉移電晶體）的nMOS電晶體 TR、作為負載電晶體的PM0S電晶體乙〇、作為驅動電晶 體的nMOS電晶體DR。nMOS電晶體TR、DR的汲極區 域17A與pMOS電晶體L0的汲極區域丨7B，由相同材料 的石夕（Si)形成。進而，nM〇s電晶體TR、DR的源極區 域43A亦由石夕形成，且pM〇s電晶體L〇的源極區域· 由矽鍺形成。 M =造過程，於圖4A中’僅對PM〇S電晶伽 極形成區域進行蝕刻而埋入SiGe層，不對其他 域及及極形錢域進雜刻。其他過程與第丨實施形^
具有上述結構的nM0S電晶體與帅 ::電晶體的沒極區域17入與_8電晶體的；
ΠΒ由相同的材料（此處為矽）形成，因 合二D 區域17A與汲極區域17B連接的區域上產生紐二。Μ 從而可防止因結晶缺陷等而導致咖〇體°曰曰缺陷等 晶體的電晶體特性的惡化。進而，如上二體及細S1 ΠΑ與汲極區域17Β由相同的材料因沒極區ί 區域17Α、17Β上形成著連續的魏物_情=於如 少守，防』 24 W792 253〇〇pif 於矽化物膜產生膜厚變薄的區域或斷裂的區域等 形。再者，第5實施形態中，具有上述結構的 體與pMOS電晶體不僅可形成于完全空乏型s〇I上，而且 亦可形成於局部空乏型SOI上或者塊狀矽基板上。 如上所說明般，本發明的實施形態中’於存在 電晶體的汲極區域與pMOS電晶體的汲極區域相連接 域的情形時，可藉由用相同材料（例如Si、SiGe、sg 形成該等連制:¾極區域，而於該等汲極區域連接的區域 不產生結晶缺陷等不良情形。進而，不會對該等汲極 區域上的石夕化物成膜造成不良。χ，若對塊狀石夕使用本發 明的實施職的製程，則可改善魏物成财良，從而可 降低接面漏電。 ^再者，本發明的實施形態中，對於nMOS電晶體、pMOS 電晶體中的至少-個而·^，不自汲極區域及源極區域的兩 側施加應變，因此難以對nMC)S電晶體、pM〇s電晶體施 加較大的錢。但是，可考慮應用於不要求大巾I提高電晶 體特性的電路，g卩，即使藉由自縣區域及祕區域中的 :側，減變而提高電晶體特性亦可滿足要求的電路，或 、要k尚nMOS %晶體或pM〇S電晶體中任一個電晶體特 性即可滿足要求的電路等。又，亦可考慮異 \曰= (heterojunction )結構等，僅於源極區域埋入不同於石夕的 材料，且亦可考慮將本發明應用于該製程中。 、 再者，本發明的實施形態中，以SRAM中的CM0S 元件為例進行了說明，但並#限定於此，亦可應用於具有 25 1358792 25300pif nM〇S電晶體與PM0S電晶體的及極（或者源極）接合的 結構的70件，例如反相H、反及電路（Nand心也 邏輯電路中的CMOS元件。 本發明的實施形態中，可提供含有CM〇s元件的 體裝置’其不會於η通道娜電晶體與？通道廳電曰 體相連接陳極區域上產生使電晶體特性惡化的不良=
又，上述各實施形態不僅可分別單獨實施，亦可以立 當地組合而實施。進而，於上述各實施形態中包含各個^ 段的發明’可藉由將各實施形態中所揭示的多個構成要^ 加以適當組合，而提取各個階段的發明。 熟習此項技術者將易想到另外優勢及改質體。因此 本發明在其更廣闊之態樣巾並不限於本文所示及描述之 定細節及代表性實關。為此，可進行各種修改而 耩由隨附申請專利範圍及其等效體所界定之一般 的精神或範疇。 *概心
【圖式簡單說明】 圖1是本發明第1實施形態的SRAM單元中的CM〇 的nMOS電晶體與pM〇S電晶體的佈局圖。 圖2A是沿圖1所示的SRAM單元中的2A〜 剖面圖。 線0 圖2B是表示上述第1實施形態的nM〇s電晶雕盥 pMOS電晶體的製造方法的第1過程的剖面圖。日日版” 圖3A是表示上述第1實施形態的nM〇s電晶體與 26 25300pif =製造方，第，剖面圖。 體與 晶體與 pMOS電曰曰^ :上述第1實施形態的nMOS電 圖4^ =造方，第3過程的剖面圖。 pMOS電3曰^、不上述第1實施形態的nMOS電 圖製造方^的第4過程的剖面圖。電 PMOS電晶】/施形態的福OS電晶體與 圖衣以/勺第5過程的剖面圖。 的nM〇S電第^^形怨的SRAM單元中的CMOS 圖6 θ日日肢舆？1^08電晶體的佈局圖。 面I是沿圖5所示的SRAM單元中的6Α·6Α線的剖 圖6Β县车-L、+、# pMOS電日w 处弟2貫細形怨的nMOS電晶體與 圖^，心綠的第1_的剖面圖。 pMOS電晶述第2貫施形態的nM〇S電晶體與 圖^，―找㈣面圖。 pMOS電晶：:：士述第2貫施形態的nM〇s電晶體與 圖8料㈣面圖。 PMOS電第2/施形態的n⑽電晶體與 姐◊衣迨方法的第4過程的剖面圖。 _ 8*R θ ± — ~~f 述第2實施形態的nM0S電晶體與 ^了肢的製造方法的第5過程的剖面圖。 的rJ0S t本發明第3實施形態的SRAM單元中的CMOS •包晶體與PMOS電晶體的佈局圖。
圖1〇是本發明第4實施形態的SRAM單元中的CMOS 27 1358792 25300pif 的nMOS電晶體與pMOS電晶體的佈局圖。 圖11是本發明第5實施形態的SRAM單元中的CMOS. . 的nMOS電晶體與pMOS電晶體的佈局圖。 . 【主要元件符號說明】 2A、6A :線 11 :梦基板 12 :盒膜 13 :半導體區域 13A、13B :通道區域 14 :元件分離絕緣膜 15A、15B :閘極絕緣膜 16A、16B、Gl、G2 :閘極電極 17A、17B、41A、41B :汲極區域 18A、18B、43A .源極區域 18C : SiC 層 18G : SiGe 層 • 19 :矽化物膜 20A、20B :淺擴散層 21A、21B :側壁絕緣膜 22 :氮化矽 ' 23、25、32、34 :二氧化矽膜 ·- 24、26、33、35 :光阻膜 31A、31B · >及極區域 31C :碳化矽（SiC)層 28 1358792 25300pif LO : pMOS電晶體 TR、DR . nM〇S電晶 CP :接點

Claims (1)

1358792 25300pif 十、申請專利範圍： 1.一種半導體裝置，包括： η通道MIS電晶體與p通道mis電晶體， 上述η通道MIS電晶體包括： 第1源極區域，形成於基板上的半導體區域上. 述半關㈣成於上 第】閘極絕緣膜，形成於上述第i源極區域與上述第 1汲極區域之間的上述半導體區域上；以及 第丨、閘極電極，形成於上述第1閘極絕緣膜上， 上述p通道MIS電晶體包括： 第2源極區域，形成於上述半導體區域上； ^ 2汲極區域，與上述第2源極區域_ 述半導體區域上； 麟上 第2閘極絕緣膜’形成於上述第2源極 2汲極严域之料導體區域上； -k弟 第2閘極電極’形成於上述第2閘極絕緣膜上， 汲極區域與上述第2祕區域以相連接的 方式配i考，並且由相同的材料形成， 丨源極區域及第2源極區域中的至少—個區竹 :::用的材料不同於上述第卜一域形 2.如申请專利範圍第1項所述之半導體裝置，复承 括形成於上述半導體區域下的絕緣層。 /、文匕 30 253〇〇pif 如申巧專利範圍第1項所述之半導體裝置，其更包 元成於上述第卜第2源極區域及上述第 域上的矽化物膜。 " 4. 如申請專利制第1項所述之半導體裝置，其中 晶體電晶體形成似料元中的轉移電 广士驅動％日日體，且上述p通道應電晶體形成似以 早7〇中的負载電晶體c 5. 如申請專利範圍第〗項所述之半導體裝置，盆中 區、第2 _域由矽形成，且上述第1源極 域由故切形成，上述第2源極區域由雜形成。 請專鄕㈣5彻述之半導縣置，其更包 括形成於上4半導體區域下的絕緣層。 括开請Λ纖㈣5 _叙轉縣置，其更包 蛣〔；处第卜第2源極區域及上述第卜第2汲極區 域上的矽化物膜。 不久征L 8.如申請專利範圍第）項所述之半導體裝置，立中 石㈣ΐ述第、2汲極區域及上述第1源極區域由碳化 >成，上述第2源極區域由矽鍺形成。 如1·如I專如圍第8項所述之半導體裝置，其更包 括形成於上料導體輯下的躲層。 括形之半導體裝置，其更包 域上的魏物L 祕域及增卜第2汲極區 如申。月專利範圍第g項所述之半導體裝置，其中 31 253〇〇pif a上述n通道MIS電晶體形成SRAM單元中的驅動電 晶體，上述p通道MIS電晶體形成SRAM單元中 電晶體。 戟 12.如申請專利範圍第1項所述之半導體裝置，其中 上述苐1、第2没極區域及上述第2源極區域由石夕鍺 $成，上述第1源極區域由碳化石夕形成。 1j.如申請專利範圍第12項所述之半導體裝置，其更 包括形成於上述半導體區域下的絕緣層。 I4.如申請專利範圍第12項所述之半導體裝置，其更 L栝形成於上述第卜第2源極區域及上述第丨、第2汲極 G域上的破化物膜。 15.如申請專利範圍第丨項所述之半導體装置，其中 、上述第1、第2汲極區域及上述第2源極區域由矽形 成，上述第1源極區域由碳化矽形成。 16’如申凊專利範圍第15項所述之半導體裝置，其更 包括形成於上述半導體區域下的絕緣層。 一 Π.如申請專利範圍第15項所述之半導體裝置，其更 包括形成於上述第1、第2源極區域及上述第！、第2及極 區域上的矽化物膜。 18·如申請專利範圍第1項所述之半導體裝置，冉τ 上述第1、第2汲極區域及上述第1源極區域由石夕形 、，上述第2源極區域由；5夕鍺形成。 19.如ΐ請專利範圍第18項所述之半導體裝置，其更 匕括形成於上述半導體區域下的絕緣層。 1358792 25300pif 20.如申請專利範圍第18項所述之半導體裝置，其更 包括形成於上述第1、第2源極區域及上述第1、第2汲極 區域上的碎化物膜。
TW096129961A 2006-08-31 2007-08-14 Semiconductor device having CMOS elements TW200816385A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006236740A JP2008060408A (ja) 2006-08-31 2006-08-31 半導体装置

Publications (2)

Publication Number Publication Date
TW200816385A TW200816385A (en) 2008-04-01
TWI358792B true TWI358792B (zh) 2012-02-21

Family

ID=39150294

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096129961A TW200816385A (en) 2006-08-31 2007-08-14 Semiconductor device having CMOS elements

Country Status (3)

Country Link
US (1) US20080054364A1 (zh)
JP (1) JP2008060408A (zh)
TW (1) TW200816385A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7395924B2 (en) 2004-03-12 2008-07-08 Japan Tobacco Inc. Hinge-lid type package for rod-like smoking articles and a blank therefor

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5286701B2 (ja) 2007-06-27 2013-09-11 ソニー株式会社 半導体装置および半導体装置の製造方法
US8129790B2 (en) * 2008-03-17 2012-03-06 Kabushiki Kaisha Toshiba HOT process STI in SRAM device and method of manufacturing
WO2009122542A1 (ja) * 2008-03-31 2009-10-08 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
DE102008030854B4 (de) 2008-06-30 2014-03-20 Advanced Micro Devices, Inc. MOS-Transistoren mit abgesenkten Drain- und Source-Bereichen und nicht-konformen Metallsilizidgebieten und Verfahren zum Herstellen der Transistoren
DE102008045034B4 (de) * 2008-08-29 2012-04-05 Advanced Micro Devices, Inc. Durchlassstromeinstellung für Transistoren, die im gleichen aktiven Gebiet hergestellt sind, durch lokales Vorsehen eines eingebetteten verformungsinduzierenden Halbleitermaterials in dem aktiven Gebiet
US20100109045A1 (en) * 2008-10-30 2010-05-06 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system employing stress-engineered layers
US8106456B2 (en) * 2009-07-29 2012-01-31 International Business Machines Corporation SOI transistors having an embedded extension region to improve extension resistance and channel strain characteristics
US9087687B2 (en) * 2011-12-23 2015-07-21 International Business Machines Corporation Thin heterostructure channel device
CN103515435B (zh) * 2012-06-26 2016-12-21 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其形成方法、sram存储单元电路
US9679818B2 (en) * 2014-10-31 2017-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188274A (ja) * 2001-12-19 2003-07-04 Toshiba Corp 半導体装置及びその製造方法
KR100450683B1 (ko) * 2002-09-04 2004-10-01 삼성전자주식회사 Ｓｏｉ 기판에 형성되는 에스램 디바이스
US6900502B2 (en) * 2003-04-03 2005-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel on insulator device
US7303949B2 (en) * 2003-10-20 2007-12-04 International Business Machines Corporation High performance stress-enhanced MOSFETs using Si:C and SiGe epitaxial source/drain and method of manufacture
US7198995B2 (en) * 2003-12-12 2007-04-03 International Business Machines Corporation Strained finFETs and method of manufacture
US7098499B2 (en) * 2004-08-16 2006-08-29 Chih-Hsin Wang Electrically alterable non-volatile memory cell
KR101329388B1 (ko) * 2005-07-26 2013-11-14 앰버웨이브 시스템즈 코포레이션 다른 액티브 영역 물질의 집적회로 집적을 위한 솔루션
US8441000B2 (en) * 2006-02-01 2013-05-14 International Business Machines Corporation Heterojunction tunneling field effect transistors, and methods for fabricating the same
US7342284B2 (en) * 2006-02-16 2008-03-11 United Microelectronics Corp. Semiconductor MOS transistor device and method for making the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7395924B2 (en) 2004-03-12 2008-07-08 Japan Tobacco Inc. Hinge-lid type package for rod-like smoking articles and a blank therefor

Also Published As

Publication number Publication date
US20080054364A1 (en) 2008-03-06
JP2008060408A (ja) 2008-03-13
TW200816385A (en) 2008-04-01

Similar Documents

Publication Publication Date Title
TWI358792B (zh)
JP5091397B2 (ja) 半導体装置
TWI328286B (en) Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers
US6800513B2 (en) Manufacturing semiconductor device including forming a buried gate covered by an insulative film and a channel layer
US7479423B2 (en) Semiconductor device and manufacturing method of semiconductor device
TWI242263B (en) Method for fabricating semiconductor devices having silicided electrodes
US7754593B2 (en) Semiconductor device and manufacturing method therefor
US8790991B2 (en) Method and structure for shallow trench isolation to mitigate active shorts
JP4150661B2 (ja) Ｃｍｏｓトランジスタを製作するためのゲート・パターン形成用の３層ハードマスク
TWI375327B (zh)
TW201513311A (zh) 將記憶電晶體納入高ｋ金屬閘極互補式金屬氧化物半導體之製造流程的整合
JP2005514771A (ja) ボディ結合型絶縁膜上シリコン半導体デバイス及びその方法
TW200939353A (en) Method for fabricating super-steep retrograde well MOSFET on SOI or bulk silicon substrate, and device fabricated in accordance with the method
JP2007081249A (ja) 半導体装置及びその製造方法
TW200839935A (en) Two-sided semiconductor-on-insulator structures and methods of manufacturing the same
TW200839934A (en) Low-cost strained SOI substrate for high-performance CMOS technology
TW201013847A (en) Method of manufacturing semiconductor device and semiconductor device
JP2001144175A (ja) 半導体装置及びその製造方法
CN103247672B (zh) 半导体器件及其制造方法
TW201246303A (en) Multi-layer structures and process for fabricating semiconductor devices
US20080128825A1 (en) Semiconductor device and method for fabricating the same
CN101000928A (zh) 薄硅单扩散场效应晶体管及其制造方法
JP4610982B2 (ja) 半導体装置の製造方法
JP2009033173A (ja) 半導体素子およびその製造方法
US20080283974A1 (en) Semiconductor device and method of manufacturing semiconductor device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees