TWI335508B - Memory systems with memory chips down and up - Google Patents

Description

1335508 九、發明說明： 【發明所屬之技術領域3 發明領域 本發明係有關一種記憶體系統，其於一母板上具有記 5 憶體晶片（下），與用以接收具有額外記憶體晶片之一連續性 模組或一記憶體模組的一連接器（上）。 【先前技術3 發明背景 本案提出一記憶體系統中之記憶體晶片的各種不同安 10 排。例如，一典型的同步動態隨機存取記憶體(SDRAM)系 統中，記憶體晶片透過單向資料匯流排來傳遞資料，並透 過命令與位址匯流排來接收命令與位址。於一多點下傳(耦 合三個或更多點）之組態中，該等記憶體晶片具有連接至該 等匯流排之短截（耦合三個或更多點）。其他設計包括點對 15 點發信號（耦合兩個點）。該點對點發信號可以是單向或雙 向。該發信號可以是單一位置結束或於不同位置結束。 某些系統中，位址、命令、與寫入資料可位於相同導體 上。 許多電腦系統包括附接各種不同晶片與連接器之一母 20 板。典型母板是印刷電路板(PCB)。該母板上之晶片與連接 器間的導體位於該母板之表面上或該母板的層次之間。 該等導體可以包括，例如，層次間之導孔的不同材料來 形成。 該母板之該等連接器接收典型是PCB的卡片。該等卡 5 1335508 片之範例是記憶體模組與連續性模組。記憶體模組包括一 基體，其支撐該基體之一或兩側上的記憶體晶片。一双直 - 列記憶體模組(DIMM)是一記憶體模組的一範例。不使用一 - 記憶體模組時，一連續性模組有時會插入一連接器來終止 _ 5 信號或將導體連接至其他導體。記憶體模組亦可包括終止 電路來終止該等記憶體模組接收之信號。該等連接器典型 包括襯墊或其他傳導表面以接收手指或者該等記憶體或連 續性模組之其他傳導表面。基於各種不同原因（諸如成本、 • 技術、或標準的原因），手指或該等連接器與模組之傳導表 10 面的數量會有限制。 某些電腦系統於一母板上具有某些内含的記憶體晶 片，而其他記憶體晶片位於該母板之一連接器中的一記憶 體模組或其他卡片上。 一頻道包括該等記憶體控制器與記憶體晶片間之一連 15 接器群組。一頻道中會有一序列記憶體晶片。某些記憶體 系統具有一個頻道，而某些具有超過一個頻道，該頻道具 ^ 有並列之模組。模組亦可以是串列。 排組參照為可共同存取之記憶體晶片。一個記憶體模 - 組上可放置超過一個排組，但每個模組中之額外排組相當 . 20 昂貴。 某些記憶體系統中，該等記憶體晶片接收信號並將其 複製至其他記憶體晶片，以及提供要求之資料信號至下一 個記憶體晶片。該等資料信號可透過點對點單向轉回鏈接 提供至該記憶體控制器，該等鏈接是從一上一個記憶體晶 6 1335508 片以一種迴圈方式來複製回去或轉回。 記憶體控制器已使用於晶片組集線器以及包括一處理 器核心之一晶片中。某些電腦系統包括無線發射器與接收 器電路。 5 【發明内容】 發明概要 依據本發明之一較佳實施例，係特地提出一種系統， 其包含有：一記憶體控制器晶片、一第一基體上之記憶體 晶片、與一模組連接器；以及用以從至少某些該等記憶體 10 晶片提供讀取資料信號至該記憶體控制器晶片之一第一導 體群組，以及用以從該連接器提供讀取資料信號至該記憶 體控制器晶片之一第二導體群組。 圖式簡單說明 從以下給定之詳細說明以及從本發明實施例之該等 15 伴隨圖式可更完全了解本發明，然而，其不應視為將本 發明侷限於所述之特定實施例中，而應僅為了說明與了 解目的。 第1圖與第2圖之每一個是一根據本發明之某些實施 例，包括一記憶體控制器晶片、記憶體晶片、一模組連接 20 器，而每一個皆位於一母板上之系統的方塊圖表示型態。 第3圖是一根據本發明之某些實施例的一記憶體模組 之方塊圖表示型態。 第4圖是一根據本發明之某些實施例的一連續性模組 之方塊圖表示型態。 7 1335508 第5圖至第14圖之每一個是一根據本發明之某些實施 例，包括至少一個記憶體晶片、一連接器、與一模組之一 系統的方塊圖表示型態。 第15圖是一根據本發明之某些實施例，包括一記憶體 5 控制器晶片、記憶體晶片、與連接器之一系統的方塊圖表 示型態。 第16圖與第17圖之每一個是一根據本發明之某些實施 例，具有一記憶體控制器晶片之一系統的方塊圖表示型態。 【實施方式3 10 較佳實施例之詳細說明 參照第1圖，一記憶體控制器晶片12、記憶體晶片 20-1...20-N、與模組連接器24位於一母板10上。記憶體晶 片2 0 -1…2 0 - N之該等方塊的每一個根據該特定實施例而代 表一個或超過一個記憶體晶片。導體14-1... 14-N與 15 16-1... 16-N代表導體的各種不同安排並可承載寫入資料、 命令、位址、讀取資料、與時鐘信號。導體18-1.·. 18-N可 承載讀取資料信號與時鐘信號。連接器24包括一插槽26以 接收一記憶體模組或一連續性模組。第2圖與第5圖至第14 圖之記憶體晶片42-1、210-1、212-1、214-1、與216-1是方 20 塊2 0 -1之範例。該等記憶體晶片可以是D R A Μ或其他類型之 記憶體晶片。第1圖至第3圖與第5圖至第14圖之該等各種不 同的記憶體晶片可以相同或其中某些不同。 本文說明之記憶體晶片20-1...20-Ν與至少某些其他記 憶體晶片具有於主動讀取資料線之一不同數量間改變的能 8 1335508 刀。如 5

10 15 u寻錢體晶片可於-X4模式（其中每_曰 片有四條主動讀取資料線)與_χ8模式(其中每_ 曰曰 條主動讀取:祕線)之㈣換。料模朗之料=範顺 供如下。改變可以並非僅是X4^模式。某些實/ 該系統開概猶時，賴式無法改變，而其他實施例中， 當-，己憶體模組於-熱插人操作時插人連接器插職或從 該連接器插槽26移除時，模式會發生改變。 第2圖中，一記憶體控制器晶片32、記憶體晶片 42-L.42-N、與模組連接器44位於一母板知上。記憶體晶 片42-1...42.N之該等方塊的每—個代表—個記憶體晶片。 導體34-1... 34-N可從記憶體控制器32承載命令位址、寫 入資料、與時鐘信號至記憶體晶片42_h 42_N。來自記憶 體晶片42-1…42-N之讀取資料信號可透過導體 提供至記憶體控制器晶片32。若—連續性模組插入插槽 46’則記憶體晶片42-1...42-N提供導體36-1 36_；^上之讀取 負料彳§说至6亥連續性模組，其透過導體4〇_i.，，4〇_n將該等 讀取資料信號傳至記憶體控制器晶片32。若一記憶體模組 位於插槽46 ’則導體36-1…36-N承載位址、命令、寫入資 料、與時鐘信號至該模組上之記憶體晶片接收的連接器 20 44。來自該等記憶體模組記憶體晶片之讀取資料可透過導 體40-1...40-N來提供至記憶體控制器32。導體34-1...34-N、 36-1 ...36-N、38-1 …38-N、與40-1 ...40-N可以是點對點導 體。其他實施例中，某些導體可以不是點對點。晶片32、 連接器44、與插槽46可與晶片12、連接器24、與插槽26相 9 - * 同或不同。 第3圖繪示具有一基體54、（用於與該連接器插槽中之 傳導元件接觸之）手指56、（可與第1圖與第2圖之記憶體晶片 • 相同或不同的）記憶體晶片60-1...60-N、與（不需包括於所有 ' 5實施例中之）終止電路％之一記憶體模組50。記憶體晶片 6〇-1…60-N之該等區塊的每一個根據該特定實施例而代表 一個或超過一個記憶體晶片。第6圖、第8圖、第1〇圖、第 魯 12圖、與第14圖之記憶體晶片262-1'264-1、266-1、與268-1 是區塊60-1之範例。某些該等記憶體晶片可位於基體“之 10 另一側。 第4圖繪不具有一基體74 '手指76、與（不需包括於所 有實施例中之)終止電路7 8之一連續性模組7 〇。 第5圖與第6圖繪示有關第2圖之該範例的某些額外細 部圖。第5圖中’（可與連續性模組7〇相同或不同之)連續性 15模組100插入連接器44中。記憶體晶片似提供讀取資料信 _ 號至導體36-1與38]。晶片42-1之兩個輸出於連續性模組 1〇〇上是不活動與終止❶連續性模組1〇〇完成從導體361至 傳導元件104-卜至連續性模組1〇〇中之導體丨⑽丨、與立導 體40-1之一路徑。如第2圖所示，導體381與4〇_1連接炱記 -2G憶體控制器晶片32 °於第6圖之-類似但不同的方式中，當 。己憶體模組120位於連接器44中時，位址、控制、寫入資料、 與時鐘信號透過導體36」與傳導元⑽4」提供至記憶體晶 片262-1中。來自s己憶體晶片262 1之讀取資料透過導體 124-1、傳導元件108]、與導體4〇1提供至記憶體控制器 10 1335508 32。因此，第5圖與第6圖中，不論該連續性卡片或記憶體 模組是否位於該連接器中，記憶體控制器32皆可取得相同 數量之讀取資料位元。然而，第5圖中，記憶體晶片42-1位 於提供8線讀取資料之一X8模式中，而第6圖中，記憶體晶 5 片42-1與262-1之每一個位於X4模式中，共同爲8線讀取資 料來組合。一條導線可包括一個導體、或承載不同信號之 兩個導體。 下列是第5圖至第14圖所使用之一命名說明。（諸如第5 圖之晶片42-1的）該等記憶體晶片包括數字”2+4”’’4””4” 10 與”6”。該等數字代表該記憶體晶片之資料、位址、與命令 信號輸入或輸出的一數字。亦有不由該晶片之數字表示的 時鐘輸入與輸出，但其包括於該等數字”6.1”與”4.1”中。該 數字”6.1”表示6個位址、命令、與寫入資料信號以及1個時 鐘信號。該數字”4.1”表示4個讀取資料信號以及1個時鐘信 15 號。例如，導體34-1包括7條導線：6表示寫入資料、位址、 與命令信號，而1表示一個時鐘信號。導體36-1代表讀取資 料之4條導線與來自晶片42-1之1條時鐘信號導線。第5圖與 第6圖之該等範例中，晶片42-1與262-1包括未使用，但使用 於其他實施例之4個輸入。該等輸入不需被包括，但若其被 20 包括時可使該記憶體晶片具有更多功能。當然，本發明並 不侷限於本文所示或說明之一特定數字的信號或線路或其 他細部圖。 第7圖與第8圖類似第5圖與第6圖。然而，第5圖與第6 圖之該等系統包括導體140-1，其以一種一點對兩點的方式 11 1335508 並透過傳導元件138-1來連接導體34-1與連接器144。連續性 模組130插入連接器144中時，導體丨4〇_1上之該等信號於终 止電路134-1上終止。記憶體模組15〇插入連接器144中時， 導體140-1上之該等信號提供至晶片262 1。晶片心-丨使 5其”2+4’’輸出不活動或導體36-丨上之該等信號於記憶體模 組150上終止。連續性模組100與13〇、記憶體模組12〇與 150、以及連接器44與144可以相同或不同。 第9圖至第14圖中，導體34-1與38-1是第1圖之導體14-1 的範例，導體36-1是第1圖之導體16_丨的範例，而導體牝」 10 是第1圖之導體18-1的範例。 第9圖與第1〇圖繪示兩個記憶體晶片（21〇1與2121)使 用於第7圖與第8圖之記憶體晶片42]的位置，而兩個記憶 體晶片（262-1與264-1)使用於記憶體模組26〇中的系統。一 實際系統中，會有額外的記憶體晶片對與晶片21 〇 _丨與2丨2 _ 1 15以及與晶片262-1與264-1並聯。若晶片21(M、212-1、 與264-1之每一個具有與第8圖之晶片42_1與262_1相同的容 量，則第9圖之該記憶體系統的容量會是第5圖與第7圖之該 等記憶體系統的兩倍，而第1〇圖之該記憶體系統的容量會 是第6圖與第8圖之該等記憶體系統的兩倍，而其他所有事 20 項皆相同。 參照第9圖，連續性模組13〇插入連接器144中時，某些 實施例中，晶片210-1用以響應一讀取要求而透過導體 224-1、導體36·卜傳導元件1〇4·卜導體1〇61、傳導元件 108小與導體40-1而提供讀取資料信號至諸如第旧之記憶 12 1335508 5 體控制器12的一記憶體控制器。位址、命令、寫入資料、 與時鐘信號透過36-1來提供，並透過導體220-1從晶片210-1 複製到晶片212-1。導體220-1上之該等信號亦透過導體 140-1來提供至連續性模組13〇之終止電路134·ι。 參照第10圖，記憶體模組260插入連接器144中時，以 下說明其不同的實施例。某些實施例中，針對一特定交易， 一讀取要求提出至晶片210-1或晶片212-1，與晶片262-1或 • 晶片264-卜若該讀取要求僅提出至晶片21〇_卜則該等讀取 資料信號會通過導體224-1至晶片212-1，並由晶片212-1複 10 製至晶片38-卜由導體36-1承載之讀取資料信號由終止電路 282-1來終止。若該讀取要求僅提出至晶片212-卜則該要求 透過導體220-1複製至晶片212-1。同樣地，於導體34-1開始 而提出至晶片262-1之一讀取要求，透過晶片210-1複製至導 體220-1並透過140-1複製至晶片262-1。來自晶片262-1之該 15 等讀取資料信號透過晶片264-1複製至導體270-1。導體 • 270-1上之信號通過傳導元件108-1至導體40-1。提出至晶片 264-1之一讀取要求透過晶片262-1複製至264-1，而該等讀 取資料信號提供至導體270-1。至晶片212-1之寫入資料透 過晶片210-1複製並通過導體220-1。至晶片262-1之寫入 - 20 資料透過晶片210-1複製並通過導體140-1。至晶片264-1 之寫入資料透過晶片210-1與晶片262-1複製並通過導體 140-1 。 其他實施例中，一特定交易中，該讀取要求提出至晶 片210-1與212-1兩者以及晶片262-1與264-1兩者。該等讀取 13 資料信號< —部分來自該等記憶體晶片之每一個。晶片 210-1中之讀取資料信號的該部分透過晶片212-1複製，而晶 片262-1中之讀取資料信號的該部分透過晶片264-1複製。同 樣地’該寫入資料之部分可寫入每一晶片。某些實施例中， 該系統可於下列情況中切換（1)於一特定交易中，讀取與寫 入每一個晶片210-1與212-1以及晶片262-1與264-1，以及（2) 於一特定交易中，讀取與寫入晶片210-1與212-1兩者以及晶 片262-1與264-1兩者。 第11圖與第12圖之該等系統類似第9圖與第1〇圖之該 等系統，除了第11圖與第12圖中，導體140-1連接至導體 34-1 ’而第9圖與第10圖中，導體140-1連接至導體220-1。 第5圖、第6圖、第9圖、第10圖、第13圖、與第14圖之該等 系統可稱為命令、位址、與寫入資料信號由晶片2ΐ〇_ι複製 之一串接安排，而因為該等初始命令、位址、與寫入資料 信號傳送至並聯的晶片210-1與該模組連接器兩者，所以第 7圖、第8圖、第11圖、與第12圖之系統可稱為—點對兩點 的安排。 第13圖與第14圖之該等系統類似第9圖與第1〇圖之該 等系統，除了第13圖與第14圖之該等系統於該母板上包括 兩個額外的記憶體晶片（214-1與216-1)，於記憶體模組3〇〇 上包括兩個額外的記憶體晶片（266-1與268-1)。參照第13圖 與第14圖，導體36-1耦合至晶片212-1與214-1間之導體 38-1。記憶體模組300中，終止電路282-1終止導體36_丨上之 信號。如同第9圖與第10圖，一特定交易可提出至下記憶體 1335508 . 5 晶片210-1..·216-1其中之一與上記憶體晶片262-1...268-1 其中之一’或提出至超過晶片2^ 216_丨其中之一與超過 晶片262-1·.·268_1其中之一。 ’ 第13圖之情況中（連續性模組130插入連接器144中 時），四個讀取資料信號位元用以響應一讀取交易而位於（來 自晶片210-1與/或212-1之）導體40-1上，而四個讀取資料信 號位元用以響應該讀取交易而位於（來自晶片214-1與/或 • 216-1之）導體38-1上。第14圖之情況中（連續性模組3〇〇插 入連接器144中時），四個讀取資料信號位元用以響應一 10 讀取交易而位於（來自晶片21(M、、214-1、與/或 216-1之）導體38_丨上，而四個讀取資料信號位元用以響應 該讀取交易而位於（來自晶片262]、264]、266]、與/ 或216·1之）導體40-1上。 15 第5圖至第14圖之該等系統僅顯示（可包括八條資料導 線與兩條時鐘線之）一條位元組線。實際上，可有更多條位 • 元組線。例如，可有四條位元組線（第1圖中Ν=4)或某些其 他數量之位元組線。針對誤差修正碼(E c c)記憶體晶片可有 一額外的位元組線，但不需要。任選的ECC可以另一方式 來實施。 20 第15圖繪示（可與記憶體控制器晶片12與32相同或不 同之）—記憶體控制器晶片322，其透過記憶體晶片 20-1…20-N與320-1...320-N耦合至連接器24與324。該第 一頻道包括記憶體控制器晶片322與連接器24間之導 體。一第二頻道包括記憶體控制器晶片322與導體324間 15 第16圖與第17圖綠示本發明使用之該記憶體控制器晶 片的系統。第16圖中《記憶體控制器晶片350與第π圖中之 »己憶體控制器晶片374代表本文說明之任何—種記憶體控 制器晶片°參照第16圖’晶片350包括-記憶體控制器352 :至少—個處理器核心354。晶片350耦合至輸入/輸出控制 盗356，其依次搞合至無線發射器電路與接收器電路说。 第17圖中’晶片374包括—記憶體控制器376，其輕合至包 括至少-個處理ϋ核心372之—晶片37〇，亦麵合至一輸入/ 輸出控制器378。輸入/輸出控制器378麵合至無線發射器電 路與接收器電路358。並非所有實施例冑需無線發射器電路 與接收器電路358。第16圖與第17圖中之該等晶片的每一個 可位於一母板或其他表面上。 有各種不同的方式使該等記憶體晶片被告知是否有一 連續性模組或記憶體模組位於該連接器中。範例包括該記 憶體控制器從該連續性模組或記憶體模組上之一非依電性 〇己隐體中讀取以指出何者位於該連接器中。之後該記憶體 控制器可傳送適當的命令至該等記憶體晶片。另一方法是 針對該記憶體控制器來判定該模組上是否有記憶體晶片。 某些實施例中，僅開機之前可允許一改變，而其他實施例 中亦可允許熱插入。 其他實施例中’該母板包括該記憶體控制器晶片、記 憶體晶片、以及直接或間接與該母板連接之連接器的位 置。該等位置可以是該等晶片以及該連接器與該母板之傳 _ « 導元件作適當接觸的該等位置。 如有關第1圖所註解，-記憶體控制器晶片12、記憶體 曰曰片2〇-1··_2〇-Ν、與模組連接器24位於一母板1〇上。藉由 描述一晶片或連接器，，位於該母板上”，其表示該晶片或連 接器位於该母板上而非位於（諸如一記憶體模組之）另—卡 片上。該母板與該記憶體控制器晶片、記憶體晶片、與連 接器之間會有（非一卡片之）中間結構。例如，該等晶片可加 φ 以封裝並具有引線，一晶片與該母板之間可具有一熱槽或 其他材料，而該母板上仍具有該等晶片。 1〇 母板10是一基體之一範例。某些實施例中，記憶體晶 片20-1_··20-Ν與模組連接器24可位於一基體而非一母板 上。某些實施例中，記憶體控制器晶片12位於該基體支撐 之卡板上’而該基體支揮記憶體晶片20-1...20-Ν。 其他資訊與實施例 本文提及之該等導體並不需是連續材料所組成。例 φ 如’其可包括導孔或其他連接結構。 該等記憶體晶月可以是相同等級之所有部分或是不同 等級之—部分。亦可有串接之記憶體模組。 本發明並不侷限於任何特定的發信號技術或協定。例 2〇如，該發信號可以是單一位置結束或於不同位置結束。該 發k號可僅包括兩種電壓準位或超過兩種電壓準位。該發 信號可以是單-資料速率、兩倍資料速率、四倍資料速率、 或八倍資料速率。該發信射包含料符號與/或分封化信 號。-時鐘(或選通)信號可分開從該等信號中發射或内嵌於 17 1335508 該等信號中。亦可使用各種不同的編碼技術。本案可使用 選通信號來取代時鐘信號。寫入緩衝器可包括於該等記憶 體晶片中。該等寫入資料信號並不需位於與該等位址以及 命令信號相同的導線上。 5 該記憶體控制器晶片、記憶體晶片、與連接器以及該 母板之間可具有中間結構。本文說明或繪示之該等各種 不同的晶片可具有未繪示或說明之額外輸入或輸出。該 等圖形之系統的實際實施態樣中，會有額外的電路、控 制線、以及可能有未繪示之互相連接。該等圖形顯示透 10 過導體連接之兩個區塊時，會有未繪示之中間電路。該 等區塊之外型與相關大小並不意欲與實際外型與相關大 小有關。 一實施例是本發明之一實施態樣或範例。規格說明中 參照為”一實施例”某一實施例”、”某些實施例”、或”其 15 他實施例”表示，與該等實施例相關說明之一特別的特徵、 結構、或特性包括於至少某些實施例中，但不需包括於本 發明之所有實施例中。出現各種不同的”一實施例”、”某一 實施例”、或”某些實施例”不需全參照至該等相同的實施 例0 20 當提及該元件”A”耦合至元件”B”時，元件A可直接耦 合至元件B或透過，例如，元件C來間接耦合。 當該規格說明或申請專利範圍陳述一元件、特徵、結 構、程序、或特性A”形成”一元件、特徵、結構、程序、或 特性B時，其表示’’A”至少是”B”的一部分因素，但亦可有 18 1335508 至少一個其他元件、特徵、結構、程序、或特性來協助形 成，，B”。 若該規格說明陳述一元件、特徵、結構、程序、或特 性”可”、”可能”、或”能夠”包括在内，則該特定元件、特徵、 5 結構、程序、或特性並不需包括在内。若該規格說明或申 請專利範圍參照為”一”或”一個”元件，則不表示僅有一個 該元件。 本發明並不侷限於本文說明之該等特定細節。的確， 於本發明之範疇中，可完成前述說明與圖式之許多其他變 10 化型態。因此，下列申請專利範圍包括其任何的改良以定 義本發明之範_。 【圖式簡單說明3 第1圖與第2圖之每一個是一根據本發明之某些實施 例，包括一記憶體控制器晶片、記憶體晶片、一模組連接 15 器，而每一個皆位於一母板上之系統的方塊圖表示型態。 第3圖是一根據本發明之某些實施例的一記憶體模組 之方塊圖表示型態。 第4圖是一根據本發明之某些實施例的一連續性模組 之方塊圖表示型態。 20 第5圖至第14圖之每一個是一根據本發明之某些實施 例，包括至少一個記憶體晶片、一連接器、與一模組之一 系統的方塊圖表示型態。 第15圖是一根據本發明之某些實施例，包括一記憶體 控制器晶片、記憶體晶片、與連接器之一系統的方塊圖表 19 1335508 示型態。 第16圖與第17圖之每一個是一根據本發明之某些實施 例，具有一記憶體控制器晶片之一系統的方塊圖表示型態。

【主要元件符號說明】 10、30…母板 12、32、322、350、374…記憶 體控制器晶片 14-1... 14-N、16-1." 16-N、 18-1 ...18-N、34-1 ...34-N、 36-1...36-N'38-1...38-N ' 40-1...40-N、106-1 、 124-1 ' 140-1 ' 220-1 ' 224-1'270-1'308-1'324··· 導體 20-1...20-N ' 42-1...42-N ' 210-1 ' 212-1 ' 214-1 ' 216-1 、60-1 ."60-N 、 262-1、264-1、266-1、 268-卜 320-1 …320-N…記 憶體晶片 24、144···連接器 26、46."插槽 44…模組連接器 50、120、150、260、300···記憶 體模組 54、74…基體 56、76…手指 70、100、130…連續性模組 58、78、134-卜 282-l··.終止電 路 104-卜108-卜138-1…傳導元件 352、376···記憶體控制器 354、372···處理器核心 356、378…輸入/輸出控制器 358…無線發射器電路與接收器 電路 2CM、60-1…方塊 370…晶片 20

Claims (1)

1. 器，而每一者皆位於一母板上；以及 用以從該記憶體控制器晶片提供信號至至少某些 該等記憶體晶片之-第-導體群組、用以從至少某些該 等記憶體晶片提供信號至該連接器之一第二導體群 組、用以從至少某些該等記憶體晶片提供讀取資料信號 至該記憶體控制器晶片之一第三導體群組、與用以從該 連接器提供讀取資料信號至該記憶體控制器晶片之一 第四導體群組’其中該等第三與第四導體群組是點對點 導體。 7_如申請專利範圍第6項之系統，其中接收來自該第一導 體群組之該等信號的該等至少某些記憶體晶片、提供該 等信號至該第二導體群組之該等至少某些記憶體晶 片、與提供該等讀取資料信號至該第三導體群組之該等 至少某些記憶體晶片是相同的記憶體晶片。 8. 如申請專利範圍第6項之系統，其中接收來自該第一導 體群組之該等信號的該等至少某些記憶體晶片，是與提 供該等讀取資料信號至該第三導體群組之該等至少某 些記憶體晶片不同的記憶體晶片。 9. 如申請專利範圍第6項之系統，其更包含插入該連接器 以耦合該等第二與第四導體群組之一連續性模組。 10. 如申請專利範圍第6項之系統’其更包含插入該連接器 中並包括記憶體晶片之一記憶體模組，至少某些該等記 憶體晶片用以接收來自該第二導體群組之信號，而至少 某些該等記憶體晶片用於為該第四導體群組提供該等 讀取資料信號至該連接器。 u·如申4專利細第1G項之系統，其中該記憶體模組中接 收來自该第一導體群組之該等信號的該等至少某些記 憶體晶片，與該記憶體模組中為該第四導體群組提供該 等讀取資料信號至該連接器的該等至少某些記憶體晶 片’是相同的記憶體晶片》 12. 如申料利範圍第1Q項之系統其中該記憶體模組中接 收來自該第一導體群組之該等信號的該等至少某些記 憶體晶片，是與該記憶體模組中為該第四導體群組提供 該等讀取資料信號至該連接器的該等至少某些記憶體 晶片不同之記憶體晶片。 13. 如申請專利範圍第6項之系統，其更包含連接於該第一 導體群組與該連接器間之一第五導體群組。 如申請專利範圍第13項之系統，其更包含插入該連接器 並包括耦合至該第五導體群組之終止電路的一連續性 模組。 K如申請專利範圍第13項之系統，其更包含插入該連接器 並包括δ己憶體晶片之一記憶體模組，至少某些該等記憶 體晶片用以接收該第五導體群組上之該等信號，而至少 某些該等s己憶體晶片用於為該第四導體群組提供該等 讀取資料信號至該連接器。 16.如申請專利範圍第6項之系統其更包含耦合於某些該 等記憶體晶片之輸出與該連接器之間的一第五導體群 1335508 . 5 板上，而該等第三與第四導體群組是點對點導體。 27. 如申請專利範圍第26項之方法，其更包含將一連續性模 組插入該連接器中，並因而耦合該等第二與第四導體群 組。 28. 如申請專利範圍第26項之方法，其更包含將一記憶體模 組插入該連接器中，該記憶體模組包括記憶體晶片，而 至少某些該等記憶體晶片用於為該第四導體群組提供 該等讀取資料信號至該連接器。