JP5031765B2 - メモリチップを上下にもつメモリシステム - Google Patents
メモリチップを上下にもつメモリシステム Download PDFInfo
- Publication number
- JP5031765B2 JP5031765B2 JP2008547290A JP2008547290A JP5031765B2 JP 5031765 B2 JP5031765 B2 JP 5031765B2 JP 2008547290 A JP2008547290 A JP 2008547290A JP 2008547290 A JP2008547290 A JP 2008547290A JP 5031765 B2 JP5031765 B2 JP 5031765B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- group
- conductors
- chip
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1684—Details of memory controller using multiple buses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本実施の形態で記載される導体は、連続性のあるマテリアルからなる必要がない。たとえば、導体は、ビア又は他の接続構造を含む場合がある。
メモリチップは、同じランクの全ての部分であるか、又は異なるランクの部分である場合がある。直列のメモリモジュールが存在することもできる。
Claims (18)
- それぞれ第一の基板上にあるメモリコントローラチップ、メモリチップ及びモジュールコネクタと、
前記メモリチップの少なくとも幾つかから前記メモリコントローラチップに読取られたデータ信号を供給する第一の導体のグループと、
前記コネクタから前記メモリコントローラチップに読取られたデータ信号を供給する第二の導体のグループとを有し、
前記コネクタに挿入され、第二の基板上のメモリチップを含むメモリモジュールを更に有し、
前記第二の基板上のメモリチップの少なくとも幾つかは、前記第一の基板上のメモリチップの少なくとも幾つかからの信号を受け、前記第二の基板上のメモリチップの少なくとも幾つかは、前記第二の導体のグループに供給されるべき読取られたデータ信号を供給する、
ことを特徴とシステム。 - 前記メモリチップの少なくとも幾つかから前記第二の導体のグループに導体を結合するために前記コネクタに挿入されるバスの終端用のモジュールを更に有する、
請求項1記載のシステム。 - 前記第一の導体のグループと前記第二の導体のグループは、ポイントツーポイント導体であり、前記第一の基板は、マザーボードである、
請求項2記載のシステム。 - 前記第一の導体のグループと前記第二の導体のグループは、ポイントツーポイント導体であり、前記第一の基板はマザーボードである、
請求項1記載のシステム。 - それぞれマザーボード上にあるメモリコントローラチップ、メモリチップ及びモジュールコネクタと、
前記メモリコントローラチップから前記メモリチップの少なくとも幾つかに信号を供給する第一の導体のグループ、前記メモリチップの少なくとも幾つかから前記コネクタに信号を供給する第二の導体のグループ、前記メモリチップの少なくとも幾つかから前記メモリコントローラチップに読取られた信号を供給する第三の導体のグループ、及び前記コネクタから前記メモリコントローラチップに読取られたデータ信号を供給する第四の導体のグループとを有し、
前記第三の導体のグループと前記第四の導体のグループは、ポイントツーポイントの導体であり、
前記コネクタに挿入され、メモリチップを含むメモリモジュールを更に有し、
前記メモリチップの少なくとも幾つかは、前記第二の導体のグループから信号を受け、前記メモリチップの少なくとも幾つかは、前記第四の導体のグループについて前記コネクタに読み取られたデータ信号を供給する、
ことを特徴とするシステム。 - 前記第一の導体のグループから信号を受ける少なくとも幾つかのメモリチップ、前記第二の導体のグループに信号を供給する少なくとも幾つかのメモリチップ、及び、前記第三の導体のグループに読取られたデータ信号を供給する少なくとも幾つかのメモリチップは、同じメモリチップである、
請求項5記載のシステム。 - 前記第一の導体のグループから信号を受ける少なくとも幾つかのメモリチップは、前記第三の導体のグループに読取られたデータ信号を供給する少なくとも幾つかのメモリチップとは異なるメモリチップである、
請求項5記載のシステム。 - 前記第二の導体のグループと前記第四の導体のグループとを結合するために前記コネクタに挿入されるバスの終端用のモジュールを更に有する、
請求項5記載のシステム。 - 前記第二の導体のグループから信号を受ける少なくとも幾つかのメモリモジュールのメモリチップ、及び第四の導体のグループについて前記コネクタに読取られたデータ信号を供給する少なくとも幾つかのメモリモジュールのメモリチップは、同じメモリチップである、
請求項5記載のシステム。 - 前記第二の導体のグループから信号を受ける少なくとも幾つかのメモリモジュールのメモリチップは、前記第四の導体のグループについて前記コネクタに読取られたデータ信号を供給する少なくとも幾つかのメモリモジュールのメモリチップとは異なるメモリチップである、
請求項5記載のシステム。 - 前記第一の導体のグループと前記コネクタの間に接続される第五の導体のモジュールを更に有する、
請求項5記載のシステム。 - 前記コネクタに挿入され、前記第五の導体のグループに結合する終端回路を含むバスの終端用のモジュールを更に有する、
請求項11記載のシステム。 - 前記コネクタに挿入され、メモリチップを含むメモリモジュールを更に有し、
前記メモリチップの少なくとも幾つかは、前記第五の導体のグループの信号を受け、前記メモリチップの少なくとも幾つかは、前記第四の導体のグループについて前記コネクタに読取られたデータ信号を供給する、
請求項11記載のシステム。 - 前記コネクタに挿入され、前記第二の導体のグループから信号を受けるために終端回路を含むメモリモジュールを更に有する、
請求項5記載のシステム。 - 前記第一の導体のグループの信号は、コマンド、アドレス、書込みデータ及びクロック信号を含み、前記第二の導体のグループ、前記第三の導体のグループ及び前記第四の導体のグループの信号は、クロック信号を含む、
請求項5記載のシステム。 - 前記メモリコントローラチップが結合される無線送信回路及び無線受信回路を更に有する、
請求項5記載のシステム。 - メモリコントローラチップから少なくとも幾つかのメモリチップに第一の導体のグループの信号を供給するステップと、
少なくとも幾つかのメモリチップからモジュールコネクタに第二の導体グループの信号を供給するステップと、
少なくとも幾つかのメモリチップから前記メモリコントローラチップに第三の導体のグループの読取られたデータ信号を供給するステップと、
前記コネクタから前記メモリコントローラチップに第四の導体のグループの読取られたデータ信号を供給するステップとを含み、
前記メモリモジュールチップ、メモリチップ及びモジュールコネクタはそれぞれマザーボード上にあり、前記第三の導体のグループ及び前記第四の導体のグループは、ポイントツーポイント導体であり、
前記コネクタに挿入され、メモリチップを含むメモリモジュールを更に有し、
前記メモリチップの少なくとも幾つかは、前記第二の導体のグループから信号を受け、前記メモリチップの少なくとも幾つかは、前記第四の導体のグループについて前記コネクタに読み取られたデータ信号を供給する、
ことを特徴とする方法。 - バスの終端用のモジュールを前記コネクタに挿入し、これにより前記第二の導体のグループと前記第四の導体のグループとを結合するステップを更に含む、
請求項17記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/317,778 | 2005-12-23 | ||
US11/317,778 US7990737B2 (en) | 2005-12-23 | 2005-12-23 | Memory systems with memory chips down and up |
PCT/US2006/047114 WO2007078641A1 (en) | 2005-12-23 | 2006-12-08 | Memory systems with memory chips down and up |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009520303A JP2009520303A (ja) | 2009-05-21 |
JP5031765B2 true JP5031765B2 (ja) | 2012-09-26 |
Family
ID=37946219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008547290A Expired - Fee Related JP5031765B2 (ja) | 2005-12-23 | 2006-12-08 | メモリチップを上下にもつメモリシステム |
Country Status (7)
Country | Link |
---|---|
US (2) | US7990737B2 (ja) |
EP (1) | EP1963977B1 (ja) |
JP (1) | JP5031765B2 (ja) |
KR (1) | KR100996786B1 (ja) |
CN (1) | CN101300557A (ja) |
TW (1) | TWI335508B (ja) |
WO (1) | WO2007078641A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7990737B2 (en) | 2005-12-23 | 2011-08-02 | Intel Corporation | Memory systems with memory chips down and up |
KR100882484B1 (ko) * | 2007-04-10 | 2009-02-09 | 삼성전자주식회사 | 에러 검출 기능을 가지는 반도체 메모리 장치, 이를 구비한메모리 시스템 및 반도체 메모리 장치의 데이터 출력 방법 |
WO2009042329A2 (en) | 2007-09-27 | 2009-04-02 | Rambus Inc. | Reconfigurable memory system data strobes |
JP5614979B2 (ja) * | 2009-12-22 | 2014-10-29 | キヤノン株式会社 | 電子機器 |
US9465756B2 (en) * | 2009-12-23 | 2016-10-11 | Violin Memory Inc. | Configurable interconnection system |
JP5372049B2 (ja) | 2011-02-04 | 2013-12-18 | 株式会社東芝 | メモリシステム |
CN104008072B (zh) * | 2013-02-22 | 2018-06-15 | 群联电子股份有限公司 | 控制方法、连接器与存储器存储装置 |
US10459660B2 (en) | 2014-11-20 | 2019-10-29 | Rambus Inc. | Memory systems, modules, and methods for improved capacity |
CN104810361B (zh) * | 2015-04-30 | 2019-01-29 | 于翔 | 一种存储器 |
US20170017414A1 (en) * | 2015-07-15 | 2017-01-19 | Innovium, Inc. | System And Method For Implementing Hierarchical Distributed-Linked Lists For Network Devices |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3668514B2 (ja) * | 1993-11-04 | 2005-07-06 | 日立マクセル株式会社 | 半導体記憶装置 |
US5974513A (en) | 1993-11-04 | 1999-10-26 | Hitachi Maxell, Ltd. | IC memory card having read/write inhibit capabilities |
US5666516A (en) * | 1993-12-16 | 1997-09-09 | International Business Machines Corporation | Protected programmable memory cartridge having selective access circuitry |
US5991819A (en) | 1996-12-03 | 1999-11-23 | Intel Corporation | Dual-ported memory controller which maintains cache coherency using a memory line status table |
US6202110B1 (en) * | 1997-03-31 | 2001-03-13 | International Business Machines Corporation | Memory cards with symmetrical pinout for back-to-back mounting in computer system |
US6064254A (en) * | 1997-12-30 | 2000-05-16 | Texas Instruments Incorporated | High speed integrated circuit interconnection having proximally located active converter |
US7024518B2 (en) | 1998-02-13 | 2006-04-04 | Intel Corporation | Dual-port buffer-to-memory interface |
US6742098B1 (en) | 2000-10-03 | 2004-05-25 | Intel Corporation | Dual-port buffer-to-memory interface |
JP3820843B2 (ja) | 1999-05-12 | 2006-09-13 | 株式会社日立製作所 | 方向性結合式メモリモジュール |
US6273759B1 (en) | 2000-04-18 | 2001-08-14 | Rambus Inc | Multi-slot connector with integrated bus providing contact between adjacent modules |
US6545875B1 (en) | 2000-05-10 | 2003-04-08 | Rambus, Inc. | Multiple channel modules and bus systems using same |
US6831924B1 (en) | 2000-07-20 | 2004-12-14 | Silicon Graphics, Inc. | Variable mode bi-directional and uni-directional computer communication system |
JP2002063791A (ja) | 2000-08-21 | 2002-02-28 | Mitsubishi Electric Corp | 半導体記憶装置およびメモリシステム |
US6493250B2 (en) * | 2000-12-28 | 2002-12-10 | Intel Corporation | Multi-tier point-to-point buffered memory interface |
US6889304B2 (en) * | 2001-02-28 | 2005-05-03 | Rambus Inc. | Memory device supporting a dynamically configurable core organization |
TW588235B (en) | 2001-04-02 | 2004-05-21 | Via Tech Inc | Motherboard with less power consumption |
US6674648B2 (en) | 2001-07-23 | 2004-01-06 | Intel Corporation | Termination cards and systems therefore |
US6877071B2 (en) | 2001-08-20 | 2005-04-05 | Technology Ip Holdings, Inc. | Multi-ported memory |
TW525168B (en) | 2001-09-04 | 2003-03-21 | Macronix Int Co Ltd | Memory structure and the controller used therewith |
US6769050B1 (en) | 2001-09-10 | 2004-07-27 | Rambus Inc. | Techniques for increasing bandwidth in port-per-module memory systems having mismatched memory modules |
US6766385B2 (en) | 2002-01-07 | 2004-07-20 | Intel Corporation | Device and method for maximizing performance on a memory interface with a variable number of channels |
JP4094370B2 (ja) * | 2002-07-31 | 2008-06-04 | エルピーダメモリ株式会社 | メモリモジュール及びメモリシステム |
US6954822B2 (en) | 2002-08-02 | 2005-10-11 | Intel Corporation | Techniques to map cache data to memory arrays |
US7017017B2 (en) | 2002-11-08 | 2006-03-21 | Intel Corporation | Memory controllers with interleaved mirrored memory modes |
US6785190B1 (en) | 2003-05-20 | 2004-08-31 | Intel Corporation | Method for opening pages of memory with a single command |
US20040236921A1 (en) | 2003-05-20 | 2004-11-25 | Bains Kuljit S. | Method to improve bandwidth on a cache data bus |
US7519762B2 (en) | 2003-09-30 | 2009-04-14 | Intel Corporation | Method and apparatus for selective DRAM precharge |
US7167946B2 (en) | 2003-09-30 | 2007-01-23 | Intel Corporation | Method and apparatus for implicit DRAM precharge |
US7127574B2 (en) | 2003-10-22 | 2006-10-24 | Intel Corporatioon | Method and apparatus for out of order memory scheduling |
US7243205B2 (en) | 2003-11-13 | 2007-07-10 | Intel Corporation | Buffered memory module with implicit to explicit memory command expansion |
US7281079B2 (en) | 2003-12-31 | 2007-10-09 | Intel Corporation | Method and apparatus to counter mismatched burst lengths |
JP5165233B2 (ja) * | 2005-12-09 | 2013-03-21 | 三星電子株式会社 | メモリシステム |
US7405949B2 (en) | 2005-12-09 | 2008-07-29 | Samsung Electronics Co., Ltd. | Memory system having point-to-point (PTP) and point-to-two-point (PTTP) links between devices |
US7990737B2 (en) | 2005-12-23 | 2011-08-02 | Intel Corporation | Memory systems with memory chips down and up |
-
2005
- 2005-12-23 US US11/317,778 patent/US7990737B2/en not_active Expired - Fee Related
-
2006
- 2006-12-08 KR KR1020087015011A patent/KR100996786B1/ko active IP Right Grant
- 2006-12-08 JP JP2008547290A patent/JP5031765B2/ja not_active Expired - Fee Related
- 2006-12-08 WO PCT/US2006/047114 patent/WO2007078641A1/en active Application Filing
- 2006-12-08 CN CNA2006800413027A patent/CN101300557A/zh active Pending
- 2006-12-08 EP EP06839279.4A patent/EP1963977B1/en not_active Not-in-force
- 2006-12-14 TW TW095146856A patent/TWI335508B/zh not_active IP Right Cessation
-
2011
- 2011-08-02 US US13/196,583 patent/US8559190B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1963977B1 (en) | 2014-04-16 |
TWI335508B (en) | 2011-01-01 |
US7990737B2 (en) | 2011-08-02 |
WO2007078641A1 (en) | 2007-07-12 |
US20120194989A1 (en) | 2012-08-02 |
CN101300557A (zh) | 2008-11-05 |
JP2009520303A (ja) | 2009-05-21 |
TW200731066A (en) | 2007-08-16 |
US8559190B2 (en) | 2013-10-15 |
EP1963977A1 (en) | 2008-09-03 |
US20070147016A1 (en) | 2007-06-28 |
KR20080068934A (ko) | 2008-07-24 |
KR100996786B1 (ko) | 2010-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5031765B2 (ja) | メモリチップを上下にもつメモリシステム | |
US10191866B2 (en) | Memory controller for selective rank or subrank access | |
US20200225878A1 (en) | Memory buffers and modules supporting dynamic point-to-point connections | |
US7640386B2 (en) | Systems and methods for providing memory modules with multiple hub devices | |
TWI290322B (en) | Memory buffer arrangement | |
US20170220461A1 (en) | Apparatus with a memory controller configured to control access to randomly accessible non-volatile memory | |
US8151042B2 (en) | Method and system for providing identification tags in a memory system having indeterminate data response times | |
US7529112B2 (en) | 276-Pin buffered memory module with enhanced fault tolerance and a performance-optimized pin assignment | |
TWI500031B (zh) | 具非揮發性類型記憶體模組的主記憶體之系統、方法及裝置,及其相關技術 | |
US6233639B1 (en) | Memory card utilizing two wire bus | |
JP4963704B2 (ja) | メモリ装置およびシステム | |
US7952944B2 (en) | System for providing on-die termination of a control signal bus | |
JP3128932U (ja) | Cpuカード及びコンピュータ | |
US7269088B2 (en) | Identical chips with different operations in a system | |
US20100005206A1 (en) | Automatic read data flow control in a cascade interconnect memory system | |
US20080247212A1 (en) | Memory system having point-to-point (ptp) and point-to-two-point (pttp) links between devices | |
US8694726B2 (en) | Memory module system | |
US10908840B2 (en) | Semiconductor memory module including nonvolatile memory devices | |
JP4943136B2 (ja) | メモリモジュールの構成を変更可能なメモリシステム | |
US20080050938A1 (en) | Card Design with Fully Buffered Memory Modules and the Use of a Chip Between Two Consecutive Modules | |
US20080151591A1 (en) | Memory system with a configurable number of read data bits | |
KR101192594B1 (ko) | 슬레이브 디바이스 사이에서 직접 데이터를 전송하는 방법 | |
WO2007116484A1 (ja) | メモリ装置、そのインタフェース回路、その制御方法、その制御プログラム、メモリ・カード、回路基板及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120612 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120627 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5031765 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |