TWI309433B - Method for forming a 3d interconnect and resulting structure - Google Patents

Method for forming a 3d interconnect and resulting structure Download PDF

Info

Publication number
TWI309433B
TWI309433B TW095125639A TW95125639A TWI309433B TW I309433 B TWI309433 B TW I309433B TW 095125639 A TW095125639 A TW 095125639A TW 95125639 A TW95125639 A TW 95125639A TW I309433 B TWI309433 B TW I309433B
Authority
TW
Taiwan
Prior art keywords
layer
wafer
integrated circuit
dimensional integrated
patent application
Prior art date
Application number
TW095125639A
Other languages
English (en)
Other versions
TW200737285A (en
Inventor
Wenchih Chiou
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200737285A publication Critical patent/TW200737285A/zh
Application granted granted Critical
Publication of TWI309433B publication Critical patent/TWI309433B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1309433 九、發明說明： 【發明所屬之技術領域】 本發明有關於-種積體電路，而特別有關於一種3D 積體電路結構及其形成方法。 【先前技術】 積體電路的發明以來’由於堆積密度的增加以及各 種電子元件(例如·電晶體、二極體、電阻器以及電容等) 的發展’半導黯業已顧了—段快速發展的過程。整 體而言，半導體工業能有如此快速的發展取決於關鍵尺 寸的持續縮小，因此可在有限的區域中堆積更多的電路。 積體電路的發展貫質上是二維結構’積體電路係堆 積在半導體晶圓的表面’ 彡技術快速的進步使得 二維積體電路有报大的進展，但是在二維結構的發展上 堆積您度㈣有許多物雜制，其中之—就是需要最小 的尺寸來形錢些元件，當更多元件形成在晶片時，則 需要更複雜的設計。 當元件數量增加時’元件間導線的數量及長度也合 產生額外的製程限制，同時阻容遲滯及能量 之增加。 3奴 為解決上述之製程限制，因而發展出三維積體電路 、，、。構在典型二維積體電路的製程中，先形成各自具 積體電路的兩晶圓。接著，元件對準後將兩晶圓連結。 之後，形成深接觸插塞連接第-及第二基板之元件/ 0503-A32075TWF/kingandchen 5 1309433 利用三維結構積體電路技術可達到更而的元件密 ' 度，目前已達到六片晶圓的連接，因此，可有效減少導 線的長度。接觸插塞的數目也能減少。由上述可得知， 三維積體電路技術將有機會成為下個世代的主流技術。 傳統用來連接兩晶圓的方法包括：黏著連接、直接 銅連接（direct copper bonding)以及直接氧化物（direct oxide bonding)連接，其中黏著連接係以黏結劑將兩晶圓 連接，這種方法較簡單且成本較低廉，但其主要問題在 • 於其熱穩定較低及其可延展性。當第三晶圓連接至兩已 黏結之晶圓時，第一及第二晶圓間的黏著劑會因加熱而 收縮，而黏著劑不均勻的收縮會產生應力，使後續更多 ' 晶圓的連接產生困難。 • 直接銅連接是將表面具有銅墊之兩晶圓施加一高 壓，一般施加的壓力約每平方英吋80磅至100磅，以將 兩晶圓連接，但晶圓上之介電材料在此高壓下會造成其 密度增加，而使其介電常數增加。 ® 至於直接氧化物連接，是將表面具有氧化層之兩晶 圓，以氧化物對氧化物進行接合。接著，形成接觸插塞 延伸穿過氧化層以連接晶圓。直接氧化物連接其製程溫 度約介於400至500°C，而最高約900°C，同時並施以40 至50psi之壓力。然而製程之高溫及高壓也造成低介電常 數材料介電常數的增加。 傳統黏著製程、直接銅連接以及直接氧化物連接皆 適合用來形成具有高介電常數材料之三維積體電路，例 0503-A32075TWF/kingandchen 6 1309433 如：包括介電常數約大於3·5之介電材料的積體電路。然 而，這些方法同樣也會造成多孔性低介電材料介電常數 的增加，或者是造成延展性的問題。因此，現有的接合 技術並不適用於具有低介電常數材料之三維積體電路: 因此業界亟需一種新的三維積體電路的形成方法來改盖 傳統結合製程所產生的問題。 D 【發明内容】 有鑑於此，本發明提供一種三維積體電路的形成方 法’包括：提供一第一晶圓，包括一矽層位於該第一晶 圓的頂部表面；提供一第二晶圓，包括一氧化矽層二 該第二晶圓的頂部表面；將該氧化矽層的頂部表面對應 至該石夕層的頂部表面，並施加—壓力以接合該第一及^ 第二晶圓；以及形成接觸插塞，用以連接該第—及 二晶圓之積體電路。 此外，本發明尚提供一種三維積體電路的形成 括：提供-第一晶圓，包括一第一内連 於-第-基底之上；提供一第二晶圓，包括一第 ，結構位於-第二基底之上，其中該第二基底包括石夕· 在該第-内連線結構上形成一氧化矽層；在該第 線結構上貼合-操作晶圓；以—薄化製程薄化該第二其 底；將該氧化㈣的頂部表面對應至該第二基底一露= =面，並施加-壓力以接合該第—及該第二晶圓 除該㈣晶圓；以及形成接觸插塞心連接該第 0503-A32075TWF/kingandchen 7 1309433 第二内連線結構。 括·ΐ:二尚提供一種三維積體電路的形成方法，包 二=一第一晶圓，包括一第一内連線結構，位於一 電常二上2中該第一内連線結構包括-第-低介 連線結構上形成一_ :在該氧化η内 :機在該氧切層上進行一電衆處理;提 底之上，其中該第㈣線結構，位於—第二基 .ώ 第一基底為一矽基底，且1中該篦 姓構上站a m _冑數材抖，在該第二内連線 底二二:：晶圓’·進行—薄化製程薄化該第二基 面並施加一遷力，以連第-基底之-表 操作晶圓；以及η、：第該第二晶圓；移除該 邠讣日日圓，以及形成接觸插 線結構 |連、、、。该弟一及該第二内連 更明ί本發明之上述和其他目的、特徵、和優點妒 更明顯易懂’下文特舉和υ此 作詳細說明如下： ‘貝施例，並配合所附圖示， 【實施方式】 本發明提供一種且古 ， 路的形成方法。不同:二”電常數材料之三維積體電 同的符號代表相同的^中以及本發明各實施例中相 晶圓，在-較佳實二：:；第：斤示’提供-第- 第日日圓為一石夕基底40，其 〇503-A32075TWF/kingandchen 1309433 上具有元件41，如圖示，内綠 40上。内連線結構42包括介雷結構42形成在矽基底 觸插塞的形成，為了簡化_ ^層43、金屬化層以及接 介電層43。此外，較佳實施例*在後續圖示中不會顯示 線結構42上。在一較佳實施，無保護層形成在内連 低於3.1之介電材料，其介電~ 電層包括介電常數 常數材料中的多孔性大於〇 低於2.5更佳。低介電
中低介電常數材料例如是1圭」❿大於25%更佳。其 料或多孔性材料。 衩氧化矽、旋塗有機材 如弟2圖所示，在形成所 接觸插塞後，在内連線結構4 ,屬化層=及對應戈 stop layer，ESL)48。接著，形：f :刻停止層(etc r* /,. 層钱刻停止層48較也 =發’但也可為其他常__停止層材料，例如 反氧化矽、氮氧化矽或氮化矽。此外，也可以金 層（未顯示）取❹刻停止層48，金屬覆蓋層例如是/ 銘-鎢或銘-石夕，形成在金屬化層之上。由於後續則形居 接觸插塞開ns程係停止於金屬覆蓋層並露出金屬覆蓬 層’因此其可作為蝕刻停止層。 氧化矽層較佳包括氧化矽烷四乙氧基矽烷 (Tetraethoxysilane，TE0S)，且較佳以低熱預算法（L〇w
Thermal Budget)形成氧化矽層5〇。在一較佳實施例中， 氧化矽層係利用電漿加強化學氣相沈積法（PECVD)，但 也可以其他低熱預算法（Low Thermal Budget)，例如：碳 0503-A32075TWF/kingandchen 1309433 .* 捧雜氧化矽以及旋塗氧化物。上述各種方法之製程溫度 約低於400°C ’而較佳溫度約低於250°C。氧化矽層50 之較佳厚度約介於100—5000埃。 在形成氧化矽50後，較佳以化學機械研磨製程（CMp) 整平其表面。CMP後氧化矽層5〇之表面大抵平坦，其表 面上最向點與最低點之高度較佳差約低於10埃。 接著’對氧化矽層50的表面進行電漿處理，用來將 | 矽原子與其他原子之間的鍵結打斷，例如將Si-0-Si中的 Si-Ο鍵結打斷以形成懸空鍵，例如：si_〇_，係形成在氧 化矽層50上。在一實施例中，電漿處理的製程條件包括： 壓力lmtorr至lOmton·、溫度約2〇_4〇(rc以及處理2_3〇 秒’且較佳在N2、NH3以及/或Ar氣氛下進行。在另一 貫施例中，電漿處理的製程條件包括：在一大氣壓力下、 溫度約20-20(TC以及處理2_3〇秒，且較佳在Ar或η2氣 氛下進行。 .第3Α圖顯示一第二晶圓，包括一第二基底52，其 上包括το件53。接著，在基底52上形成内連線結構54， 其中内連線結構54包括位於介電層中的金屬化層以及接 觸插塞。較佳之介電層包括介電常數低於31之低介電常 數材料，更佳低於2.5。 在其他實施例中，如第3Β圖所示，第二晶圓中的基 底具有石夕上絕緣層結構，其中石夕基底52位於絕緣層％ 上，其中絕緣層58位於半導體材料56之上。基底52與 内連線結構54之總厚度較佳約介於1〇_Wm，也可大於 0503-A32075TWF/kingandchen 10 1309433 15#m或小於ΙΟμπι，其總厚度取決於晶圓總數及製程 技術。 接著，如第4圖所示，以黏結劑（未顯示）將操作晶圓 59貼覆至内連線結構54之上，操作晶圓59可為玻璃、 氧化矽或氧化鋁。在一實施例中，黏結劑為紫外線膠水， 當其暴露至紫外線後即失去其黏性。接著，自基底52邊 薄化第二晶圓。薄化後基底52以及内連線結構54之總 厚度較佳介於約1 〇-15 /z m。 在另一實施例中，第二晶圓具有如第3B圖所示之矽 上絕緣層結構，而將半導體材料層移除，接著將絕緣層 58移除以露出矽基底52。 在一較佳實施例中，基底52露出的表面也可施以電 漿處理。電漿處理可移除表面的污染物，例如微小粒子 或濕氣。在一實施例中，電漿處理的條件包括：在Ar或 Η2氣氛下，壓力约lmtorr至lOmtorr、溫度約20-200°C 以及進行處理約2-40秒。 如第5圖所示，將第4圖所示的第二晶圓置於第2 圖所示之第一晶圓頂部之上，將兩晶圓對齊。接著進行 一接合製程，施一壓力將第一及第二晶圓接合，施壓時 間較佳約持續超過0.5秒。在接合製程中，氧化矽層52 上的原子，例如：氧原子，與矽基底52上的矽原子形成 共價鍵，因此結合氧化矽層50與矽基底52。氧化矽層 50表面上的懸空鍵可提高形成共價鍵的機會，可使得氧 化矽層52與矽基底50間的結合更穩定。 0503-A32075TWF/kingandchen 11 1309433 由於鍵結只形成在氧化矽層52與矽基底5〇相接觸 的地方，因此，必須將兩相接觸平面盡可能平坦化，以 增加兩平面的接觸面積。 本發明較佳實施例之優點在於晶圓結合所需的壓力 明顯較傳統方法小，例如，本發明所需的壓力小㈣ 20PS1(P〇UndS per square inch)，較佳小於約 ι〇ί^。在一 實施例中，兩晶圓在壓力約5_1〇psi下成功結合。在這樣 I的I力下’第一及第二晶圓中的低介電 不會受關縮，因此其介電常數不會明顯增加。 =’將結合後的晶圓進行退火，在—較佳實施例 中，退火溫度約介於25〇_峨之間，在此溫度範圍内， ==低介電常數材料介電常數的上升。相較於傳 發=、:=顯;接鋼接合或直接氧化物接W 心度明顯較低。而較佳之退火時間約10-60 第6圖顯示將操作晶圓％ 。 晶圓59與内連線結構54係利用紫外替中操作 γ於紫外先下即可使其失去其=此水;= 圓59移除。 G J孝二易將晶 第7圖顯示金屬化層的形成 結構54形成時預先形 二^層可在内連線 ί =可利用雙鑲嵌製程形成金屬化層，其中雙2 中形成開口，而開口中則埴戈人：珉，丨電層’在介電層 中則填滿含金屬材料，較 0503-A32075TWF/kingandchen 12 1309433 ^料。接著再以化學機械研磨製程移除多餘的含金屬 較佳自頂接觸插塞62的形成。接觸插塞62開口 的金== 著以金屬材料填滿開口 60的側邊64 °接 :的Si:機械研磨製程移除多餘的金屬材料，而剩 餘的金屬材料即形成接觸插塞62。 R j =第—晶^的積體電路由此即完成連接。若第8 二:t:?作為第一晶圓’重複第2至第8圖之製程 了結合更多晶圓至第8圖之結構。 的一種背面對正面的接合，也就是說第二晶圓 2面與第—晶圓的正面進行接合，熟悉此技藝人士依 士發明之較佳貫施例，也可進行其他如背面與背面之接 口或正面與正面之接合。這些實施例中較佳在一晶圓的 ―邊形成氧化矽層’在另一晶圓的一邊形成矽層，藉由 氧化矽與矽層間的共價鍵將兩晶圓接合。 、利用石夕原子與氧原子間的共價鍵，可在低壓及低溫 下進行接合製程’可保持低介電常數的多孔性及其介電 常數’因此’本發明之較佳實_適用於形成具^低介 電常數之三維積體電路。 雖然本發明已以較佳實施例揭露如上，然其並非用以限 定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作些許之更動與潤飾，因此本發明之保 0503-A32075TWF/kingandchen 13 Γ309433 護範圍當視後附之申請專利範圍所界定者為準。
14 0503-A32075TWF/kingandchen 1309433 【圖式簡單說明】 第1、2、3A、3B及4〜8圖本發明較佳實施例之晶圓 接合的製程剖面圖。 元件〜41 ; 氧化矽層〜50 ; 基底〜52 ; 内連線結構〜54 ; 絕緣層〜5 8 ; 金屬線〜60，· 側邊〜64 ; 【主要元件符號說明】 基底〜40 ; 内連線結構〜42 ; 钱刻停止層〜48 ; • 元件〜53; 半導體材料〜56 ; 晶圓〜59 ; • 接觸插塞〜62; . 金屬線〜66。 0503-A32075TWF/kingandchen 15

Claims (1)

1309433 第95125639號申請專利範圍修正本 十、申請專利範圍： :97.8.25 1.-種三維積體電路的方7素 提供-第-晶圓，包括 部表面； 曰位於邊第一晶圓的了頁 提（、第—晶®，包括—氧化㊉ > 位^ 的頂部表面； y層位於该弟二晶圓 進行薄化製程薄化該梦層； 在該薄化製程後對該矽層 理； 衣面進行一電漿處 將该氧化矽層的頂部表面 理後的頂部表面，並施加經該電漿處 晶圓；以及 接〇該第一及該第二 積體接觸插塞’用以連接該第-及該第二晶圓之 成方法，在申接圍^1項所述之三維積體電路的形 化石夕層進第二晶圓之前更包括對該氧 丁化予機械研磨製程。 3.如申請專利範圍第i項 成方法，在接合該第一m曰 维積體電路的形 化石夕層其中之-進行一電料曰曰圓之前更包括對該氧 成方i 圍第1項所述之三維積體電路的形 5 _/ 1力小於7磅/平方英吋（psi)。 姐—種三維積體電路的形成方法，包括· “供-第-晶圓’包括一第一内連線結構位於—第 °5〇3-A32075TWFl/jychen 16 1309433
第95125639號申請專利範圍修正本 一基底之上； 提供一第二晶圓，包括-第二内第 亡:，其中該第二基底包括矽，且其中該第二基 &匕括—半導體層，—絕緣層位於該半導體層之上，以 及一矽層位於該絕緣層之上； 在》玄弟内連線結構上形成一氧化秒層； 在該第二内連線結構上貼合—操作晶^ 以一薄化製程薄化該第二基底，其中玆 括移除該半導體層及該絕緣層； 人彳衣程匕 將該氧切層的頂部表面對應至該第二基底— 亚施加1力以接合該第-及該第二晶圓； 移除該操作晶圓；以及 形成-接觸插塞用以連接該 構。 叹成弟—内連線結 6. 如申請專利範圍第5頊 成方法，其中該氧化矽層用:之二、准積體電路的形 7 一利用低熱預算法所形成。 7. 如申請專利範圍第5 成 成方法，其中該氧化石夕声維積體電路的形 所形成。層係利用電漿強化學氣相沈積法 &如申請專利範圍第5項 成方法，更包括利用化學機械:制二、准積體電路的形 層的表面整平。 研磨衣程大抵將該氧化矽 9·如申請專利範圍第5項 成方法，在接合該第一及 曰之一維積體電路的形 弟一日日圓前更包括對該氧化 〇503-A32075TWFl/jyche； 17 1309433 帛95125639號申請專利範圍修正本 修正日期·· 97.8.25 矽層進行—電漿處理。 ------ 1G·如申請專利範圍第5項所述 形成方法，甘山 貝所述之二藥著 ，、中該壓力小於20磅/平方英吋。 11。如申請專利範圍第1〇 形成方法，其中該Μ力介於5]㈣體電路的 形成方法^1G項所述之三維積體電路的 退火製程，ί 弟該第二晶圓後更包括進行一 鲁 ，、退火溫度約低於400。。。 形二如1;=第12項所述之三維積體電路的 /、中该退火製程之退火溫度約250°C。 、形二如2專利範圍第12項所述之三維積體電路的 . _ , /、中5亥第一及該第二内連線結構至少盆中之 -包括-：電常數低於約31之介電材料。’、 \5.種二維積體電路的形成方法，包括： 第一第—晶圓’包括-第-内連線結構，位於一 電常歸，其中該第—内連線結構包括一第—低介 上形」:::::化學氣相沈積法在該第-内連線結構 在及氧化石夕層上進行一化學機械研磨製程； 在該氧化發層上進行—電漿處理； 第二晶圓’包括一第二内連線結構，位於〆 第二内連線結構包括中：二二:么為：石夕基底’且其中該 再已枯弟一低介電常數材料； 0503-A32075TWFl/jychen 18 1309433 第95:125639號申請專利範圍修正本 ::第一内連線結構上貼合一操作晶圓; 進仃-薄化製程薄化該第二基底； A令七站 “ u.., 修4 B 划：97.8.25 ________________ 卜释娜正替換|| 在該薄化製程後對嗜篦-苴念—^ 處理； 謂以-基底之-表面進行 電漿 ㈣氧化㈣的頂部表面對應 面亚施加-壓力 力4之及表 運接5亥弟一及該弟二晶圓； 移除该操作晶圓；以及 5成二 連結該第—及該第二内連線結構。 形成方法，4在!項所述之三維積體電路的 八1f在该溥化製程德兮筮_ 該第二基底綠纟以―㈣線結構及 土原之、，息；度約介於10_15#m。 17. 如申請專利範圍 形成方法，甘士 ^ 只尸吓处之二維積體電路的 域方去，其中在連接該第—及 矽層盥該第-I广曰‘ 乐一日日囫則，该氧化 面。^—基底具有高低差小於約H)埃之不均勾表 18. 如申5青專利範圍第1$ — 形成方法，其中嗲第1入史〜攻之二維積體電路的 約3.卜 / —低;丨電吊數材料之介電常數小羚 〇503-A32075TWFl/jyChen 19
TW095125639A 2006-03-21 2006-07-13 Method for forming a 3d interconnect and resulting structure TWI309433B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/385,968 US7371662B2 (en) 2006-03-21 2006-03-21 Method for forming a 3D interconnect and resulting structures

Publications (2)

Publication Number Publication Date
TW200737285A TW200737285A (en) 2007-10-01
TWI309433B true TWI309433B (en) 2009-05-01

Family

ID=38534017

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095125639A TWI309433B (en) 2006-03-21 2006-07-13 Method for forming a 3d interconnect and resulting structure

Country Status (3)

Country Link
US (1) US7371662B2 (zh)
CN (1) CN100561709C (zh)
TW (1) TWI309433B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8528802B2 (en) * 2008-09-04 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method of substrate to substrate bonding for three dimensional (3D) IC interconnects
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
TW202315049A (zh) * 2010-02-16 2023-04-01 凡 歐貝克 製造３ｄ半導體晶圓的方法
DE102010045055B4 (de) * 2010-09-10 2019-03-28 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung
US8421193B2 (en) * 2010-11-18 2013-04-16 Nanya Technology Corporation Integrated circuit device having through via and method for preparing the same
US20120168935A1 (en) * 2011-01-03 2012-07-05 Nanya Technology Corp. Integrated circuit device and method for preparing the same
US8754507B2 (en) 2011-01-18 2014-06-17 Hong Kong Applied Science and Technology Research Institute Company Limited Forming through-silicon-vias for multi-wafer integrated circuits
US20120248621A1 (en) * 2011-03-31 2012-10-04 S.O.I.Tec Silicon On Insulator Technologies Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
FR2973938A1 (fr) * 2011-04-08 2012-10-12 Soitec Silicon On Insulator Procédés de formation de structures semi-conductrices collées, et structures semi-conductrices formées par ces procédés
TWI517226B (zh) * 2011-03-31 2016-01-11 索泰克公司 形成包含由一共同底材承載之兩個或以上已處理半導體構造之黏附半導體構造之方法及應用此等方法所形成之半導體構造
US8338294B2 (en) 2011-03-31 2012-12-25 Soitec Methods of forming bonded semiconductor structures including two or more processed semiconductor structures carried by a common substrate, and semiconductor structures formed by such methods
JP2012227328A (ja) * 2011-04-19 2012-11-15 Sony Corp 半導体装置、半導体装置の製造方法、固体撮像装置及び電子機器
FR2978295A1 (fr) * 2011-07-18 2013-01-25 St Microelectronics Sa Procede de formation d'une structure comportant des niveaux d'interconnexion sur ses deux faces et des vias traversants
US9111912B2 (en) * 2013-05-30 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9929050B2 (en) * 2013-07-16 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming three-dimensional integrated circuit (3DIC) stacking structure
US9443869B2 (en) * 2013-11-05 2016-09-13 Taiwan Semiconductor Manufacturing Company Limited Systems and methods for a semiconductor structure having multiple semiconductor-device layers
CN104934365B (zh) * 2014-03-20 2018-07-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
US9437484B2 (en) * 2014-10-17 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Etch stop layer in integrated circuits
KR102345675B1 (ko) * 2015-07-13 2021-12-31 에스케이하이닉스 주식회사 스위치드-커패시터 디시-디시 컨버터 및 그 제조방법
CN106365115B (zh) * 2015-07-23 2019-08-23 上海丽恒光微电子科技有限公司 Mems传感器及其制备方法
CN111477603B (zh) * 2019-01-23 2023-02-28 联华电子股份有限公司 三维集成电路及其制造方法
US11094613B2 (en) * 2019-08-22 2021-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09331049A (ja) * 1996-04-08 1997-12-22 Canon Inc 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板
SE511721C2 (sv) * 1997-06-18 1999-11-15 Ericsson Telefon Ab L M Substrat för integrerade högfrekvenskretsar samt förfarande för substratframställning
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure

Also Published As

Publication number Publication date
CN101043023A (zh) 2007-09-26
CN100561709C (zh) 2009-11-18
US20070224776A1 (en) 2007-09-27
US7371662B2 (en) 2008-05-13
TW200737285A (en) 2007-10-01

Similar Documents

Publication Publication Date Title
TWI309433B (en) Method for forming a 3d interconnect and resulting structure
US10777454B2 (en) 3D integration method using SOI substrates and structures produced thereby
TWI237343B (en) Semiconductor device and method of manufacturing the same
US8283207B2 (en) Methods for forming through-substrate conductor filled vias, and electronic assemblies formed using such methods
CN104576519B (zh) 三维ic方法和器件
US20080191310A1 (en) By-product removal for wafer bonding process
JP5497756B2 (ja) 半導体素子の製造方法および半導体素子
TWI360181B (en) Semiconductor device and fabrication method thereo
US20020025604A1 (en) Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
WO2014184988A1 (ja) 半導体装置及びその製造方法
CN108369913A (zh) 提升直接接合的接触对准容限
TWI464810B (zh) 形成經接合的半導體結構之方法及由該方法所形成之半導體結構
TW201025501A (en) Method of manufacturing through-silicon-via and through-silicon-via structure
TW201222773A (en) Integrated circuit device and method of forming the same
TW201041118A (en) Semiconductor device
TW201135879A (en) 3DIC architecture with interposer for bonding dies
TW201133756A (en) Semiconductor device and method for manufacturing the same
TWI290752B (en) Encapsulated damascene with improved overlayer adhesion
JP5355863B2 (ja) 三次元半導体デバイスの製造方法、基板生産物の製造方法、基板生産物、及び三次元半導体デバイス
CN102208438A (zh) 近乎无衬底的复合功率半导体器件及其方法
CN104979226B (zh) 一种铜的混合键合方法
TW201344884A (zh) 半導體裝置及其製造方法
TW201001645A (en) Semiconductor device and method of manufacturing the same
TW472350B (en) Si-rich surface layer capped diffusion barriers
CN104900543B (zh) 一种半导体器件及其制备方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees