TWI307941B - - Google Patents

Download PDF

Info

Publication number
TWI307941B
TWI307941B TW091119317A TW91119317A TWI307941B TW I307941 B TWI307941 B TW I307941B TW 091119317 A TW091119317 A TW 091119317A TW 91119317 A TW91119317 A TW 91119317A TW I307941 B TWI307941 B TW I307941B
Authority
TW
Taiwan
Prior art keywords
wire
chip package
package structure
item
wafer
Prior art date
Application number
TW091119317A
Other languages
English (en)
Inventor
Lin-Kai Bu
Chin-Feng Cheng
Original Assignee
Himax Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Tech Inc filed Critical Himax Tech Inc
Priority to TW091119317A priority Critical patent/TWI307941B/zh
Priority to KR1020030058312A priority patent/KR100658648B1/ko
Application granted granted Critical
Publication of TWI307941B publication Critical patent/TWI307941B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

案號9]】1的π
1307941, 五、發明說明(1) 【發明領域】 本發明疋有關於一種晶片封裝結構,特別是有關於 種能增加晶片本身之饰局自由度的覆晶薄膜封裝結構。、 【發明背景】 當液晶面板在逐漸增大尺寸的同時,追求更輕 是相當重要的發展重點,這部分主要靠封裝方式來解決。 而現今使用於液晶面板的封裝方式,大約有兩種,一 捲帶式晶片封裝(tape carrier package,Tcp),另一 是覆晶薄膜封裝(chip on film, c〇F),由於捲帶式晶片 封裝係由三層材料構成,而覆晶薄膜封裝只需利用兩曰日層 (亦可能多於兩層)的結構,且因覆晶薄膜封裝所採用的近 似軟板的基材,其導線的線寬距離係低於3〇 V m,可同時句 裝主動與被動元件產品,因而比捲帶式晶片封裝能夠達到 更薄的效果,因此,可說是液晶面板驅動晶片的一 變革。 只里八 請參考第1圖,其係為傳統上一彈性電路板(f丨ex i b丄^ circuit board) 100與一晶片(die)15〇未進行覆晶薄膜封 裝時的情形。彈性電路板100包含一具彈性的絕緣薄膜 (film)llO。絕緣薄膜110上具有内引腳1〇ι、外引腳、 102,其中’内引腳1〇1與外引腳丨02係為同一導線的不同 部位,外引腳1 0 2相對内引腳1 〇 1位於彈性電路板丨〇 〇較周 圍的部位。晶片1 5 0上具有銲墊(pad )丨5丨,當進行封裝 時’晶片係以具有銲墊1 51的那一面與彈性電路板丨〇〇連
修正 曰 ,7941 無J_ 五、發明說明(2) $ ’而曰曰曰片150於彈性電路板1〇〇上的位置,即為虛線1〇3 p位置。其中,晶片150上的鋒墊151恰與彈性電路板1〇〇 上的内引腳1 0 1 — 一對應,並相接。 Η 1 參考第2 ’《係為傳統上一彈性電路板1 00與一晶 2 1 50進行覆晶薄膜封裝後的剖面圖。彈性電路板丨〇〇上具 J相連之内引腳m與外引腳102,内引腳m位於内側, 曰卜弓1=02位於外側。Θ引腳1〇1之上具有一主動面朝下的 曰日片150 ’晶片150係利用銲墊151與内引腳1〇1相連接。 路的!為工增ί液ί面板的解析度時,晶片上的元件或線 :的數:也必須同時増加’然而,在強調 下杜;:都不考慮增加晶片的大小,…增加晶片上的 來達成,1^時,線路佈局的難度將 給,將有無法提供足夠電供ί個元件的電源供 產生之寄生電容的困擾,更或是線路過於密集所 常條件連接的情形,凡此匕甚:合則將有元件無法以疋 成莫大的影響。 種,均會對液晶面板的品質造 據此’本發明則提出一錄 題的封裝結才冓。 種既簡m解決上述種種問 【發明目的及概述】 有鑑於此’本發明的目的 局自由度的封裝結構。的就是在提供一種可以増加褅 晶片(die),具有包含 本發明之封裝結構包括:
TW0887(040427)CRF.ptc i^· $ 6頁 1307941 -—~~.—案號91119ΓΠ7_ 年 月 日 修正 案號9111⑽17 五、發明說明(3) 周邊區及一中心區之一第一面,該周邊區及該中心區分別 具有複數個金屬凸塊;一具有複數個引腳(lead)的彈性電 路板(flexible Circuit baord),該些引腳分別與配置於 該周邊區之該些金屬凸塊電性耦接;以及一位於該彈性電 路板上的導線,其係配置於該中心區之該些金屬凸塊電性 耗接、’該導線係與該引腳同時形成於該彈性電路板上。 ^為讓本發明之上述目的、特徵、和優點能更明顯易
懂,下文特舉一較佳實施例,並配合所附圖式,作詳細 明如下: 、D 【較佳實施例】 本發明所提出的封裝結構,可增加導線佈局之自由 度、減少導線佈局之限制,而有利於晶片面積之縮小,並 進而解決同一個銲墊無法同時提供足夠電源至多個元件的 問題、由於線路過於密集所產生之寄生電容的困擾,以及 元件無法連接的情形;再者,完成本發明之封裝結構並不 會增加任何新的製程步驟,所以,並不需要變更原機台的 設備或是更動原來的製作流程。 明參考第3圖,其係為本發明一彈性電路板(fiexibie CirCuit b〇ard) 20 0與一晶片(die)25〇未進行覆晶薄膜封 裝時的情形。本發明之彈性電路板2〇〇包含一具彈性的絕 緣薄膜(f llm) 210,例如為聚醯乙胺(p〇lyimide)。絕緣 薄膜210上具有内引腳2〇1、外引腳2〇2與一導線2〇5,此三 者可由銅線或銅箔構成’其中,内引腳2〇1與外引腳2〇2係 為同一導線的不同部位,外引腳2〇2係分佈於絕緣薄膜21〇
第7頁 TW0887(040427)CRF.ptc Γ307941案號91119317_年月 π 倏正 _ 五、發明說明(4) 的周圍區域,而相對地,内引腳201係分佈於絕緣薄膜210 的較内部。本發明之導線20 5係位於絕緣薄膜21 〇的中心區 域,導線205與内引腳201可連接或不連接,視實際情形需 求而定,如第3圖所示’係顯示相連之情形。另外,導線 205的圖案形狀也可以是一矩形。 晶片2 5 0的中心區域與周圍區域上,則分別具有金屬 凸塊(bump)2 55與金屬凸塊251,當進行封裝時,晶片係以 具有金屬凸塊255、251的那一面與軟性基板2〇〇相對並電 性連接,而晶片25 0於彈性電路板20 0上的位置,即為虛線 203的位置。導線205位於虛線2 03所圍成矩形的内部。其 中’由於第3圖中之彈性電路板200係為朝上配置(lead face up) ’而晶片250係為朝下配置(pump face down), 所以,晶片2 50上的金屬凸塊251恰與彈性電路板200上的 内引腳201 — 一對應,並電性相接’而晶片250上的金屬凸 塊2 5 5恰與軟性基板2 0 0上的導線2 0 5相對應以形成電性連 接。 值得注意的是’本發明晶片2 5 0之中心區域上的金屬 凸塊25 5,係與同樣位於晶片250上之周圍區域的金屬凸塊 251,同時於一製程步驟中完成;相同地,本發明彈性電 路板200上之導線205,係與同樣位於彈性電路板2〇〇上之 内引腳201、外引腳202,同時於一製程步驟中完成。因 此,本發明之封裝結構所需之晶片2 5 0與彈性電路板2 〇 〇, 並不需要另外的製程步驟,僅需利用傳統的製程步驟與機 台設備即可。
TW0887(040427)CRF.p t c 第8頁 J^0794]m^nmi--^ ^ B _ 五、發明說明(5) 請參考第4圖,其係為本發明一彈性電路板2 〇 〇與一晶 片2 50進行覆晶薄膜封裝後的剖面圖。絕緣薄膜21〇上且有 引聊,包含相連之内引腳201與外引腳2〇2。内引腳2〇1位 於内側,外引腳20 2位於外側。内引腳2〇1之上具有一主動 面朝下的晶片25 0,晶片250係分別利用金屬凸塊251、255 與内引腳201、導線205相連接。位於晶片25〇下方的導線 2 0 5配置於内引腳2 01的内側,並且其下方必須有絕緣薄膜 21 0作為承載結構。金屬凸塊2 51與内引腳2 〇 1間的電性連 接、金屬凸塊2 5 5與導線2 〇 5間的電性連接可以非等向性導 電膜(anisotropic conductive nim,ACF)或直接焊接 式或類似之技藝來達成。 由第4圖明顯地看出,導線2 05可當成是晶片25〇的 上層金屬層,透過此最上層金屬層,整個晶片可多一 的空間,以提供佈局更大的自由度,而解決了線路過於密 集所產生之寄生電容的困擾,或是元件與導線無法連接的 再者,由於元件數目急速增加,傳統上常利用 塾提供電源給多個元件,然而,受限於銲墊的體,# ' 法提供足夠電源,而導致元件的無法正常的運作,透二無 發明,則更可以利用金屬凸塊25 5與導線205作為電 給,以解決此種問題。除了此種電力傳輸的應用,太=供 之金屬凸塊255及導線205亦可作為信號傳輸之用。七明 綜上所述’本發明係提供一藉由簡單的封裝梦 決線路佈局的問題,使晶片免於增加兑尺^# ’解 、J 進而提高液
1307941 1案號91119317_年月日 修正_ 五、發明說明(6) 晶面板的品質。雖然本發明已以一較佳實施例揭露如上, 然其並非用以限定本發明,任何熟習此技藝者,在不脫離 本發明之精神和範圍内,當可作各種之更動與潤飾,因此 本發明之保護範圍當視後附之申請專利範圍所界定者為 準。
TW0887(040427)CRF.ptc 第10頁 圖式簡單說明 第1圖,其係為傳統上一 hui t board)與一晶 彈弋電路板(fleX1bie I形。 )未進行覆晶薄臈封裴時的
C 第2圖,其係為傳 晶薄膜封裝後的剖面圖。上—彈性電路板與一晶片進行覆 第3圖,其係為本發 覆晶薄膜封裝時的情形。一彈性電路板與一晶片未進行 第4圖,其係為本發一 晶薄膜封裝後的剖面圖。 性電路板與—晶片進行覆 ί·ϋ TW0887(040427)CRF.ptc 第11頁

Claims (1)

1307941 修正 敦廻^月曰修(更)正物 六、申請專利範圍 1,一種晶片封裝結構,包括: 一晶片(die),具有包含一周邊區及一中心區之— 塊面’該周邊區及該中心區上分別配置有複數個金屬凸 有複數個弓丨腳的彈性電路板(flexible 金屬&Hac!rd),該些引腳分別與配置於該周邊區之該些 金屬凸塊電性輕接;以及 區之彈性電路板上的導線,丨係與配置於該中心 於該彈'“路電性耦接,該導線係與該引腳同時形成 該導^二=利範圍第1項所述之晶片封裝結構,其中 兮丄如用申請.專利範圍第1項所述之晶片封裝結構,其中 該導線係用以傳輸電力(power )。 :田申請專利範圍第1項所述之晶片封裝結構,其中 該導線係用以傳輸電信號(s i gna 1 )。 W贫請專利範圍第1項所述之晶片封裝結構,其中 該日曰片之項第一面係與該彈性電路板相對。 道專利範圍第1項所述之晶片封裝結構’其中 該導線係與該些引腳之一者電性耦接。 請專利範圍第1項所述之晶片封裝結構,其中 該晶片裝、、。構係為覆晶薄膜封裝(chip on film, C0F)。 8. 一種封裝用的軟性基板,包括; 第12頁
* 4 __ 案號 91119317 7 /
請專利範圍 —絕緣薄膜; 複數個引腳(1 ead),S己置於该絕緣薄膜之周邊區上; 以及 夏衣 該弓丨腳配置於該絕緣薄膜的中心… 糸同時形成於該絕緣薄膜上。 線係請專利範圍第8項一 I軟性基板,其中該導 軟性基板,其中該 心區上,該導線係與 m λα 如中請專利範圍第8 ns靖 導線係用以傳輪雷+ ,固第8項所 11心=输電力(Power )。 • & + “ - 軟性基板,其中該 述之 之 n %得輸電力(P〇wer )。 導唆#用如申凊專利範圍第8項所述 12·如由 Ϊ 電 L 逾(Slgnal )。 導線係鱼兮Z請專利範圍第8項所述之軟性基板,其中該 、μ二引腳之一者直接連接。
1307941 7 案號91119317_年月日 修正 六、指定代表圖 第3頁 TW0887(040427)CRF.ptc
TW091119317A 2002-08-26 2002-08-26 TWI307941B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW091119317A TWI307941B (zh) 2002-08-26 2002-08-26
KR1020030058312A KR100658648B1 (ko) 2002-08-26 2003-08-22 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW091119317A TWI307941B (zh) 2002-08-26 2002-08-26

Publications (1)

Publication Number Publication Date
TWI307941B true TWI307941B (zh) 2009-03-21

Family

ID=37331310

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091119317A TWI307941B (zh) 2002-08-26 2002-08-26

Country Status (2)

Country Link
KR (1) KR100658648B1 (zh)
TW (1) TWI307941B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100735395B1 (ko) * 2005-05-10 2007-07-04 삼성전자주식회사 집적 회로를 이용한 인쇄회로기판의 라우팅 방법
KR100719376B1 (ko) * 2006-01-05 2007-05-17 삼성전자주식회사 실장 불량을 줄일 수 있는 패드 구조체를 구비하는 반도체장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669276A (ja) * 1992-05-22 1994-03-11 Nec Corp 半導体装置
JP2000357716A (ja) * 1999-06-16 2000-12-26 Seiko Epson Corp Tabテープ、cof用テープ、半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR100658648B1 (ko) 2006-12-15
KR20040030265A (ko) 2004-04-09

Similar Documents

Publication Publication Date Title
US7087991B2 (en) Integrated circuit package and method of manufacture
US7656040B2 (en) Stack structure of circuit board with semiconductor component embedded therein
US7791211B2 (en) Flip chip package structure and carrier thereof
US7919874B2 (en) Chip package without core and stacked chip package structure
JP3846611B2 (ja) 実装用半導体部品、実装構造及び実装方法
TWI262347B (en) Electrical conducting structure and liquid crystal display device comprising the same
US20020152610A1 (en) Electronic circuit device and method of production of the same
JP7209743B2 (ja) フレキシブル回路基板およびそれを含む電子装置
US10327334B1 (en) Layout structure of flexible circuit board
WO2024120485A1 (zh) 可挠性线路板、薄膜覆晶封装结构及显示装置
JP2006134912A (ja) 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ
US10763237B2 (en) Method for manufacturing electronic package
TWI307941B (zh)
TWI311354B (en) Multi-chip package structure
US10201086B2 (en) Electronic device
TWI582929B (zh) 晶片封裝結構
JP2001168268A (ja) 半導体モジュールおよび電子回路装置
TWI824642B (zh) 軟性電路板及其製造方法
TWI257657B (en) Chip module having a flip chip mounted on a metal film (COM), a chip card and the metal film carrier
JP2841825B2 (ja) 混成集積回路
TWI447869B (zh) 晶片堆疊封裝結構及其應用
JPH1167832A (ja) 半導体装置を有する電子装置および半導体装置の実装方法
JPH11354582A (ja) 半導体チップの実装構造
JP2004259886A (ja) 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004304082A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent