TWI307640B - - Google Patents

Download PDF

Info

Publication number
TWI307640B
TWI307640B TW91122327A TW91122327A TWI307640B TW I307640 B TWI307640 B TW I307640B TW 91122327 A TW91122327 A TW 91122327A TW 91122327 A TW91122327 A TW 91122327A TW I307640 B TWI307640 B TW I307640B
Authority
TW
Taiwan
Prior art keywords
powder
nano
forming
composition
suspension
Prior art date
Application number
TW91122327A
Other languages
English (en)
Inventor
Yi-Lin Cheng
guang-long Lin
wen-xing Huang
wei-zhong Guo
Original Assignee
Meso Phase Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meso Phase Technologies Inc filed Critical Meso Phase Technologies Inc
Priority to TW91122327A priority Critical patent/TWI307640B/zh
Application granted granted Critical
Publication of TWI307640B publication Critical patent/TWI307640B/zh

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

*1307640
五、發明説明q A7 B7
1 _發明領域 本發明係關於一種成形方法,詳言之,係關於一種利用 奈米級粉末之成形方法。 2 _先前技術說明 ,目前習用之電子元件接合方式多以錫膏為原科,再經由 迴終(Reflow)技術進行接合。錫膏為混合助焊劑(打取),係 以鲜錫金屬顆粒(大於25μιη)製做成牙膏狀。在接合時,首 先將錫膏黏附在基板的特定位置後,再加熱(即迴焊)以使 錫膏中之金屬顆粒熔融後重新凝固而形成接點,以將元件 接合於基板或印刷電路板上。 另外,習用之接合晶片與基板的覆晶接合技術(刊中Chip Bonding Technology),通常以網板印刷(screenprinting)方式將 錫膏印刷於晶圓,再經迴焊以形成銲錫隆點或銲錫凸塊 (Solder Bump),具有銲錫隆點之晶片再次經對位與迴焊以接 合於基板上。該基板之下方黏附以直徑約3〇〇叩至76〇叩 的銲錫球,藉此銲錫球再經迴焊以將該基板固定接合於印 刷電路板上,習用之該項以銲錫球接合技術稱為球柵陣列 (Ball Grid Aixay,BGA)技術;而上述結合覆晶與球柵陣列技術 則統稱為Flip Chip BGA,係為目前中央處理器(cpu)及繪圖 (Graphic)晶片等元件的主流封裝(Packaging)技術。 上述習用之接合方法中,由於必須利用迴烊將銲錫熔融 以作為接點’且因為迴焊之操作溫度相當高,通常需高達 2 5 0°C- 3 3 0 °C,故需要複雜的製程設備,包括網印、對 •V. ; .· ___;_•一_____-4- -本紙乐尺度適用中國國家標準(CNS) Α4規格(210X297公釐) -- 1307640 A7 B7 五、發明説明(2 位、…焊爐、植球機等’能源耗費相當高,且該迴烊 ;高溫製Ϊ步驟易損及元件之其他部位,造成該元件之損 ^進而矽響品質,亦即產品之良率控制不易。並且由於 尚溫製程限制了基板材料的選用彈性,進—步提高整體之 製造成本。 此外在半導體製s方面,於製作半導體線路之方式, 目可係以鍍膜方式(物理氣相沉積或化學氣相沉積)在晶圓 上作成面狀薄膜,再藉助曝光顯影與蝕刻的方式將不需要 的地方移除而形成導線。目前逐漸居主流技術的銅線路則 是更進一步結合電鍍銅與化學機械研磨(Chemical Mechanical Polishing,CMP)的方式才獲致具有朝導線的晶片。習知之製 作半導體線路方式必須以蝕刻方式移除不需要部位,故增 加製造程序,且該蝕刻製程易造成污染,需增加污染防治 設施與成本。 因此’有必要提供一創新且富進步性的方法,以解決上 述問題。 發明概沭 本發明之目的在於提供一種利用奈米級粉末之成形方 法。該成形方法包括以下步驟:(a)利用奈米級粉末製作 一組合物;(b)將該組合物形成於一元件之設定位置 上;及(c)加熱以將該組合物熔融固化成形於該元件 上。 本發明係以奈米級粉末製作一具有奈米級粉末之懸浮液 <|_- 十'___ -本紙張尺度適用中國國家標準(CNS) Α4规格(21〇Χ297公釐) l3〇7640
或霄狀液,再以喷覆或網板印刷方式將該懸浮液或膏狀液 形成於一如晶圓、印刷電路板或基板等電子元件的設定位 置上。最後以加熱方式(加熱爐内加熱、輻射加熱或雷射加 熱等)將該懸浮液或膏狀液中之奈米級粉末重熔固化,以形 成一如接點或導線之連接構件於該元件上。因此,利用本 ^明之方法,由於奈米(i 〇-9m)級粉末之熔點低於原材料 白知夂熔點,故可使本發明之製程溫度較習用製程溫度大 幅降低,並可簡化製程步驟及節省能源以提高效率’同時 使產品品質提升。且由於製程溫度降低將可增大基板材料 選擇的範圍,以降低整體之製造成本。 1式簡述 圖1為本發明利用奈米級粉末之成形方法之流程圖。 螢明詳述 凊參閱圖1 ,其顯示本發明利用奈米級粉末之成形方法 之流程圖。首*於步驟i 0 i中,利用奈米級粉末製作二 組合物。該奈米級(卜100nm)粉末可為金屬粉末( 锡、無錯銲錫、銅或館等)或陶资粉末。該组合物可為 懸浮液或膏狀液等。將該奈米級粉末加溶液以製成具有 奈米級粉末之該懸浮液,或將該奈米粉末調製成二、· 等。 爵狀液 以奈米金屬粉末製備懸浮液為例,為了防止奈米 粉末的團聚現象(Aggregation),本發明加.金屬 双面活性 1307640 五、發明説明 劑或具兩性質(親水性或親油性)的高分子共聚物,使其 吸附於金屬粒子表面,形成微包(micelie)狀態或形 成-個高分予保護層’由;^表面活性劑或是高分子的存 在而產生粒子間的排斥力使粉末間不能接觸,如此可防 止粉末團聚》接著,利用超音波震盪方式以幫助金屬粒 予的分散。^匕,可使製成之懸浮液具有適當的表_ 力及黏滯係數,以使接續之噴墨步驟能順利喷射出想要 的圖案,足後又能順利的揮發,使粉末能順利溶解。 又以合成之有機金屬化合物製備懸浮液為例,其係以 合成奈米金屬粉末的方法將金屬鹽和界面活性劑 或高分子混合,再利用化學還原方法將金屬還原成金^ 粒子,此方式在合成奈米金屬粒子時’直接以表面活性 劑或共聚化合物為模板(Template),可以控制金屬粒子 的大小及結構,同時形成穩定的金屬粉末懸浮液。接 著,利用超音波震盪方式以寶助金屬粒子的分散。藉 此,可使製成 < 懸浮液具有適當的表面張力及黏滯係 數,以使接續之噴墨步驟能順利噴射出想要的圖案,之 後又能順利的揮發,使粉末能順利溶解。 於步驟1 0 2中,將該組合物形成於一元件之設定位置 上。將該具有奈米級粉末之懸浮液或膏狀液以噴覆或網 板印刷方式,形成於該元件之設定位置上。該步驟中可 利用電腦程式定位以於元件之設定位置上形成特定之圖 式(pattern),該特定之圖式可為半導體線路、電子 兀件/光電兀件/通訊元件之接點或其他需接合元件之接 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 1307640 A7 B7 m 五、發明説明(5 點。本步驟中之元件可為基板、印刷電路板或晶圓等。 步驟1 0 3係為一加熱步驟,加熱以將該組合物熔融固 化成形於該元件上。該加熱方式可為於加熱爐内加熱、 輻射加熱或雷射加熱等方式。由於本發明利用奈米級粉 末製作之組合物形成於該元件上,且因為該奈米級粉末 之熔點明顯地低於該原材料之熔點,例如:該錫鉛金屬 之熔點約為1 8 0 t,而奈米級錫鉛金屬粉末之熔點則約 為8 0 - 1 〇 〇 C。因此,利用本發明之方法,可以較低之溫 度加熱即可使該奈米級粉末熔融固化成形於該元件上, 亦即在低於該奈米級粉末原材料習知熔點條件之下加熱即 可使奈米級粉末熔融接合,有異於目前習知之加熱製程, 例如銲錫迴焊必須高於蟓點30_5(rc才能進行熔融接合。 故可使本發明之製程溫度較習用製程溫度大幅降低。 訂
本發明之方法可應用於半導體封裝之球柵陣列製程。 首先取得奈米級銲錫(Sn、船錫(Pb-Sn)、無鉛銲錫或 銅等)粉末’將該奈米級銲錫粉末製成懸浮液或膏狀液。將 該具有奈米級銲錫粉末之懸浮液或膏狀液放入噴墨墨水匣 内’再利用一致動器將該具有奈米級銲錫粉末之懸浮液或 V狀液噴覆在基板的特足位置。利用一加熱爐或直接加熱 的方式(輕射加熱或雷射加熱等)加熱,則該奈米級鮮錫粉 末可以在低於原材料熔點(例如1 〇 〇 X:以下)之加熱溫度下 重熔後固化成形於該基板上’而能製做成BGA接點,該BGA .接點之大小取決於所喷覆該奈米級銲錫粉末的量(如體積或 重量k·5 • * —v 乂* '. . ,_ 1 -_- 8 - _ -本紙張尺度適财@ g轉準(CNS) ΑΊ规格(21GX 297公着) ' 1307640
五、發明説明G 6 A7 B7 Q此,利用本發明之方法,可以相當低之溫度加熱即可 =:米級銲錫粉末熔融以作為BGA接點’故不需要複雜的高 恤製程設備,例如高溫迴焊爐等,可節省相當多能源;且 本發明(加熱步驟不會造成基板或晶片之損壞’故可提高 產叩之良率,並增進產品之品質。並且由於本發明加熱製 ^艾溫度降低,基板材料的選用將可不偈限於僅能適用於 问μ製私,該基板之選擇彈性增大,故可降低製造成本。 本發明 < 方法另可應用於半導體製程中之導線製作。 將奈米級(l-l〇0nm)的鋁粉或銅粉,或其所製成之懸浮液 或骨狀液,以噴墨或網板印刷的方式形成於晶圓的設定位 置(例如叉錯的直線)0再利用一加熱爐或以直接加熱的方 式(輻射加熱或雷射加熱等)加熱,以使奈米級銘或銅粉 末可以在低於原材料熔點(例如20(rc以下)之加熱溫度重 熔後HM匕成形〃製做成導線’料線6勺寬度取決於所嘴覆 奈米級鋁或銅粉末的量(如體積或重量)。 因此,利用本發明之方法製作半導體之導線,可不需 如習用之方式必須再利用曝光顯影與蝕刻製程將不需要 之部分移除,故可簡化製程步驟,並可避免因蝕刻製程 所造成之污染,可降低製造成本。 另外,本發明之方法可應用於覆晶接合技術。將奈米 ’級(Ι-lOOnm)的銲錫(Sn、鉛锡(Pb_Sn)、無鉛銲錫或 銅等)粉末,或其製成之懸浮液或膏狀液,以喷墨或網板印 刷的方式形成在晶圓的設定位置上。利用—加熱爐或以直 接加熱的方式(輕射加熱或雷射加熱等)加熱,使奈米級 • ' I._____— - 9 - 用中國國家標準(CNS) Α4規格(210Χ29Τ公釐]--------- 1307640 A7 B7 五、發明説明 知錫釦末可以在低於原材料熔點“列如⑽艺以下)之加熱 度下重溶後©化’以於該晶圓上形成銲錫隆點,該銲錫 隆點之大小取決於所噴覆奈米級銲錫粉末的量(如體積或重 量)。利用該銲錫隆點可使晶片與基板結合。 利用本發明之方法製作覆晶接合技術之銲錫隆點,其加 熱溫度亦不需太高’故具有節劣能源、不會造成基板或晶 片(損壞、可提高產品之良率及增進產品之品質等功效。 惟上述實施例僅為說明本發明之㈣及其功效 制本發明m: ’習於此技術之人士可在不達背本發明之 精神對上述實施例進行修改及變化。本發明之 二 如後述之申請專利範圍所列。 &應
-10 本紙張尺度適用中國國家標準(CNS) A4规格(210 x 297公藿)

Claims (1)

  1. 祕764% 091122327號專利申請案 * 中文申請專利範圍替換本(97年1〇月) 敗10. !.一種利]¥米級粉末之成料法,包括
    年月E3 :r.:---------- ^ ^1' 一 π以下步· -- U)利用奈米級粉末製作一 ^ κ 下組合物,該奈米級粉末為 金屬粉末或陶竞粉末; ㈦將該組合物形成於一元件之設定位置上,該元件 為基板、印刷電路板或晶圓;及 (c)加熱使該組合物熔融固化以成形於該元件上。 2. 如申請專利範圍第!項之成形方法,其中步驟u)中之該 組合物為具有奈米級粉末之懸浮液。 3. 如申請專利範圍第i項之成形方法,其中步驟(a)中之該 組合物為具有奈米粉末之膏狀液。 4. 如申請專利範圍第丨項之成形方法,其中步驟⑴係 喷覆方式將該組合物喷覆於該元件之設定位置上。 5 _如申明專利範圍弟1項之成形方法’其中步驟(匕)係 網版印刷方式將組合物印刷於該元件之設定位置上。 6_如申请專利範圍第1項.之成形方法,其中步驟(e)中之該 組合物炫融固化以形成接點,俾與其他元件接合。 7. 如申請專利範圍第1項之成形方法,其中步驟(c)中之該 組合物熔融固化以形成導線於該元件上。 8. —種利用奈米級粉末之成形方法,包括以下步驟: (a)利用奈米級金屬粉末製作一懸浮液; 以 以 參 (b) 將該懸浮液形成於一基板之設定位置上;及 (c) 加熱使該懸液熔融固化以成形於該基板上。 9.如申請專利範圍第8項之成形方法,其中步驟(b)係以喷 -11 - fe〇764〇 覆方式將該懸浮液喷覆於該基板之設定位置上。 1〇·如申請專利範圍第8項之成形方法,其中步驟⑻係以 網版印刷方式將該懸浮液印刷於該基板之設定位置上。 -12-
TW91122327A 2002-09-27 2002-09-27 TWI307640B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW91122327A TWI307640B (zh) 2002-09-27 2002-09-27

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW91122327A TWI307640B (zh) 2002-09-27 2002-09-27

Publications (1)

Publication Number Publication Date
TWI307640B true TWI307640B (zh) 2009-03-21

Family

ID=45071641

Family Applications (1)

Application Number Title Priority Date Filing Date
TW91122327A TWI307640B (zh) 2002-09-27 2002-09-27

Country Status (1)

Country Link
TW (1) TWI307640B (zh)

Similar Documents

Publication Publication Date Title
JP3964911B2 (ja) バンプ付き基板の製造方法
JP3955302B2 (ja) フリップチップ実装体の製造方法
JP3423930B2 (ja) バンプ形成方法、電子部品、および半田ペースト
JP4227659B2 (ja) フリップチップ実装方法及びバンプ形成方法
TWI280829B (en) Mounting substrate and mounting method of electronic part
TW200527566A (en) Methods of forming solder areas on electronic components and electronic components having solder areas
TW511122B (en) Method for mounting semiconductor device and structure thereof
JP5173214B2 (ja) 導電性樹脂組成物とこれを用いた電極間の接続方法及び電子部品と回路基板の電気接続方法
US7422973B2 (en) Method for forming multi-layer bumps on a substrate
JP2015050380A (ja) バンプ電極、バンプ電極基板及びその製造方法
KR100807038B1 (ko) 솔더 범프 형성 방법 및 장치
TWI352563B (en) Production method of solder circuit board
JP2013110402A (ja) リフローフィルム、はんだバンプ形成方法、はんだ接合の形成方法及び半導体装置
JP2013110403A (ja) リフローフィルム、はんだバンプ形成方法、はんだ接合の形成方法及び半導体装置
TWI316835B (en) Method for attachment of solder powder to electronic circuit board and soldered electronic circuit board
TWI307640B (zh)
JP2007123558A (ja) はんだバンプ形成方法
JP5699472B2 (ja) はんだ材料とその作製方法、及びこれを用いた半導体装置の製造方法
JP3998536B2 (ja) 接合材料およびその製造方法、接合材料の供給方法ならびに電子回路基板
JP5147723B2 (ja) 電極構造体
JP4408905B2 (ja) バンプ付き基板の製造方法
JPH06226487A (ja) クリームはんだ
JP3638487B2 (ja) 半導体素子の実装方法
JP2010131605A (ja) はんだコート形成材料及びはんだコート形成材料の製造方法
JP2019005789A (ja) はんだ接合材とその製造方法、はんだバンプ付電子部品の製造方法および接合体

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees