TWI307157B - - Google Patents

Download PDF

Info

Publication number
TWI307157B
TWI307157B TW091115926A TW91115926A TWI307157B TW I307157 B TWI307157 B TW I307157B TW 091115926 A TW091115926 A TW 091115926A TW 91115926 A TW91115926 A TW 91115926A TW I307157 B TWI307157 B TW I307157B
Authority
TW
Taiwan
Prior art keywords
film
substrate
semiconductor
region
insulating film
Prior art date
Application number
TW091115926A
Other languages
English (en)
Inventor
Oda Hidekazu
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TWI307157B publication Critical patent/TWI307157B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20Resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1307157 五、發明說明(1) 【發明之詳細說明】 【發明所屬之技術領域] 本發明係關於一種能勸、成把+ β P β α Μ 1減在70件隔離區域之電流洩漏 之丰導體裝置及攻種半導體裝置之製造方法。 【先前技術】
在半導體裝置’藉由配線而連接電晶體、電容器和電阻 等之基本元# jit外’也有仍'然直接地使帛冑帛體之電極 而作,配線之狀態發生。—般而t,大多係使用電晶體或 電容裔之電極,或者是使用鋁或銅等之金屬而作為配線, 甚至,用多晶矽。此時,在電極或配線使用多晶矽之狀態 下,藉由在多晶矽膜上,呈整體地形成矽化物膜或金屬“ 膜’而達到電氣電阻之減低化。 半導體膜,例如多晶矽膜,係也被使用作為電阻元件。 此時,該電阻元件之電阻值,係與多晶矽膜之剖面積呈反 比’與長度和不純物(摻雜物)之濃度呈正比。例如在電阻 變高之狀態下,使得多晶矽膜之剖面積變得更小,或者B 使得多晶矽膜之長度變得更長。此外’可以藉由利用使P 多晶矽膜之不純物濃度變得更低,或者是在不導入不純Z 至多晶石夕膜中之狀態下,而使得電阻變高。 使用作為電極或配線之低電阻之多晶矽臈以及使用作為 電阻元件之高電阻之多晶矽膜,係可以由一個多晶石夕媒所 形成。在此,參照圖1 4,並且,說明習知之半導體裳置J p 之形成方法。 首先,藉由使用L0C0S(Local Oxidation of siliCQn .
1307157
五、發明說明(2) 局部矽氧化)法等,形成由氧化矽 離區域。然後,藉由離子植入法等,而开:域和几件隔 件隔離植入區域。 4而形成井(well)或元 接著’在電晶體(未圖示)之形点p ^ ^ 膜。然後,藉由LPCVIH低MCVD)法二5〇形極氧化 度,而將並無進行摻雜(本徵)之多 nm 0nm之厚 之整體上,並且,藉由光㈣法在基板2P 行圖案化。此時,在結晶石夕膜中 ^ f夕曰曰石夕膜,進 案化:部分係成為電阻元件5?。電阻元件J : :3P 土,、, 化膜等所覆蓋纟,被保護在電^且劑或氧 影響。 肢I&步驟中,不會受到 在珀述圖案化之多晶石夕膜中,電晶體 分,係和矽化物膜一起成為-區域内之部 言,藉由在所露出之=;::閘:電:。具體而 屬膜,發生矽化物化反應,而連接該多:鎢等之金 成石夕化物膜。或者是直接地 :等:=於形 晶石夕膜。此外,在此時,用以m ^物膜4 ’而連接多 屬膜或前述碎化物膜,係也形成在前述金 劑等之上。 1電阻兀件5 P之阻 然後,藉由形成並未圖示之保護膜 成半導體裝置IP。 A至屬配線寺’而完 此外,也有使用非結晶(非結晶性 態發生。 ^ y而取代多晶矽之狀 1 Π 第6頁 C:\2D-OODE\91-10\91115926.ptd 1307157 五、發明說明(3) 【發明所欲解決之問題 正如前面敘述,在對 時’電阻元件5 P係被阻 於電晶體之配置區域進 .形成用以形成閘極石夕化 膜。 但是,在阻劑或氧化 示相同於矽中之擴散係 等。因此’有前述閘極 中之金屬原子進入至阻 進入至阻劑等之中之 /及元件隔離絕緣膜3P 如圖16所示,由於進入 於在元件隔離絕緣膜3 p 起漏電流12P。 此外’作為金屬閘極 配線(例如銘或銅等)中 屬原子11 P。 晶體之配置區域施加各種處理 剑或氧化膜所覆蓋住。此外,在對 打處理時,於這樣之阻劑等之上,、 物膜之前述金屬膜或前述矽化物, Φ 膜中之金屬原子之擴散係數,係顯 數(參照圖15)之傾向,大於硼或砷 矽化物膜用之金屬膜中或矽化物膜 劑等之中之狀態發生。 金屬原子,係通過多晶石夕骐5 p中或 中’而擴散至基板2P内。結果,正 至基板2P中之金屬原子llp,以致 之下方’也就是元件隔離區域,引 之金屬膜(例如嫣或紹等)或者金屬 之金屬原子’係也可以成為前述金 本發明係有鑑於這樣之問題點而完成的;本發明之目 的,係提供一種能夠減低在元件隔離區域之電流洩漏之半 導體裝置以及這種半導體裝置之製造方法。 【解決問題之手段】 申請專利範圍第1項所記載之半導體裝置,係具備有: 具有基板表面之半導體基板;配置在前述基板表面上之絕
C:\2D-00DE\91-10\911l5926.ptd 第7頁 1307157
93. 10. -4 替換頁 ::前絕緣膜而U述基板’表面並且連 ------MM 9inKQ9fi 五、發明說明(4) :;㈠,前述i:::置成之電阻元 域以及結晶缺陷之來庚^係在千面俯視中,包含第1區 上述半導體裝置,^焉於前述第1區域内之第2區域。 區域所配置且由前述半接前述半導體膜之前述第2 組成之化合物膜。 體膜之材料和金屬間之化合物而 申請專利範圍第2項所 範圍第1項所記載之半.半f體裝置’係申請專利 區域,係包含激發前述、纟士曰χ ’刖述半導體膜之前述第2 申請專利範圍第3項所°曰曰:陷之結晶缺陷激發用粒子。 範圍第2項所記裁之半導體 。,體裝置,係申請專利 子,係包含對於前述半 胺’前述結晶缺陷激發用粒 半導體元素、氮、氟和氬中之成為摻雜物之元素、 :請專利範圍第4項所記载之半〉:種粒子。 板表面之半導體基板裝置,係具備有: 表面上之絕緣膜’配置連 前:广口而配置在前述基板 並且由前述半導體基板之材口内之前述基板表面 申請專利範圍第5項 範圍第4項所記载之半導體;i半;成::請專利 形成在則述開口 2物膜;以及由透過前述絕緣°膜:1’之化合物而組成之 時連接在前述化合物、^蚜前述基板表 阻元件。 所配置之半導體臈來組成之;
(::\總檔\9]\9】]]5926\9】]]5926(替換)-]^^ 第8頁 卜年r〇月以£!修(幻正替 V|" '""" ιΓ" I ι· ......·Π__ι-ι
1307157 Μ 9111RQ9R 五、發明說明(5) 述基板表面内並且具有與前述半導 導電型之不純物區域。 坂呈相反之 申凊專利砣圍第6項所記載之半導體裝置 範圍第1或4項中任—項所記載之半導體裝£ ^\專利 膜,係包含多結晶半導體膜和非結晶半導體膜^草導體 種。 1 <呆一 ,申請專利範圍第7項所記載之半導體裝置之 係具備有:(a)形成與半導體基板之基板表面罐蜂 膜ST在前述絕緣膜上,形成作為電St 丰導體膜的^驟;此外,前述步驟(b)係包含 大平面俯視中之前述半導體膜之一曰 密度的步驟。 門夂、纟〇晶缺陷 申喷專利範圍第8項所記載之半導體裝置之製造方 係申請專利範圍第7項所記載之半導體裝置之 ^ ’ 前述步驟(b):1),係包含:“卜卜丨)在前述半導體膜法之 述:部分區域之附近,發生合金化反應的步驟;以及 _卜2)對於前述半導體膜之前述一部分區域,進行離子植 入的步驟。 值 y申晴專利範圍第9項所記載之半導體裝置之製造方法, 係具備有:(c)形成具有開口且與半導體基板之基板表面 相接之絕緣膜的步驟;(d)在前述開口内之前述基板表面 上,形成金屬膜之步驟;(e)使前述金屬膜和前述基板表 面呈合金化以形成化合物臈的步驟;以及(f )在前述化合
1307157
形成作為電阻元件之半導體膜的 物膜上和前述絕緣膜上 步驟。 【發明之實施形態】 <實施形態1 > 在’顯示用以說明實施形態1之半導體裝置ι之立體 圖。正如圖1所示,半導體 下,也僅稱為「基板」。2 M 導體基板" r ^ ^ ^ )2 MOSFET90、元件隔離絕緣靡 (或、,、巴、冰膜)3和電阻元件5、6、7、8、5p。 於圖1之圖示化,但是,丰莫邮肚罢彳政曰此外咱嗒對 或電容器等。 U置1係”備其他之電晶體
具體而言,基板2係由例如?型矽所組成。 面(以下也稱為「基板表面)2S f 土 之表 〇 」以b上 形成7L件隔離絕緣再 隔離絕緣膜3,❿劃分基板2成為活性區域和 兀:隔離^域。此外’ Μ件隔離絕緣膜3下之基板表面 2S内’形成元件隔離植入區域。
在活性區域内,於基板表面2S上,按照該M〇SFET9〇之閘 極絕緣膜92、多晶矽膜93和矽化物膜94之順序,形成 MOSFET90之閘極絕緣膜92、多晶矽膜93和矽化物膜94。此 外’由多晶矽膜9 3和矽化物膜9 4所組成之構造,係接觸到 Μ 0 S F E T 9 0之閘極電極9 5。在基板2中,透過閘極絕緣膜9 2 之下方部分、也就是通道區域’而在基板表面2S内,形成 MOSFET90之源極/汲極區域91。 接著’說明電阻元件5〜8、5 Ρ。各個電阻元件5〜8、 5Ρ,係藉由並未圖示之部分而連接MOSFET90之閘極95或源
1307157 五、發明說明(7)
沒極區域9 1 ’或者是連接在未圖示之電晶體或電容器 等。此外,電阻元件5 P係相同於習知之電阻元件。 在圖2,顯示用以說明電阻元件5之剖面圖。圖2係圖j中 之A-A線上之縱向剖面之—部分。電阻元件5係由形成在 凡件分離絕緣膜3上(更加具體來說,藉由元件隔離絕緣膜 3而面對基板表面2S並且與元件隔離絕緣膜3相接而形成) 之多晶石夕膜(或半導體膜)5 〇所組成。該多晶矽膜5 〇係形成 為例如50nm〜250nm厚度之帶狀。 特別是電阻元件5之多晶矽膜5〇,係在相當於基板表面 2S平面俯視之平面俯視中’包含第1區域51以及不純物(或 摻雜物)濃度高於第1區域51之第2區域52。第2區域52,係 包含例如5 X 1 (P /cm3濃度之砷。此外,第2區域5 2内之摻 雜物’係可以為賦予P型/N型中之任何 __ 第2區域5 2内之不純物,係作用成為激發結晶缺陷4之結晶 缺陷激發用粒子,由於不純物濃度之不同,而導致第2區 域52之結晶缺陷4之密度,高於第1區域51。 多晶石夕膜50係包含至少一個之第2區域52(在圖1顯示2個 之第2區域52之狀態);第2區域52係形成在例如多晶石夕膜 5 0之表面中遠離元件隔離絕緣膜3之表面内。此外,圖1、 圖2之圖示係不相同,也就是說,第2區域52係可以形和 厚度方向之整體上,也可以形成在帶狀之幅寬方向之 分上(也就是說,即使不是全幅寬),以便於使得第2區 5 2 ’連接元件隔離絕緣膜3。 °°域 接著,在圖3,顯示用以說明電阻元件6之剖面圖。圖3
C:\2D-C0DE\91-10\9in5926.ptd
1307157
五、發明說明(8) 係圖1中之B_B線上之縱向剖面之—部分。電阻元件6係由 相同於前述電阻元件5之多晶石夕膜5〇之多晶矽膜6〇所組 成,電阻元件6之多晶矽膜60係相同於前述多晶矽膜5〇, 包含第1區域61和至少一個之第2區域62。 特別是電阻元件6之第2區域62,係改變成為前述電阻元 件5之包含第2區域52之推雜物,包含作為結晶缺陷激發用 粒子之不容易影響到多晶矽膜60之導電型之粒子(元素)、 例如氮、氟、氬、矽(或半導體元素)等之至少一種粒子, 弟2區域6 2之結晶缺陷4之密度,係高於第1區域6 1。此 外’第2區域62中之前述氮等之濃度,係例如1 χ 1 〇1δ〜3 χ 1 0]5 /cm3。 接著’在圖4,顯示用以說明電阻元件7附近之構造之剖 面圖。圖4係圖1中之C-C線上之縱向剖面之一部分。電阻 元件7係由相同於前述電阻元件5之多晶矽膜5〇之多晶矽膜 70所組成’電阻元件7之多晶矽膜7 〇係相同於前述多晶矽 膜50,包含第1區域71和至少一個之第2區域72。第2區域 7 2之結晶缺陷4之密度,係高於第1區域71。 關於電阻元件7 ’半導體裝置1係還具備例如由鈦矽化 物、鈷矽化物、鎳矽化物、鎢矽化物等之所組成之矽化物 膜7 3。石夕化物膜7 3係透過多晶石夕膜7 0,而面對元件隔離絕 緣膜3 ’以便於配置成為連接多晶矽膜7〇之第2區域72。換 句話說’電阻元件7之第2區域72,係設置在矽化物膜73和 元件隔離絕緣膜3之間。 接著,在圖5,顯示用以說明電阻元件8附近之構造之剖
1307157 五、發明說明(9) 係圖1中之D-D線上之縱向剖面之-部分。在半 3K,Λ件隔離絕緣膜3,形成至少一個之開口 (才其汗口 3Κ係/〇著厚度方向而貫穿元件隔離絕緣膜3。 面反表面2S之平面俯視中)在位處於開口3Κ内之基板表 。’形成η型不純物區域(與ρ型基板2相反之導電 ^ t阻70件8 ’半導體裝置1係連接不純物區域22,換 膜人還具備連接在開口3K内之基板表面2S上之矽化物 物膜5物膜)23。此外,矽化物膜23係相同於前述矽化 物膜73,可以適用各種之矽化物材料。 不純物區域22,更加具體地,係開口冗内之基板 ίΓ古 矽化物膜23附近之區域之結晶缺陷4之密度, 、妓:於其周邊,對應於前述電阻元件7之第2區域72。 雷阳二f ^接_化物膜23和元件隔離絕緣膜3而成為 ”几件8之夕晶矽膜(或半導體膜)8〇。此外,在多曰功 膜8 〇中,連接元件隔離絕緣膜3之部分 曰_3 ,而面對基板表面2S。相同於;述 曰曰矽膜8 0係形成為例如5 〇 n m〜2 5 〇 n m厚度之帶狀。、 夕 8和此Λ〗可:Ϊ由不純物區域22而呈電氣地隔離電阻元件 8牙基板2。此外’矽化物膜23係能夠作件 屬:可以防止多晶補〇(之石夕原子)進入至… 80對::ΐ】阻广件8 ’換句話說’對於-個多晶矽膜 至^扠置一個包含元件隔離絕緣膜3之開口 物膜23和不純物區域22之構造。此外,不同於圖"口圖5之 第13頁 C: \2D-CODE\91-10\91115926.ptd 1307157 發明說明(10)
圖示 ,A 、也可以形成帶狀之多晶矽膜80之幅寬,更加寬於元 件隔離絕緣骐3之開口 3K。 電阻元件5、6 50 、 60 、 70 、 80 調整及設定。 ' 7、8之電阻值,係可以藉由多晶石夕膜 之不純物濃度、剖面積或長度等,而進行 接著,除了圖1〜圖5之外,還參照圖6〜圖1 3之剖面 。、’,並且、’說明半導體裝置1之製造方法。 百先’準備基板2 ’藉由例如L0C0S(L〇cai 〇xidati〇n ' SUlC〇n :局部矽氧化)’而形成連接在基板表面2S之 兀件隔離絕緣膜3。此時,設置電阻元件8用之開口 3K,形· 成=件隔離絕緣膜3 (參照圖6)。此外,也可以藉由溝槽元 件隔離法而形成元件隔離絕緣膜3,在這樣狀態下,元件 隔離 '纟巴緣膜3係被填充在形成於基板2上之溝槽内(因此形 成在基板表面2S上)。在形成元件隔離絕緣膜3後,藉由離 子植入法等’而形成井(weU)或元件隔離植入區域。 然後’正如圖7所示’在元件隔離絕緣膜3上,打開開口 3K,而形成阻劑1 22A。接著,以該阻劑1 22A作為罩幕,以 離子植入例如砷22A,而在開口 3K内之基板表面2S内,形 成不純物區域22。接著’除去阻劑〗22A。此外,用以形成 不純物區域22之離子植入步驟,係可以兼具例如通道摻雜# 步驟。 接著’正如圖8所示’覆蓋不純物區域2 2,形成例如欽 等之金屬膜2 3 A。然後,在金屬膜2 3 A和不純物區域2 2,發 生矽化物化反應(或合金化反應),而形成矽化物膜。此
C:\2D-CODE\91-10\91115926.ptd 第14頁 1307157 五、發明說明(π) --- 外,一般石夕化物化反應,係在低於例如用以使得摻雜物呈 活性化之熱處理之溫度而實施。然後,藉由除去金屬膜 2 3 A之未反應部分,而正如圖9所示,得到石夕化物膜2 3。'在 這樣矽化物化反應時,於不純物區域2 2内,更加具體地, 在開口3K内之基板表面2S上之矽化物膜23附近之區域,刑 成結晶缺陷4。 v 然後,形成MOSFET90(參照圖1)之閘極絕緣膜92用之 化膜。 接著’藉由例如LPCVD(減壓CVD)法’而正如圖1〇所示,
以5 Onm〜25Onm之厚度,沈積並無進行摻雜之真性之多晶 矽膜5A。此時,多晶矽膜5A,係覆蓋元件隔離絕緣膜3 = 閘極絕緣膜9 2用之前述氧化膜,而呈全面地形成在基板表 面2S上。接著,藉由照相製版法而對於多晶矽膜5A進行圖 案化,形成多晶矽膜50、60、70、80、電阻元件5P用之多 晶矽膜和閘極電極95用之多晶矽膜(在後面成為多晶矽 93)(參照圖1)。 然後,形成電阻元件5、6之第2區域52、62以及關於電 阻元件7之矽化物膜73。 '
詳細地說,電阻元件5之第2區域52係正如以下而形成。 正如圖11所示’在多晶矽膜5〇上,打開形成第2區域52之 部分’而形成阻劑1 5 2 A。接著,以該阻劑1 5 2 A作為罩幕, 而對於夕bs石夕膜5 0 ’以離子植入例如坤(或結晶缺陷激發 用粒子)5 2 A。坤5 2 A係以例如2 〇 k e V以上之加速能量以及3 X 1 015 /cm2以上之摻雜量,而進行離子植入。藉由該離子
C:\2D-OODE\9MO\91115926.ptd 第15頁 1307157 五、發明說明(12) 植入,而在第2區域5 2内,形成結晶缺陷4 (增大結晶缺陷 密度)。 此時’可以同時進行電阻元件5之第2區域5 2之離子植入 步驟以及用以形成MOSFET90之源極/汲極區域91之離子植 入步驟。此外,也可以在用以形成源極/汲極區域9丨之離 子植入步驟,同時進行用以形成閘極電極95之多晶矽膜93 之離子植入。 此外’電阻元件6之第2區域6 2係正如以下而形成。正如 圖1 2所示,在多晶矽膜6 〇上,打開形成第2區域6 2之部 分’而形成阻劑1 62A。接著,以該阻劑1 62A作為罩幕,而 對於夕Ba石夕膜6 0 ’以離子植入例如氮(或結晶缺陷激發用 粒子)62A。氮62A係以例如4keV以上之加速能量以及2 χ 1 0 / c m以上之摻雜量,而進行離子植入。藉由該離子植 入’而在第2區域62内,形成結晶缺陷4 (增大結晶缺陷密 度)。 此外’改變氮6 2 A ’例如可以藉由5 k e V以上之加速能量 ,以,子來植入氟,藉由2keV以上之加速能量,以離子來 植入I ’或者是藉由7keV以上之加速能量,以離子來植入 夕此外也可以植入複數種之離子種。此時,離子種之 原子量(原子之大小)越大,則能夠在相同之摻雜量下, 生更多之結晶缺陷4。 此外’關於電阻元件7之矽化物膜73,係正如以下而形 成。正如圖1 3所示,在多晶矽膜70上,打開形成矽化物膜 73之部分,而形成阻劑丨73Α。接著,形成例如鈦、鈷、、
C:\2D-CODE\9]-10\91]15926.ptd 第16頁 1307157 五、發明說明(13) ' 鎳、鶴等之金屬膜7 3 A ’覆蓋露出於阻劑1 γ 3 a之開口内之 · 多晶石夕膜7 0。接著’在金屬膜7 3 A和多晶石夕膜7 〇,發生石夕 化物化反應(或合金化反應)’形成;ε夕化物膜。然後,藉由 -除去金屬膜7 3 A之未反應部分’而正如圖4所示,得到石夕化 物膜7 3。在這樣石夕化物化反應時,於多晶石夕膜7 〇之第2區 域7 2内,形成結晶缺陷4 (增大結晶缺陷密度)。此時,可 以同時實施矽化物膜73之形成步驟以及用以形成m〇sfeT90 之矽化物膜94之步驟。 此外,在得到圖1所示狀態之半導體裝置1後,藉由一般 之步驟,而形成保護膜或金屬配線。 _ 如果藉由半導體裝置1的話,則第2區域52、62、72内以 及不純物區域22内之結晶缺陷4,係對於引起漏電流1 2P之 金屬原子11 P (參照圖1 6 )或者可以成為金屬原子11 P之金屬 原子,進行除氣,因此,能夠減低在元件隔離絕緣膜3下 之漏電流。此外,如果藉由前述製造方法的話,則能夠製 造這樣之半導體裝置1。 此時,藉由設定第2區域5 2、6 2、7 2内以及不純物區域 22内之結晶缺陷4之密度,成為1 015 /cm3序列之以上’而
更加確實地發揮除氣效果。 此外,更加理想是在多晶矽膜5 0中,設定複數個第2區 域52之間隔,更加短於引起漏電流1 2P之金屬原子1 1 P(參 照圖1 6 )之擴散長度(如果依據發明人之實驗的話’則成為 例如1 0 # m以下)。如果成為這樣之間隔設定的話’則能夠 更加確實地對於金屬原子11 P,進行除氣。這樣之間隔設
C:\2D-C0DE\91-10\91115926.ptd 第17頁 1307157 五、發明說明(14) 定,係皆適用在各個之多晶矽膜60、70之第2區域62、72 以及基板2内之不純物區域2 2。 此外,前述間隔設定,係皆適用在相鄰接之電阻元件5 〜8闆。例如更加理想是設定電阻元件5之第2區域52和電 阻元件6之第2區域6 2間之間隔,成為1 0 # m以下。此外, 例如在設定電阻元件5之第2區域5 2和電阻元件7之第2區域 7 2間之間隔成為1 0 " m以下之狀態下,也可以在兩個第2區 域5 2、72間,設置第2區域62。也就是說,並不需要如圖1 所示、沿著電阻元件5〜8之排列方向(在圖1中之橫方向) 而排列第2區域52、62、72以及不純物區域22(參照圖5)。 此外,例如電阻元件5之低電阻之第2區域52係不過是形 成在多晶矽膜5 0之一部分,因此,如果藉由電阻元件5的 話,則得到相同於同樣形狀之習知電阻元件5 P之電阻值。 此外,可以組合第2區域52、62、72以及不純物區域 2 2。例如可以藉由在第2區域5 2内,以離子植入氮等,而 組合第2區域52、62。或者是可以在例如第2區域52或62 上,形成矽化物膜7 3。此外,正如前面敘述,由於一般係 在低於用以使得摻雜物呈活性化之熱處理之溫度而實施矽 化物化反應,結果,能夠因為第2區域5 2或6 2和矽化物膜 7 3兩者,而生成結晶缺陷4。或者是也可以對於例如成為 電阻元件8之多晶矽膜8 〇,設置第2區域5 2、6 2或矽化物膜 73 〇 此外,在前述說明中,描述在一個元件隔離絕緣膜3上 而形成複數種之電阻元件5〜8之狀態,但是’也可以在一
C:\2D-CODE\9MO\91115926.ptd 第18頁 1307157 93. 10. -4 _勢換頁 案號 9111592R L, 冲年(0月中3修(酌正替換.] 修正 五、發明說明(15) 個元件隔離絕緣膜3上,形成一種之電阻元件5、6、?或 8 ° 此外’可以組合福α _ 设數種之電阻兀件5、6、7、8,而形成 一個電阻元件。例如可 Am ^ β μ ^ \ 筮9 π a R 9 $切儿此Τ以對於一個夕晶矽膜’分別地設置 第2區域5 2和矽化物骐7 3兩者。 此外’也可以改變多晶石夕膜5〇、60、70、80,而使用非 結晶性(非結晶質)砂或其他半導體材料。此外,丄; $非結晶矽’進仃熱處理,而形成多晶矽膜5。、6。、、 此外’也可以藉由按照一般之比例縮小而設計 置1,以便於應付將來之微細化之發展。 【發明之效果】 如果藉由申請專利範圍第i項之發明的話,則 之結晶缺陷,係可以達到除氣(gettering)效 因 能夠減低在絕緣膜下之漏電流。 口此’ =果藉由上述發明的話,則能夠藉由半導體膜和金 :合金化反應而形成化合物膜,以便於生成前述結晶缺3 範圍第2項之發明的話,則能夠藉由 ~ BB缺激發用粒子而生成前述結晶缺陷。 如果藉由申請專利範圍第3項之發明的話,則能夠接 產生結晶缺陷之結晶缺陷激發用粒子。 ’、 如果藉由申請專利範圍第4項之發明的話, 半導體基板和金屬間之合金化反應而形成化合物膜勺,猎以由便 ffl ¢::^,^^91191115926191115926^^.1^ 第19頁 1307157 卜年·Ε|芩龙-f! 修正 五、發明說^~=^=r±=§==i Ξΐί 之化合物膜附近,生成結晶缺陷。由於 ΐ:;ΐϊ Γ除氣效果,因此,能夠減低在絕緣膜 屬,能豹狀!·生、首 〇物膜係可以作用成為障壁用金 如杲麩w : 材料)進入至半導體基板中。 产果藉由申印專利範圍第5項之發 At 乳地隔離電阻元件和半導體美板。x ' 則此夠呈電 如果藉由申請專利範圍笛土反 申請專利範圍第1至5項中工之發明的話,則能夠製造 如果藉由申請專利項之半導體裝置。 因此,能夠製 則能夠生成 則能夠在步 (b)-i)所生成之結晶缺=項之發明的話,由於在步驟 造減低在絕緣膜下之漏;“:達到除氣效果: a ^ » φ ^ 丨L之半導體裝置《 戈口果藉由申凊專利範圍笛 取1 前述結晶缺陷。 国第8項之發明的話 如果藉由申請專利範園 驟(e)、於半導體基板中,員之發明的話,則能夠在步 成結晶缺陷。由於這種結s連接化合物膜之區域内,生 能夠製造減低在絕緣膜下:缺陷係達到除氣效果,因此, 在步驟(f)中,化合物膜係漏電流之半導體裝置。此外, 夠防止半導體膜(的材料)'雄^作用成為障壁用金屬,能 【元件編號之說明】 入至半導體基板中。 1 半導體裝置 1P 半導體裝置 2 半導體基板 2P 石夕基板 C:\ 總權\91\91115926\91115926(替換)-l_ptc 第20頁 1307157 五、發明說明(17) 2S 基板表面 3 元件隔離絕緣膜(絕緣月 3P 元件隔離絕緣膜 3K 開口 4 結晶缺陷 5、6、 • 7、8 電阻元件 5A 多晶紗膜 5P 電阻元件 IIP 金屬原子 12P 漏電流 22 不純物區域(第2區域) 22A 石申 23 ' 73 石夕化物膜(化 23A、 73A 金屬膜 50 ' 60 > 70 ' 80 多晶碎膜(半 51 、 61 '71 第1區域 52 、 62 、 72 第2區域 52A 砷(結晶缺陷激發粒子) 62A 氮(結晶缺陷激發粒子) 73 石夕化物膜 90 MOSFET 91 源極/>及極區域 92 閘極絕緣膜 93 多晶梦膜
C:\2D-CODE\9MO\91115926.ptd 第21頁 1307157
C:\2D-CODE\9MO\9m5926.ptd 第22頁 1307157
1307157 圖式簡單說明 圖。
C:\2D-CODE\9MO\91115926.ptd 第24頁

Claims (1)

  1. I3^!I^11592fi 卜,Μ正本 六、申請專利範圍 — 種半導體裝置,其具備有: 二ΐ基板表面之半導體基板; 在則述基板表面上之絕緣膜;以及 電阻元件,+、朱 連接在前述絕前述絕緣膜而面對前述基板表面並且 箭·+,* t彖馭上所配置之半導體膜來組成;其中 於楚·!導體膜’係包含第1區域以及結晶缺陷之密产古 第1區域内之第2區域,前述第!及第2區域平面度Λ 係呈橫向排列; 不匕埤十面俯視 針連接前述半導體膜之前述第2區域所配置且* :…體膜之材料和金屬間之化合物而組成之化置:: 2. 如申請專利範圍 導體膜之前述第I 其中,前述半 缺陷激發用粒Γ或,係包含激發前述結晶缺陷之結晶 3. 如申請專利範圍第2項之 晶缺陷激發用粒子,总—入μ 衣直兵中,刖述結 摻雜物之元素um前ϊ半導體膜而作用成為 子❶ 于導胆凡素、氮、氟和氬中之至少—種粒 4. 一種半導體裝置,其具備有: 具有基板表面之半導體基板; ί Ϊ: 口而配置在前述基板表面上之絕緣膜; 前= ;接在前述開口内之前述基板表面,* ΪΪ 金屬間之化合物而組成;以及 ^兀件,由透過前述絕緣膜而面對前述基板表面同時
    \\Α326\總檔\91 \9]丨15926\91115926(替換)-i .ptc 1307157 Λ I 曰 —-----—案號 ___ 六、申請專利範圍 連接在前述化合物膜上所莫 5 _如申往直別〜 1之+導體膜來組成。 T 〇月專利旄圍第4項之半| @ f . Φ @ , 在前述開口内之前、+.里4c生千V體裝置,其更具備形成 板呈相反,述土板表面内並且具有與前述半導體基 极主祁反之導電型之不純物區域。 6. 如申請專利範圍第}或彳項之 > 半導體膜,係、包含多 +導肢裝置、、中’則述 某一種。 3夕、,,〇曰曰+ V體膜和非結晶半導體膜中之 7. —種半導體裝置之製造方法, 驟(;)以开乂及成與半導體基板之基板表面相接之絕緣膜的步 (^)在别述絕緣膜上,形成作為電阻元件之半導體膜的 步驟,此外, ^述步驟(b)係包含(b)-l)增大平面俯視中之前述半導 體臊之一部分區域内之結晶缺陷密度的步驟。 8·如申請專利範圍第7項之半導體裝置之製造方法,其 中’前述步驟(b ) -1 ),係包含: (b) 1-1)在前述半導體膜之前述一部分區域之附近,發 生合金化反應的步驟;以及 (b) -1-2)對於前述半導體膜之前述一部分區域,進行離 子植入的步驟。 9. 一種半導體裝置之製造方法,其具備有: (c) 形成具有開口且與半導體基板之基板表面相接之絕 緣膜的步驟; (d) 在前述開口内之前述基板表面上,形成金屬膜的步
    C: \ 總檔\91 \91115926\91115926(替換)-1. pt c 第26頁 1307157
    (::\總檔\91\91115926\91115926(替換)-14^
    第27頁
TW091115926A 2001-07-31 2002-07-17 TWI307157B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001231186A JP2003045880A (ja) 2001-07-31 2001-07-31 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TWI307157B true TWI307157B (zh) 2009-03-01

Family

ID=19063273

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091115926A TWI307157B (zh) 2001-07-31 2002-07-17

Country Status (4)

Country Link
US (1) US6838747B2 (zh)
JP (1) JP2003045880A (zh)
KR (1) KR100479891B1 (zh)
TW (1) TWI307157B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100974403B1 (ko) * 2008-05-07 2010-08-05 백상현 공기주입식 복대
US9012313B2 (en) * 2013-03-15 2015-04-21 Globalfoundries Inc. Semiconductor device including a resistor and method for the formation thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4597163A (en) * 1984-12-21 1986-07-01 Zilog, Inc. Method of improving film adhesion between metallic silicide and polysilicon in thin film integrated circuit structures
JPS6454760A (en) * 1987-08-26 1989-03-02 Ricoh Kk Image sensor unit
USH546H (en) * 1988-02-26 1988-11-01 The United States Of America As Represented By The Secretary Of The Air Force Formation of thin-film resistors on silicon substrates
EP0365690B1 (en) * 1988-05-07 1999-12-22 Seiko Epson Corporation Semiconductor device and semiconductor memory device
US5254870A (en) 1988-05-07 1993-10-19 Seiko Epson Corporation Static random access memory having memory cells with electric field shielding for cell load resistances
JP2797371B2 (ja) 1989-02-10 1998-09-17 ソニー株式会社 マスタスライス方式の半導体集積回路装置及びその製造方法
EP0382415B1 (en) 1989-02-09 1994-09-28 Sony Corporation Semiconductor integrated circuit devices
JP2718757B2 (ja) * 1989-05-16 1998-02-25 株式会社東芝 Mos型半導体装置及びその製造方法
US5059554A (en) * 1989-06-23 1991-10-22 Sgs-Thomson Microelectronics, Inc. Method for forming polycrystalline silicon contacts
JPH05275620A (ja) * 1992-03-27 1993-10-22 Citizen Watch Co Ltd 半導体装置
JP2746499B2 (ja) 1992-05-15 1998-05-06 三菱電機株式会社 半導体装置及びその製造方法
JPH07221113A (ja) * 1994-01-31 1995-08-18 Toshiba Corp 半導体装置の製造方法
US5753560A (en) * 1996-10-31 1998-05-19 Motorola, Inc. Method for fabricating a semiconductor device using lateral gettering
JP3186708B2 (ja) * 1997-09-11 2001-07-11 日本電気株式会社 半導体装置の製造方法
US6362055B2 (en) * 1998-08-31 2002-03-26 Advanced Micro Devices, Inc. Method of gate doping by ion implantation
JP3547353B2 (ja) * 1999-11-24 2004-07-28 シャープ株式会社 半導体装置の製造方法
US6306718B1 (en) * 2000-04-26 2001-10-23 Dallas Semiconductor Corporation Method of making polysilicon resistor having adjustable temperature coefficients

Also Published As

Publication number Publication date
KR20030011539A (ko) 2003-02-11
JP2003045880A (ja) 2003-02-14
US6838747B2 (en) 2005-01-04
KR100479891B1 (ko) 2005-03-30
US20030025162A1 (en) 2003-02-06

Similar Documents

Publication Publication Date Title
TW518749B (en) Semiconductor device
JP5380567B2 (ja) 半導体装置
TWI297208B (en) Shared contact structure, semiconductor device and method of fabricating the semiconductor device
DE112011100788B4 (de) Elektrisches Bauelement, insbesondere CMOS-Bauelement, und Verfahren zum Herstellen eines Halbleiterbauelements
TW548799B (en) Method of manufacturing semiconductor device with offset sidewall structure
US9385050B2 (en) Structure and method to fabricate resistor on finFET processes
TW200529424A (en) Complementary field-effect transistors and methods of manufacture
TWI308393B (en) Split poly-sige/poly-si alloy gate stack
US20080227247A1 (en) Barrier dielectric stack for seam protection
TW201005922A (en) Semiconductor device and method for forming the same
TW201117323A (en) Semiconductor devices with improved local matching and end resistance of RX based resistors
TW200905882A (en) Semiconductor device and method for manufacturing the same
TW201108357A (en) Semiconductor device and manufacturing method therefor
TWI242802B (en) Semiconductor device having a HMP metal gate
TWI307157B (zh)
JP2006196610A (ja) 半導体装置及びその製造方法
TW200901465A (en) Semiconductor device having strain-inducing substrate and fabrication methods thereof
JP2817518B2 (ja) 半導体装置およびその製造方法
JPS6194370A (ja) 半導体装置の製造方法
JPS6165470A (ja) 半導体集積回路装置
JP2001223177A (ja) シリサイド構造及びその形成方法
US20240186394A1 (en) Gate Dielectric for Bonded Stacked Transistors
TW200849599A (en) Semiconductor device having a dual gate electrode and methods of making the same
JPH02203565A (ja) 半導体装置及びその製造方法
JP2000100972A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees