JP2797371B2 - マスタスライス方式の半導体集積回路装置及びその製造方法 - Google Patents

マスタスライス方式の半導体集積回路装置及びその製造方法

Info

Publication number
JP2797371B2
JP2797371B2 JP1031977A JP3197789A JP2797371B2 JP 2797371 B2 JP2797371 B2 JP 2797371B2 JP 1031977 A JP1031977 A JP 1031977A JP 3197789 A JP3197789 A JP 3197789A JP 2797371 B2 JP2797371 B2 JP 2797371B2
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
circuit device
master slice
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1031977A
Other languages
English (en)
Other versions
JPH02211663A (ja
Inventor
茂 森内
仁 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1031977A priority Critical patent/JP2797371B2/ja
Priority to EP90301089A priority patent/EP0382415B1/en
Priority to DE69012848T priority patent/DE69012848T2/de
Priority to KR1019900001392A priority patent/KR0183014B1/ko
Priority to US07/476,606 priority patent/US5101258A/en
Publication of JPH02211663A publication Critical patent/JPH02211663A/ja
Application granted granted Critical
Publication of JP2797371B2 publication Critical patent/JP2797371B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11801—Masterslice integrated circuits using bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11896—Masterslice integrated circuits using combined field effect/bipolar technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本願の発明は、基本素子としてバイポーラトランジス
タ素子を含んでいるマスタスライス方式の半導体集積回
路装置及びその製造方法に関するものである。
〔発明の概要〕
請求項１の発明は、上記の様なマスタスライス方式の
半導体集積回路装置において、少なくとも使用されてい
ないバイポーラトランジスタ素子上に抵抗素子を形成す
ることによって、抵抗素子以外の基本素子の集積度を高
めることができる様にしたものである。
請求項２の発明は、上記の様なマスタスライス方式の
半導体集積回路装置の製造方法において、回路の設計工
程後で且つ基本素子に対する配線工程前に抵抗素子を形
成することによって、抵抗素子以外の基本素子の集積度
を高めることができ、基本素子の全体的な使用率を高め
ることができ、更に回路のレイアウトも容易である様に
したものである。
〔従来の技術〕
バイポーラトランジスタ素子を使用する回路では、抵
抗素子も同時に使用されるのが一般的である。また、マ
スタスライス方式の大きな目的の一つは、ウエハ工程を
短縮である。
このため、基本素子としてバイポーラトランジスタ素
子を含んでいる従来のマスタスライスでは、抵抗素子も
拡散抵抗として半導体基体中に作り込まれていた。
なお、基本素子としてバイポーラトランジスタ素子を
含んでいるマスタスライスとしては、バイポーラマスタ
スライス、Bi−MOSマスタスライス、Bi−CMOSマスタス
ライス（例えば、日経エレクトロニクス1988.4.18（No.
455）p.227−241）等があるが、何れも上述の様な構成
を有している。
〔発明が解決しようとする課題〕
ところが、抵抗素子が拡散抵抗として半導体基体中に
作り込まれていると、抵抗素子以外の基本素子の集積度
が当然に低い。
また、抵抗素子が拡散抵抗として半導体基体中に作り
込まれていると、抵抗素子の配置や抵抗値等を個々の回
路に対して最適化することができない。このため、例え
ば、回路記述上の１本の抵抗素子を実現するためにマス
タスライス中の数本の抵抗素子が必要になる。この結
果、抵抗素子とそれ以外の基本素子との使用率のバラン
スがくずれ、基本素子の全体的な使用率が低くなってし
まう。
また、抵抗素子の配置や抵抗値等を個々の回路に対し
て最適化することができないので、回路のレイアウトも
容易でない。
〔課題を解決するための手段〕
請求項１のマスタスライス方式の半導体集積回路装置
では、少なくとも使用されていないバイポーラトランジ
スタ素子16上に抵抗素子22が形成されている。
請求項２のマスタスライス方式の半導体集積回路装置
の製造方法では、回路の設計工程後で且つ基本素子15、
18に対する配線工程前に抵抗素子22を形成している。
〔作用〕
請求項１のマスタスライス方式の半導体集積回路装置
では、半導体基体13中には抵抗素子が形成されていなく
てもよい。
請求項２のマスタスライス方式の半導体集積回路装置
の製造方法では、使用しないバイポーラトランジスタ素
子16上にも抵抗素子22を形成することができるので、半
導体基体13中には抵抗素子を形成しない様にすることが
できる。
また、半導体基体13中に形成されている基本素子15、
16、18に影響されることなく抵抗素子22の配置や抵抗値
等を決定することができるので、これらを個々の回路に
対して最適化することができる。
〔実施例〕
以下、バイポーラマスタスライス方式の半導体集積回
路装置に適用した本願の発明の一実施例を、図面を参照
しながら説明する。
本実施例のマスタスライスでは、Ｐ型の半導体基体11
及びＮ型のエピタキシャル層12から成る半導体基体13中
で且つ素子分離領域14に囲まれている領域に、NPNバイ
ポーラトランジスタ素子15、PNPバイポーラトランジス
タ素子16、SiN膜から成る誘電体膜17を有するMIS容量素
子18等が形成されている。
しかし、抵抗素子は形成されておらず、また、半導体
基体13の表面はSiO2膜から成る絶縁膜21によって覆われ
ており、この絶縁膜21にはまた電極窓も形成されていな
い。
本実施例では、この様な状態のマスタスライスに基い
て回路設計を行い、例えばPNPバイポーラトランジスタ
素子16は使用しないことになると、このPNPバイポーラ
トランジスタ素子16や素子分離領域14上の絶縁膜21内
に、多結晶Si層から成る抵抗素子22を形成する。
この抵抗素子22は、絶縁膜21内に形成されるので、次
に形成する配線の障害とならない限り、半導体基体13中
に既に形成されている素子15、16、18に影響されること
なく、任意の位置に配置することができる。
また、抵抗素子22の長さや幅を自由に決定することが
でき、抵抗素子22形成時の不純物のドーズ量を変化させ
ることもでき、更にマスクを追加して不純物のドーズ量
を部分的に変化させることもできるので、抵抗素子22の
抵抗値も自由に決定することができる。
その後、使用素子に対する電極窓23を開口し、更に配
線24を形成する。
以上の様な本実施例では、半導体基体13中には抵抗素
子が形成されていなくてもよい。従って、抵抗素子22と
他の素子15、16、18との個数の比にもよるが、抵抗素子
22が半導体基体13中に形成されている場合に比べて、素
子15、16、18の密度を通常は２倍以上に高めることがで
きる。
また、抵抗素子22の配置や抵抗値等を個々の回路に対
して最適化することができるので、回路のレイアウトも
容易である。
なお、以上の本実施例はバイポーラマスタスライス方
式の半導体集積回路装置に本願の発明を適用したもので
あるが、Bi−MOSマスタスライス方式やBi−CMOSマスタ
スライス方式等の半導体集積回路装置にも本願の発明を
適用することができる。
〔発明の効果〕
請求項１のマスタスライス方式の半導体集積回路装置
では、半導体基体中には抵抗素子が形成されていなくて
もよいので、抵抗素子以外の基本素子の集積度を高める
ことができる。
請求項２のマスタスライス方式の半導体集積回路装置
の製造方法では、半導体基体中には抵抗素子を形成しな
い様にすることができるので、抵抗素子以外の基本素子
の集積度を高めることができる。
また、抵抗素子の配置や抵抗値等を個々の回路に対し
て最適化することができるので、基本素子の全体的な使
用率を高めることができ、回路のレイアウトも容易であ
る。
【図面の簡単な説明】
図面は本願の発明の一実施例の側断面図である。 なお図面に用いた符号において、 13……半導体基体 15……NPNバイポーラトランジスタ素子 16……PNPバイポーラトランジスタ素子 18……MIS容量素子 22……抵抗素子 24……配線 である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/118

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】基本素子としてバイポーラトランジスタ素
    子を含んでいるマスタスライス方式の半導体集積回路装
    置において、 少なくとも使用されていない前記バイポーラトランジス
    タ素子上に抵抗素子が形成されているマスタスライス方
    式の半導体集積回路装置。
  2. 【請求項２】基本素子としてバイポーラトランジスタ素
    子を含んでいるマスタスライス方式の半導体集積回路装
    置の製造方法において、 回路の設計工程後で且つ前記基本素子に対する配線工程
    前に抵抗素子を形成するマスタスライス方式の半導体集
    積回路装置の製造方法。
JP1031977A 1989-02-09 1989-02-10 マスタスライス方式の半導体集積回路装置及びその製造方法 Expired - Fee Related JP2797371B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1031977A JP2797371B2 (ja) 1989-02-10 1989-02-10 マスタスライス方式の半導体集積回路装置及びその製造方法
EP90301089A EP0382415B1 (en) 1989-02-09 1990-02-02 Semiconductor integrated circuit devices
DE69012848T DE69012848T2 (de) 1989-02-09 1990-02-02 Integrierte Halbleiterschaltungsanordnungen.
KR1019900001392A KR0183014B1 (ko) 1989-02-10 1990-02-06 마스터슬라이스 방식의 반도체 직접회로 장치 및 그 제조방법
US07/476,606 US5101258A (en) 1989-02-09 1990-02-07 Semiconductor integrated circuit device of master slice approach

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1031977A JP2797371B2 (ja) 1989-02-10 1989-02-10 マスタスライス方式の半導体集積回路装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH02211663A JPH02211663A (ja) 1990-08-22
JP2797371B2 true JP2797371B2 (ja) 1998-09-17

Family

ID=12346008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1031977A Expired - Fee Related JP2797371B2 (ja) 1989-02-09 1989-02-10 マスタスライス方式の半導体集積回路装置及びその製造方法

Country Status (2)

Country Link
JP (1) JP2797371B2 (ja)
KR (1) KR0183014B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2716003B2 (ja) * 1995-06-29 1998-02-18 日本電気株式会社 マスタスライス方式半導体装置の製造方法
JP2003045880A (ja) 2001-07-31 2003-02-14 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54108588A (en) * 1978-02-14 1979-08-25 Nippon Telegr & Teleph Corp <Ntt> Structure of large-scale integrated circuit chip
JPS5636153A (en) * 1979-08-31 1981-04-09 Mitsubishi Electric Corp Semiconductor integrated circuit
GB8504725D0 (en) * 1985-02-23 1985-03-27 Standard Telephones Cables Ltd Integrated circuits

Also Published As

Publication number Publication date
KR900013636A (ko) 1990-09-06
JPH02211663A (ja) 1990-08-22
KR0183014B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
US4965220A (en) Method of manufacturing a semiconductor integrated circuit device comprising an MOS transistor and a bipolar transistor
US5278085A (en) Single mask process for forming both n-type and p-type gates in a polycrystalline silicon layer during the formation of a semiconductor device
CA1142261A (en) Interconnection of opposite conductivity type semiconductor regions
AU595169B2 (en) Method for manufacturing a semiconductor device
US3387193A (en) Diffused resistor for an integrated circuit
Okada et al. A new polysilicon process for a bipolar device-PSA technology
JP2797371B2 (ja) マスタスライス方式の半導体集積回路装置及びその製造方法
JPS6272144A (ja) 半導体装置
US5288651A (en) Method of making semiconductor integrated circuit device including bipolar transistors, MOS FETs and CCD
US4109273A (en) Contact electrode for semiconductor component
US5101258A (en) Semiconductor integrated circuit device of master slice approach
JP3113202B2 (ja) 半導体装置
JPH0311107B2 (ja)
JPS6241422B2 (ja)
EP0428067A2 (en) Semiconductor integrated circuit and method of manufacturing the same
EP0427253A2 (en) Semiconductor integrated circuit device including bipolar transistors, MOS FETs and CCD
JP2936615B2 (ja) 半導体装置の製造方法
JP2850345B2 (ja) マスタスライス方式の半導体集積回路装置
JP2993039B2 (ja) 能動層積層素子
JP2910456B2 (ja) マスタースライス方式集積回路装置
JPH0310234B2 (ja)
JPS59184523A (ja) バイポーラトランジスタの製造方法
JPS60145651A (ja) 半導体集積回路の抵抗形成方法
JPS6182446A (ja) 半導体装置の製造方法
JPH1050853A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees