TWI305936B - Ion implanting methods - Google Patents

Ion implanting methods Download PDF

Info

Publication number
TWI305936B
TWI305936B TW095120643A TW95120643A TWI305936B TW I305936 B TWI305936 B TW I305936B TW 095120643 A TW095120643 A TW 095120643A TW 95120643 A TW95120643 A TW 95120643A TW I305936 B TWI305936 B TW I305936B
Authority
TW
Taiwan
Prior art keywords
features
substrate
pair
feature
value
Prior art date
Application number
TW095120643A
Other languages
English (en)
Other versions
TW200703477A (en
Inventor
Randall Culver
Terrence B Mcdaniel
Hongmei Wang
James L Dale
Richard H Lane
Fred D Fishburn
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW200703477A publication Critical patent/TW200703477A/zh
Application granted granted Critical
Publication of TWI305936B publication Critical patent/TWI305936B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Saccharide Compounds (AREA)

Description

1305936 九、發明說明: 【發明所屬之技術領域】 本發明關於離子佈值。 【先前技術】 離子佈值係—種枝,藉此㈣㈣人-基板中。取決 於給予該等原子或分子的驅動能量,可將高能、帶電荷原 子或分子佈值於該基板之外表面區域,及/或較深人地佈值 於該基板内。就一典型的運用而言,離子佈值會引導傳導 性強化摻雜物離子進人並穿過半導體基板(例如a為結晶石夕) 表面。藉由.選擇-適當的佈值物種、一佈值劑量以及佈值 能董,技術人員便可於一基板内形成所需區域。
許多離子佈值技術會驅使該等佈值物種從與該基板之一 般/整體取向成垂直/正角的方向進入該基板中。然而,於部 伤實例中’十分需要形成至少部份接收於一結構或特徵之 下的佈值區域’其中該結構或特徵係於該基板上形成。欲 將其完成,則離子佈值可以與直角成一角度的情況下加以 進灯’藉此至少部分接收之佈值區域位於一從該基板突出 的結構/特徵之下。然而,於半導體積體電路製造產業内部 的趨勢已使得該等特徵變得更高且更為靠撤在—起。如此 可有效排除(或至少減輕)—成角離子佈值方法可有效提供 一欲接收於一特徵下之佈值區域的角度。 雖然本發明的目的在處理上述經確認之問題,但並不限 於此。本發明僅受附件申請專利範圍如文字表述的限制J 包括對本說明書之說明或其他限制參考),以及其相春原理 I31676.doc 1305936 所限制。 【發明内容】 本發明包括離子佈值方法。於—項實施方案中,一離子 =方法包括形成一對從一基板向外突出之具間隔且鄰近 的特徵。該對具間隔之特徵的至少最外部份係藉_於該等 =徵域收之圖案化光阻層而彼此予以橫向拉離,且該圖 ”化光阻層具有其中—接收於該對具間隔特徵中間之開 二當此等具間隔特徵係施加橫向拖拉,—物種便予以離 ^基板材料巾’其中低㈣對具間隔特徵接收該基 加以移除。❹之後,遠圖案化光阻層係從該基板 於一項實施方案中,—離子佈值方法包括形成_對從一 二:外突出之具間隔且鄰近的特徵。在該等特徵上形成 :有一接收於該等特徵中間之開口的圖案化光阻 :、、、疋第一組光阻處理參數,其將導致該對特徵之最 外部份的第一橫向分離。運 第一組光阻處理參數於該 形成-圖案化光阻層,其會導致該等特徵之最外 圖一橫向分離’該分離係比該第一橫向分離大。該 =匕光阻層出現於該等特徵上,一物種便予以離子佈值 材料中,其中低於該對具間隔特徵接收該基板材 2在該離子佈值之後,該圖案化光阻層便從該基板加以 移除。 於—項實施方案中,一籬早欲 向外突出之第-、第二以 法包括形成從一基板 第一特彳政《該第二特徵係接收 111676.doc 1305936 於該等第-以及第三特徵的中間。該等第 之至少最外部份係藉—接收-特徵 妖叹於忒寺弟一、第二以及第三特 欲上之圖案化光阻層, 饤 %朝向5亥第二特徵向内橫向拖拉。 该圖案化光阻層係整個接收 搔收於忒專第一與第三特徵之間的 特徵與橋上。該圖案化光阻層會橫向曝露該等第—以 :第三特徵之外側壁。當該等第-以及第三特徵橫向拖 物種便予以離子佈值至該等第—以及第三特徵橫向
向外亚鄰近該等第—以及第三特徵之基板材料中,其中低 於該等第-以及第三特徵接收該基板材料。在該離子佈值 之後,該圖·案化光阻層便從該基板加以移除。 本發明亦涵蓋其它觀點以及實施方案。 【實施方式】 已提交本發明之揭示内容,以促進美國專利法「促進科 學及實用技術進步」(第丨章,第8節)的憲法目的。 根據本發明之觀點的第一項示範性離子佈值方法係參考 圖1至4加以說明。圖1顯示一一般利用參考編碼1〇指示之基 板片斷。此基板片斷包括一具有一系列自其向外突出之特 徵13、14、15以及16的基板12。基板12可能包括不同材料 之任一者或組合,且於一項具體實施例中較佳地係包括一 半導體基板。此文件之内文中,術語「半導體基板」或「半 導電基板」係定義成意味著任何包含半導電材料之結構, 其包括但不限於塊狀半導電材料,例如半導電晶圓(單獨成 在其上包含其他材料之裝配件内),以及半導電材料層(單獨 或在包含其他材料之裝配件内)。術語「基板」意指任何支 111676.doc 1305936 °'、、構其包括但不限於上述半導電基板。進一步地,在 本文件之内文中’術語「層」包括單數以及複數二者,除 非另有說明。於一項示範性實施方案中,基板12包括塊狀 半導電材料’例如本質上摻雜的單晶矽。當然亦含括替代 、 板其中絕緣體上半導體係為一示範性類型。 徵13、14、15以及16可能係相同尺寸與形狀,或尺寸 /、形狀其中至少一者不同。於所顯示之示範性具體實施例
中特傚13、14、15以及16包括場效電晶體閘極堆疊,其 包括-閘極介電層18、一導電層2〇以及一絕緣覆蓋區域 22 : —不範.性較佳閘極介電層包括二氧化矽,其具有μ埃 之不範性厚度。—示範性導電層2G包括m⑼埃之多晶 石二24、—厚度85埃之元素鈦層26、-厚度150埃之氮化鎢 :A #度100埃之70素鶴層30。-示範性較佳絕緣覆 :域材料包括氮化石夕’例如具有15〇〇埃之示 该等個別閘極堆疊13、14、s μ π…,泽且j 14、15以及16之示範性寬度,以及 於緊郯閘極堆疊間之分離距 之特糌㉚係75G埃。如此從而於顯示 之特铽間如供約3.5的空間縱橫比。 為了後續之討論,所說 — 〜 月之處理係者眼於特徵14以及 於该不靶性具體實施例中, j視為從基板12向外突出 之對具間隔且鄰近的特徵。太々% ^ 社Afw、甘& 本文進一步說明之處理,係 、-,口口至v —其内接收該等主 S3 12 I- 特谜之共同斷面,而無須參 报暴扳12上所接收之全 之最外…八… 對具間隔特徵14以及15 之取外邛伤於所顯示之斷 離25。於-項較佳了視為具有一橫向分離距 佳實細方案尹,該對特徵具有至少3.0之縱 I11676.doc 1305936 也、比且其間之間隔亦具有至少3·〇之縱橫比,例如於顯示 斷面中夕;从· · /、乾性,4示間隔31。此外,於一項較佳實施方案 中忒對特徵具有至少4.0之縱橫比,且其間之間隔亦具有 至少4.0之縱橫比。 參考圖2’該對具間隔特徵14以及15之最外 收於特徵Η以及15上之圖案化光阻層32而彼此予:向: 離且其中光阻層32具有-其内接收於該對具間隔特徵14 Ζ及中間之開口 34。於本文件之内文中,光阻係包括一 =用化合物之任何材料,其會回應對光化能或其類似物 之+露而經.歷化學反應,使得該材料能夠在運用溶劑或盆 他接續光化能曝露之處理而圖案化。層32可能在光阻之^ 包:若干材料/層。於一項較佳實施方案中,圖案化光阻層 32包括—有機光阻。 本發明係藉上所說明示範性較佳具體實施例對—標稱厚 =為3,15〇埃之SEPR701光阻層(其可取自shin_Etsu ⑽咖Co·,Ltd·;日本、東京1〇〇 〇〇〇4 ;千代田區、大 手町二丁目、6-D的運用,而簡化實施。此光阻會經受一 9〇 :、鐘之的預曝光料,’然後—川秒鐘之工耽的後曝 :烤。於光阻層32内之開口34尺寸標稱上選定寬度為從 .4至5微米’而長度則為從0.1微米至100微米。如此導 =該對特徵之每-特徵與基板12之正交偏離成6。(其中垂 直線係以編碼40加以顯示)的橫向拖拉。 較佳地’對該對之示範性特徵14以及15之每一特徵的橫 °也拉’係與該基板之正交偏…。至1G。,其中與該基板之 111676.doc •10· 1305936 正交偏離5。至8。的範圍係尤佳。此外,於一項示範性較佳 具體實施例中,於少於該對之特徵14以及15之每一特徵的 全部上接收圖案化光阻層32。力所顯示之示範生具體實施 例中,於該對之特徵14以及15之每一特徵的5〇%上接收該 圖案化光阻層。當然,本發明亦考量於少於該等特徵之每 :特徵之50%以及多於該等特徵之每一特徵之5〇%上接收 該圖案化光阻層。圖2顯示導致特徵14以及15最外部份之橫 向分離35的橫向拖拉大於橫向分離25之橫向拖拉。 參考圖3,且其中具間隔的特徵14以及15係彼此橫向拉 離,一適當,的物種係予以離子佈值至基板12之材料中,其 中該基板12之接收係較該對具間隔的特徵14以及。低。此 係顯示為形成一示範性擴散區域38。於一項示範性具體實 施例中,所佈值之物種包括一傳導性強化摻雜物,例如佈 值達從1 X 1011物種化„12至1 χ 1〇15物種/cm2之示範性劑量的 硼或砷。該離子佈值一般而言可能與該基板正交,藉此低 於該對具間隔的特徵14以及15接收該等佈值物種以及區 域,然而至少在佈值時並非亦於其下。據此,「較低」就其 自身而言,在本文件之内文中無須於一特徵下進行佈值。 然而替代地,且根據本發明所意欲克服之問題較佳地,該 離子佈值係與該基板垂直線成部份夹角而進行(即與正交 1。至10。),且據此在佈值時亦至直接接收於特徵14以及 下的部份基板材料中。例如,圖3顯示與基板12正交方向4〇 之角度之示範性箭頭,且其中至少部份所顯示之擴散區域 %係至少部份接收於特徵丨4以及1S之下。據此,於一項實 H1676.doc 1305936 她方案中,對該對具間隔特徵之至少最外部份的橫向拖 拉,會提供較大空間以使得關於其上接收著特徵14以及15 ,基板材料的一成角離子佈值能夠發生,且不考慮該佈值 物種U直㈣收於料突出特徵之下。離子佈值之角 —非正交,則可能與由該拖拉所產生之該對特徵最外 晶的角度相g,或可能比此拖拉之角度大或小之角度。 參考圖4’圖案化光阻層32於該離子佈值之後已然從基板
2予以移除。该移除可能藉由任何既有或尚待研發的技 術 不範性既有技術係藉由氧電漿灰化。典型地且較佳 $,圖案化.光阻層32之移除將使特徵14以及15最外部份之 毛、向刀離,與圖案化光阻層32接收於特徵14以及15上時相 比私度減小。此橫向分離之程度減小可能僅為部份地,或 較佳地亦可能變成該圖案化光阻層形成之前的程度。圖4 顯示,範性處理,藉此圖2之橫向分離35已然減小而回到圖 1之祆向分離25。當然,本發明之觀點會涵蓋橫向分離程度 =無減小部分’以及橫向分離程度減小至與該綠形成之 前的起始值不同的某些值。 對鄰近具間隔特徵或其他特徵之至少最外部份的橫向拖 可月b藉由本文中所揭示之任何方法,或隨後將加以研 么之方去而發生。所發現可影響具間隔特徵之橫向拖拉程 度的因素包括光_組成物以及該具間隔特徵的高度。例 如’較高的特徵趨向於導致―較大程度之橫向拖拉。此外, 根據所有、’儿積後之處理趨於經歷一較高程度縮小的光阻劑 ’且成物,則會趨於產生比該等表現較低程度縮小者強的橫 111676.doc 12- 1305936 a匕拉另外且不考慮特徵高度與光阻劑組成物,降低預 +光)t、烤度及/或預曝光烘烤時間會趨於增加隨後的縮 小,且從而增加鄰近具間隔特徵的橫向拖拉程度。同樣地 且無論如何,增加後曝光供烤溫度及/或時間之至少一者亦 會趨於使縮小最大化,且從而亦使鄰近具間隔特徵之最外 部份的橫向拖拉最大化。另外且無論如何,較厚的光阻層 會,較薄的光阻層趨於產生較強的橫向拖拉。 一:本么月之另一考慮觀點而言,一離子佈值方法包括從 =板向外突出之-對具間隔且鄰近特徵的形成,例如且 =錯合圖⑽作說明為範例。—第_組光阻處理參數 係,、丄決疋’而將導致該對特徵最外部 該分離係根據於該等特徵上形成具有—收= 的圖案化先阻層。例如且僅引以為範例,該 第一、、且光阻處理參數可能經決定而導致該對具間 最外部份的第一橫向分離,與 ' 導致比該等間隔特徵初形成時之= -橫向分離。此第-組光阻處理參數::乎大 度、預曝光處理、後曝光處理等其中一=包括先阻層厚 合’例如上文中所說明。 $纟以上的組 對此第-組光阻處理參數之決定 具有該等特徵之基板上形成一光阻居纟,可能藉由於-處理參數而發生的橫向拖拉程度(若;以及百對由所採用之 能並非正是隨後將發生處理的基板,。、η仃置測。该基板可 另外,該第一組處理參數之、+ 可此正疋該基板。 “亦可能藉由電腦或其他模 111676.doc -13· I3〇5936 "〃光阻實際上於任何基板上形成β ^後,運用_第二組光阻處理參數於該等特徵上形成一 八雜化光阻層’其會導致該等特徵之最外部份的第二橫向 刀離,該分離係比該第一橫向分離大。僅引以為範例: :=2予以顯示。於-項實施方案中,該第二阻光阻 c括該圖案化光阻層之一厚度,其中該厚度係比 _ -阻處理參數中者數值為大。於一項實施方案中, 第一組光阻處理參數包括—預曝光 光烘烤時間其中至少一者,幻“… 及預曝 夕者其係比該第一組光阻處理來數 中者數值為·小。於一頂眘浐士本土 " “ 於項實Μ案中’該第二組光阻處理參 —已括-後曝光烘烤溫度以及—後曝光烘烤時間其中至少 =、’其係比㈣-組光阻處理參數中者數值為大。該等 弟-以及第二組所述的光阻處理參數之任_者亦可 組合。 、-旦該圖案化光阻制於該等特徵之上,則—物種便予 2離子佈值至基板材料中,其中該基板材料之接收係比該 1隔特徵低’例如上文中結合圖3所作顯示與說明。 於該離子佈值之後,該圖案化光阻層係從該基板予㈣ 除’例如圖4所作顯示以及上文所作說明。典型地且較佳 地’該圖案化光阻層之移除將使該等特徵最外部份之橫向 分離,與該圖案化光阻層接收於該等特徵上時相比程度減 小。除此之外’示範性較佳的處理係如上文中結合該等第 一個說明之實施方案以及本發明之觀點所作說明。 根據本發明之若干觀點的另一示範性離子佈值方法係參 111676.doc -14· 1305936 一 至9加以說明。圖5以及6顯示一基板片斷…包括 土㈣。基板50包括半導電作用區區域“,以及 絕緣隔離區域56,其包括例如二氧化石夕與氮化石夕复^ 或-者以上。所顯示之複數個特徵”、6〇、以、 :;Γ=外形成並突出。於所顯示之示範性具體實施 =,㈣特徵包括場效電晶體閉極堆疊,其具有例如鱼 個㈣之具體實施例相同的示範性結構與設計。同、 等特徵可能係相同尺寸與形狀,或尺寸與形狀其 至^者不同。於—項示範性較佳具體實施例中 特徵具有至.少3.0之縱橫比,而於另—實施方㈣,則2 至少4.0之縱橫tt。„鄰近特徵間的分離距離可 :之該等特徵的寬度相同,或不同。為了後續之討論彳 ⑽、62以及64可視為包括從基板⑼向外突出之第一、第 二以及第三特徵,且其中第二特徵以係接收於第一特徵⑼ 與第三特徵64的中間。於-項實施方案中,特徵62包括一 虛設閑極。於本文件之内文中,一「虛設閘極」係1極線 其不形成該可操作電路之—可操作部份,且其可予以接地 或不然則在電路操作期間予以固持至-不可操作之電位。 上述虛設閘極可於電路製造期間提供,以促使製造一致形 狀閘極線以及閘極線間之間隔。 參考圖7,第一特徵60與第三特徵64之至少最外部份係分 別藉由-接收於該等第一、第二以及第三特徵6〇、62以及 64之圖案化光阻層7〇,而已朝向第二特徵62向内橫向拖 拉。圖案化光阻層70較佳地係具有相對於光阻層32與該等 111676.doc •15- 1305936 結合該第一個說明之具體管餘点丨^ p 菔只施例相同屬性。此外較佳地, 可如上文中所說明施加所說明 兄明之k向拖拉而進行處理。圖 案化光阻層70係整個接收於第_ 、弟一特徵62之上,且於所顯示 斷面中橋接於第一特徵60與第= 、禾一特被64之間。此外,圖案 化光阻層7 0會橫向曝露第一牲傲 ^ 特徵6〇與第三特徵64之外側壁 67。較佳地,每一該等第一 及第二特徵之隶外部份的橫 向拖拉係與該基板正交從j 5彳 '、 又仗i至10 ,其中一較狹窄的較佳範 圍係與該基板正交從5。至8。。R安儿& 〃 w 圖案化光阻層70較佳地係接 收於少於第一特徵60以及第三特徵64之全部上,如所顯 示二該圖案-化光阻層可能接收於約該等第一以及第三特徵 之每一特徵之5〇%上; 該等第一以及第三特徵之每 特徵之5 0 %上;或約多於★玄蓉笛 ^ 寻第一以及第三特徵之每一 特徵之5G%上。僅引以為範例,圖7顯示的圖案化光阻層 係接收於約該等第-以及第三特徵之每-特徵之40%上。 生參考® 8’且當圖案化光阻層7()對該等第—以及第三特徵 橫/向拖拉’-物種便予以離子佈值至第一特徵⑼以及第三 特徵64仏向向外並鄰近第—特徵6G以及第三特徵64之基板 中’且低於第一特徵60以及第三特徵64接收該基板材 ;從而形成所說明之佈值區域75。該離子佈值可正交該 基板而進;f干,Μ & , 丁精此一般而言該等佈值區域將包括極小 的部份,复5: , } ^、至夕於佈值時直接接收於該等第一以及第三 如所顯示替代地且尤佳地,該離子佈值係與該基 板正交成一 及第- 珣度進行,且從而,傳導至接收於該等第一以 、徵下的基板材料中。離子佈值之角度,若非直角, 111676.doc -16- 1305936 則可能與由該拖拉所產生之特徵60以及64最外部份的角度 相同,或可能比此拖拉角度大或小的角度。例如,無論是 正交或以與正交成一角度而佈值,較佳地係如上文中結合 該第一個說明的具體實施例所說明。 參考圖9且在該離子佈、值之後,圖案化光阻層7〇(未顯示) 已然從該基板予以移除。參考該第一個說明的具體實施例 時/對該圖案化光阻層之該移除一般地且較佳地會減少該
等第一以及第二特徵之最外部份從該第二特徵橫向分離的 程度。該橫向分離程度之減少對該圖案化光阻層形成前之 程度而言可.能僅為部份地,或完全地。除此之外,處理係 如上文說所說明。 依條例’本發明已就結構及方法特徵料的詳細程度 、飞月然而應明白’本發明並不限於顯示及說明的特 定特徵,因為本文中所揭示的構件包含實施本發明的較佳 因此’本發明之任何形式或修改皆屬於根據等效物 教V内容適當解釋的隨㈣請專圍 【圖式簡單說明】 下文中將參考以下附圖說明本發明之較佳具體實施例。 圖Η系係根據本發明之—觀 性斷面圖; 往序中基板片斷之不意 圖2係處於接續圖1所顯 ^ ‘…、处乂驟的圖1基板片斷圖; 圖3係處於接續圊2所 円4孫卢认社这 ’ 处乂称的圖2基板片斷圖; 圖4係處於接續圖3所顯示之處理步 _係根據本發明—觀點 ::板片斷圖, 斤节—項替代性具體實 111676.doc 17 1305936 施例的基板片斷之示意性斷面圖; 圖6係圖5之俯視圖,其中圖5係透過圖6中之線5巧所截 取; 圖7係處於接續圖5所顯示之處理步驟的圖5基板片斷圖; 圖8係處於接續圖7所顯示之處理步驟的圖7基板片斷圖; 圖9係處於接續圖8所顯示之處理步驟的圖8基板片斷圖。 【主要元件符號說明】
10 基板片斷 12 基板 13 '特徵 14 特徵 15 特徵 16 特徵 18 閘極介電層 20 導電層 22 絕緣覆蓋區域 24 多晶梦層 26 元素鈇層 28 氮化鎢層 30 元素鎢層 31 間隔 32 圖案化光阻層 34 開口 38 擴散區域 111676.doc -18- 1305936 49 基板片斷 50 基板 54 半導電作用區區域 56 中間電絕緣隔離區域 58 60 62 64 66 67 70 75
特徵 特徵 特徵 特徵 特徵 -夕卜側壁 圖案化光阻層 佈值區域
111676.doc -19-

Claims (1)

1305936 、申請專利範圍: 一種離子佈值方法,其包括·· ^成一對具間隔且鄰近的特徵,其從—基板向外突出. 上:=Γ之至少最外部份係藉接收於該等特徵 圖::光阻層而彼此撗向拉離,且該圖案化光阻 二有—其中接收於該對具間隔特徵中間之開口; 具間隔特徵地橫向拖拉,—物種係予以離子佈 料;2材料中’低於該對具間隔特徵地接收該基板材 在該離.子佈值之後,該圖茔儿上 除。 傻2圖案化光阻層便從該基板加以移 2·如請求項1之方法 同。 3·如請求項1之方法 少一者係不同。 4.如請求項1之方法 其中該等特徵之尺寸以及形狀係相 其中該等特徵之尺寸以及形狀其中至 疊,其包括 域0 其中該等特徵包括場效電晶體閑極堆 閑極介電層、-導電層以及-絕緣覆蓋區 5. 6.
如:求項1之方法’其中該對特徵具有 且=間之一間隔具有至少30之縱橫比 如=求項1之方法’其中該對特徵具有 且其間之一間隔具有至少40之縱橫比 如請求们之方法,其中該圖案化光 阻。 至少3.0之縱橫比, 〇 至少4.0之縱橫比, 〇 阻層包括一有機光 111676.doc 1305936 2凊求項1之方法,其中該對特徵之每—特徵之該等最外 9 一:的該橫向拖拉’係與該基板之正交偏離2。至ι〇。。 、欠項8之方法’其中對該對特徵之每一特徵之最外部 該横向拖拉,係與該基板之正交偏離5。至8。。 =請求項i之方法,其中該圖案化光阻層之移除 最外部份之橫向分離,與該圖案化光阻層㈣ 於4對特徵上時相比程度減小。 W之方法,其中該圖案化光阻層之移除,㈣ 政之該最转份㈣向分離,與耗案化光阻層形 風之則相比程度減少。 -自之方法’其中該離子佈值係與該基板之正交成 13·如請2行’並至接收於該對特徵之下的基板材料中。 對且門G 12之H其中該離子佈值角度係等同於與該 I、間隔特徵最外部份之正 拖拉所導致。 J丹没/、由》亥秩向 14. 如請求項丨2 且門姓 ,”中該離子佈值角度係大於與該對 具間隔特徵最外部 "3T 拉所導致。 之正交偏離的角度’其由該橫向拖 15. 如請求項12之方 甘士 > 具間隔特徵最外部/ 子佈值角度係小於與該對 所導致。 ”之正父偏離的角度’由該橫向拖拉 16. 如請求項1之方法, 對特徵之每一特徵 17. 如請求項16之方法 ”中°亥圖案化光阻層係接收於少於該 之全部上。 中°亥圖案化光阻層係接收於約該 111676.doc I3〇5936 對特徵每一特徵之之50%上。 •如凊求項16之方法,其中該圖宰 ^ M系化先阻層係接收於少於 μ對特徵之每一特徵之50%上。 19.=求項16之方法’其中該圖案化光阻層係接收於多於 w對特徵之每一特徵之5〇%上。 2〇·—種離子佈值方法,其包括: 形成-對具間隔且鄰近的特徵,其從—基板向外突出; 2對具間隔特徵之至少最外部份藉接收於該等特徵上 圖案·化光阻層相對彼此而橫向拉離至與該基板正交 :。至!。。的,且該圖案化光阻層具有其中接收於該對 t間隔特徵中間之一開口,該對特徵具有至少3.0之縱橫 '’且其間之-間隔具有至少3_0之縱橫比; 當該等具間隔特徵橫向拖拉,—物種便予以離子佈值至 基板材料中’其中該基板之接收比該對具間隔特徵低; "亥離子佈值係與該基板垂正交夹—角度而進行,且至 收於該對特徵之下的基板材料中;以及 ^於違離子佈值之後’從該基板移除該圖案化光阻層; =圖案化光阻層之該移除將使該等特徵最外部份之橫向 分離’與該圖案化光阻層接收於該等特徵上時相比=度 減小。 21·—種離子佈值方法,其包括·· 形成:對具間隔且鄰近的特徵,其從一基板向外突出; 在該等特徵上形成具有其中接收於該等特徵中間之一 111676.doc 1305936 開口的-圖案化光阻層,決定一第一組光阻處理參數, 八將導致垓對特徵之最外部份的第一橫向分離; 運用一第二組光阻處理參數,於該等特徵上形成該圖 案化光阻層’其會導致該等特徵之最外部份的第二橫向 刀離,其係比該第_橫向分離大; 當該圖案化光阻層出現於該等特徵上,一物種便予以 離子佈值至基板材料中,其中低於該對具間隔特徵接收 該基板材料;以及 在該離子佈值之後,該圖案化光阻層便從該基板加以 移除。- 22’如请求項21之方法’其中該第:對光阻處理參數包括該 圖案化光阻層之-厚度’其係比該第—組光阻處理參數 中者數值為大。 ’ 23. 如請求項21之方法’其中該第二組光阻處理參數包括一 預曝光烘烤溫度以及一預曝光烘烤時間其中至少一者, 其係比該第一組光阻處理參數中者數值為小。 24. 如請求項23之方法,叾中該第二組光阻處理參數包括一 預曝光烘烤溫度,其係比該第—組光阻處理參數中者數 值為小。 25. 如請求項23之方法,其中該第二組光阻處理參數包括一 預曝光烘烤時間,其係比該第一組光阻處理參數中者數 值為小。 26. 如請求項23之方法,其中該第二組光阻處理參數包括一 預曝光烘烤溫度以及一預曝光烘烤時間,其係比該第一 111676.doc 1305936 組光阻處理參數中者數值為小。 27·如請求項21之方法’其中該第二組光阻處理參數包括一 後曝光烘烤溫度以及—後曝光烘烤時間其中至少一者, 其係比該第—組光阻處理參數中者數值為大。 28. 如請求初之方法’其中該第二組光阻處理參數包括— 後曝光洪烤溫度,其係比該第_組光阻處心㈣㈣ 值為大。 29. 如請求項27之方法,纟中該第:組光阻處理參數包括一 後曝光烘科間,其係比該第—組光阻處理參數中者數 值為大。- 30·如請求項27之方法’其中該第二組光阻處理參數包括一 後曝光烘烤溫度以及一後曝光烘烤時間,其係比該第一 組光阻處理參數中者數值為大。 31.如請求項21之方法,其中, 該第二組光阻處理參數包括一預曝光烘烤溫度以及一 預曝光烘烤時間其中至少一者,其係比該第—組光阻處 理參數中者數值為小;以及 «亥第一纟且光阻處理參數包括一後曝光焕烤溫度以及一 後曝光烘烤時間其中至少一者,其係比該第一組光阻處 理參數中者數值為大。 32_如明求項21之方法,其中該圖案化光阻層之移除將使該 對特徵最外部份之橫向分離’與該圖案化光阻層接收於 該對特徵上時相比程度減小。 33.如請求項32之方法,其中該圖案化光阻層之移除,使該 111676.doc 1305936 等特徵之取外部份的橫向分離,與該圖案化光阻層 之前相比程度減少。 34.如請求項21之方法,其中該離子佈值係與該基板正交相 :的-角度進行’並至接收於該對特徵之下的基板材料 35. 如1求項34之方法,其中該離子佈值肖度係等同於愈續 對具間隔特徵最外部份正交相夾的一角度,其由該横: 拖拉所導致。 36. 如請求項34之方法,其中該離子佈值角度係大於與該對 具間隔特.徵最外部份正交相夾的—角度,其由該橫向拖 拉所導致。 37. 如請求項34之方法,其巾該離子佈值角度係小於與該對 具間隔特徵最外部份正交相夹的—角度,其由該橫向拖 拉所導致。
3 8.如請求項21之方法 39,如請求項21之方法 少一者係不同。 其中該等特徵尺寸以及形狀係相同。 其中該等特徵尺寸以及形狀其中至 40. 如請求項21之方法,盆中兮笪^ 甲及專特徵包括場效電晶體閘極 堆疊’其包括-間極介電層、—導電層以及一絕緣覆蓋 區域。 41. 如請求項21之方法,其中該對特徵具有至少3。之縱橫 比,且其間之一間隔具有至少3〇之縱橫比。 42·如請求項21之方法,其中該對特徵具有至少4.0之縱橫 比’且其間之〆間隔具有至少4·0之縱橫比。 111676.doc 1305936 43 .如請求項21之方法,其中該圖案 阻。 44*如請求項21之方法,其中該圖案 每一該對特徵之全部上。 45.如請求項44之方法,其中該圖案 對特徵之每一特徵之50%上。 46·如請求項44之方法,其中該圖案 該對特徵之每一特徵之50%上。 47.如請求項44之方法,其中該圖案 該對特徵每一特徵之之5〇%上。 48·—種離子佈值方法,其包括: 化光阻層包括一有機光 化光阻層係接收於少於 化光阻層係接收於約該 化 光阻層係接收於少 於 化光阻層係接收於每— 從-基板向外突出形成第一、第二以及第三特徵;該 第二特徵係接收於該等第一以及第三特徵中間; 該等第-以及第三特徵之至少最外部份係藉接收於該 等第-、第二以及第三特徵上之一圖案化光阻層而朝向 該第二特徵向内橫向拖拉;該圖案化光阻層係整個接收 於該第二特徵之上,且橋接於該等第—以及第三特徵之 間;該圖案化光阻層會橫向曝露該等第m第三特徵 之外側壁; 當該等第一以及第三特徵施加橫向拖拉,一物種便予 ,離子佈值至該等第-以及第三特徵横向外側並鄰近該 等弟一以及第三特徵之基板材料中,且低於該等第一以 及第三特徵接收該基板材料;以及 在該離子佈值之德, 〜圖案化光阻層便從該基板加以 移除。 111676.doc
TW095120643A 2005-06-28 2006-06-09 Ion implanting methods TWI305936B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/168,893 US7329618B2 (en) 2005-06-28 2005-06-28 Ion implanting methods

Publications (2)

Publication Number Publication Date
TW200703477A TW200703477A (en) 2007-01-16
TWI305936B true TWI305936B (en) 2009-02-01

Family

ID=36997594

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095120643A TWI305936B (en) 2005-06-28 2006-06-09 Ion implanting methods

Country Status (9)

Country Link
US (1) US7329618B2 (zh)
EP (1) EP1897124B1 (zh)
JP (1) JP5093612B2 (zh)
KR (1) KR100976307B1 (zh)
CN (1) CN101208777B (zh)
AT (1) ATE479199T1 (zh)
DE (1) DE602006016442D1 (zh)
TW (1) TWI305936B (zh)
WO (1) WO2007001712A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5181710B2 (ja) * 2008-02-14 2013-04-10 住友電気工業株式会社 半導体装置の製造方法
CN111211039B (zh) * 2019-01-18 2020-11-20 合肥晶合集成电路有限公司 沟槽隔离结构的形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS515935B2 (zh) * 1972-04-17 1976-02-24
US4033797A (en) * 1973-05-21 1977-07-05 Hughes Aircraft Company Method of manufacturing a complementary metal-insulation-semiconductor circuit
US5155369A (en) * 1990-09-28 1992-10-13 Applied Materials, Inc. Multiple angle implants for shallow implant
JPH05110111A (ja) * 1991-10-21 1993-04-30 Mitsubishi Electric Corp 半導体装置の製造方法
JPH06151350A (ja) * 1992-11-13 1994-05-31 Sony Corp 半導体装置の製造方法
US5376578A (en) * 1993-12-17 1994-12-27 International Business Machines Corporation Method of fabricating a semiconductor device with raised diffusions and isolation
JPH0822965A (ja) * 1994-07-05 1996-01-23 Kawasaki Steel Corp フォトレジストマスクおよび半導体装置の不純物領域形成方法
JPH10229178A (ja) * 1997-02-13 1998-08-25 Mitsubishi Electric Corp 半導体装置の製造方法
KR100305527B1 (ko) * 1998-07-09 2001-11-01 니시무로 타이죠 반도체장치의 제조방법 및 제조장치
US6326300B1 (en) * 1998-09-21 2001-12-04 Taiwan Semiconductor Manufacturing Company Dual damascene patterned conductor layer formation method
US6576405B1 (en) * 1999-07-01 2003-06-10 Zilog, Inc. High aspect ratio photolithographic method for high energy implantation
US6200884B1 (en) * 1999-07-31 2001-03-13 Advanced Micro Devices, Inc. Method for shaping photoresist mask to improve high aspect ratio ion implantation
JP2001077360A (ja) * 1999-09-03 2001-03-23 Matsushita Electronics Industry Corp 半導体装置の製造方法
SE519382C2 (sv) * 2000-11-03 2003-02-25 Ericsson Telefon Ab L M Integrering av självinriktade MOS-högspänningskomponenter samt halvledarstruktur innefattande sådana
US6420226B1 (en) * 2001-12-12 2002-07-16 Taiwan Semiconductor Manufacturing Company Method of defining a buried stack capacitor structure for a one transistor RAM cell

Also Published As

Publication number Publication date
EP1897124B1 (en) 2010-08-25
US20060292838A1 (en) 2006-12-28
CN101208777A (zh) 2008-06-25
US7329618B2 (en) 2008-02-12
KR20080016738A (ko) 2008-02-21
TW200703477A (en) 2007-01-16
JP5093612B2 (ja) 2012-12-12
ATE479199T1 (de) 2010-09-15
CN101208777B (zh) 2011-02-16
DE602006016442D1 (de) 2010-10-07
WO2007001712A1 (en) 2007-01-04
EP1897124A1 (en) 2008-03-12
KR100976307B1 (ko) 2010-08-16
JP2009510715A (ja) 2009-03-12

Similar Documents

Publication Publication Date Title
JP5418924B2 (ja) 基板作製方法
TWI441279B (zh) 製造基板之方法
TWI250650B (en) Methods and structures for planar and multiple-gate transistors formed on SOI
TWI224829B (en) Method for reducing pitch in semiconductor fabrication
US8846517B2 (en) Methods of forming a pattern on a substrate
TW200834660A (en) Methods to reduce the critical dimension of semiconductor devices and partially fabricated semiconductor devices having reduced critical dimensions
TWI302017B (en) Method for forming a semiconductor structure and an nmos transistor
US6746924B1 (en) Method of forming asymmetric extension mosfet using a drain side spacer
JP2002151690A (ja) Mosfetデバイスの製造方法
TWI334219B (en) Manufacturing method of semiconductor device
TW201633407A (zh) 半導體裝置之圖案化結構的製作方法
JP3701326B2 (ja) 集積回路の素子分離方法
TWI305936B (en) Ion implanting methods
JP2008085205A (ja) 半導体装置及びその製造方法
TWI682547B (zh) 半導體結構以及其製作方法
JP3770250B2 (ja) 半導体装置の製造方法
US20080001222A1 (en) Semiconductor Device Of High Breakdown Voltage And Manufacturing Method Thereof
JP3966658B2 (ja) 半導体装置の製造方法
KR100190367B1 (ko) 소자분리막형성방법
JPH05335578A (ja) 薄膜トランジスタの製造方法
US7358197B2 (en) Method for avoiding polysilicon film over etch abnormal
TWI333677B (en) Method of manufacturing spacer
JP2004172474A (ja) 半導体装置及びその製造方法
JP2006216604A (ja) 半導体装置及びその製造方法
JPH01181469A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees