TWI305653B - Apparatus and related method for controlling switch module in memory by detecting operation voltage of memory - Google Patents
Apparatus and related method for controlling switch module in memory by detecting operation voltage of memory Download PDFInfo
- Publication number
- TWI305653B TWI305653B TW095136193A TW95136193A TWI305653B TW I305653 B TWI305653 B TW I305653B TW 095136193 A TW095136193 A TW 095136193A TW 95136193 A TW95136193 A TW 95136193A TW I305653 B TWI305653 B TW I305653B
- Authority
- TW
- Taiwan
- Prior art keywords
- pulse width
- width
- voltage level
- input
- delay
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Pulse Circuits (AREA)
- Dram (AREA)
- Dc-Dc Converters (AREA)
Description
1305653 九、發明說明: 【發明所屬之技術領域】 本發明在於提供-觀紐存祕纖制,尤指__種藉由偵測 δ己憶體之作電縣娜脈波寬度以產生記巾資料傳輸路捏 上之開關模組之控制訊號的裝置及其相關方法。 【先前技術】 一般而言,當微處理器欲存取一記憶體(例如動態隨機存取記 憶體(DRAM))中某一筆資料時,需要發出一輸入指令訊號(例如 一資料讀取指令或者一資料寫入指令)至記憶體以告知記憶體來 進行資料存取動作,同時亦需要發出對應於此筆資料的一輸入位 址訊號以讓記憶體可以按照此輸入位址訊號來存取該筆資料,而 在存取資料之前’輸入位址訊號與輸入指令訊號會先經由一解碼 器執行解碼運作以輸出一控制訊號來控制開關模組的導通時間以 便經由開關模組來進行記憶體資料存取,例如,經由導通之開關 模組來存取記憶體之複數個記憶庫(memory bank)中一特定記憶庫 内的記憶體單元(memorycell);另外,通常來說,輸入指令訊號 與輸入位址訊號係分別利用複數個電壓訊號的形式以輸入至記憶 體,而記憶體中亦有相對應的接腳來接收該複數個電壓訊號,舉 例來說,輸入位址訊號若由10個電壓訊號來表示之,則記憶體亦 具有10個接腳來分別接收此10個電壓訊號以得知輸入位址訊號 的内容,而輸入指令訊號的表示方式則類似於輸入位址訊號的表 示方式’其中電壓訊號係為具有一高電壓準位(例如5伏特)與一低 1305653 . 鲜位(例如0伏特)的訊號;此外,記憶體中具有-操作時脈(亦 即記憶料脈)’其_操作_來靖位址職巾每—電壓訊號 的電壓準仙得知以錄減以倾行資料存取。 轟 ^在實作上,當記憶體之工作電壓操作於較高的準位時,輸入 指令訊號雜波寬度將會隨之雜,此_減少開_組的導通 時間而影響到記憶體進行資料存取的時間;反之,當記憶體之工 鲁作電壓操作於較低的準位時,輸入指令訊號的脈波寬度將會隨之 延長,此時將有可能影響到記憶體内對應開關模組的解碼器發生 錯誤運作。請參照第1圖,第1圖是習知記憶體内部控制開關模 組以存取資料的操作時序圖。開關模組可經由一訊號CTRL來控 制其疋否導通與導通時間。如第〗圖所示,訊號〇1^係表示記憶 體的操作時脈,訊號ADDR係表示輸入位址訊號中之一電壓訊 號,訊號COM4示操作於正常電壓準位的輸入指彳訊號(例如資 料讀取指令或是資料寫人指令),其脈波寬度為pWi,而輸入指令 籲訊號CQMi雜冑f鮮辦撕f _輯作献資料寫入運 作;另外,訊號COM2表示工作電壓操作於較高準位之輸入指令 訊號的其中一例,而訊號COM3則表示工作電壓操作於較低準位 之輸入指令訊號的其中一例,因此,由第丨圖可知,工作電壓操 作於較高準位之輸入指令訊號COM2的脈波寬度pw2將影響到之 後其控制sfL號的脈波寬度,使得該脈波寬度將較短於工作電壓操 作於正常準位時之控制訊號CTRL的脈波寬度PWctrl,因此將減 少開關模組的導通時間而使得記憶體進行資料存取的時間變短; •1305653 〜另—方面,卫作賴麟概鱗位之輸人齡訊號CC)M3的脈 波見度PW3將影_解碼n而使其於執行解碼運作時可能發生錯 誤’其原因係脈波寬度PW3有可能過寬而超過輪入位址訊號 ADDR之脈波寬度pwaddr的上升邊緣或是下降邊緣。 【發明内容】 因此本發明之目的H於提供—種依據記紐之工作電壓 ⑩來赃脈波寬度减生控糊難組之控舰躺裝置及其相關 方法,以解決上述的問題。 依據本發明之中請專利範圍,其係揭露—種控制—記憶體内部 -開關模組之裝置。該裝置包含有—第—脈波寬度調整單元、一 第二脈波寬度酿單元、-解碼器與—伽器,其中該第一脈波 見度調整單元,用來接收一輸入指令訊號並選擇性地依據一第一 脈波寬度調整量來調整該輸入指令訊號之一脈波寬度以產生一調 馨整後輸入指令訊號,而該解碼器輕接至該第一脈波寬度調整單 元,用來接收一輸入位址訊號與該調整後輸入指令訊號以產生一 控制訊號來控制該開關模組之導通時間以便經由該開關模組進行 §己憶體資料存取,該第二脈波寬度調整單元係用來接收該控制訊 號並選擇性依據一第二脈波寬度調整量來調整該控制訊號之一脈 波寬度以產生一調整後控制訊號以控制該開關模組,以及該偵測 器耦接至該第一脈波寬度調整單元與該第二脈波寬度調整單元, 用來偵測該記憶體中一輸入訊號之電力特性以控制該第一、第二 1305653 脈波寬度調整單元設定該第一、第二脈波寬度調整量。 依據本發明之申請專利範圍,其另揭露一種控制一記憶體内部 一開關模組之方法。該方法包含有接收一輸入指令訊號並選擇性 地依據一第一脈波寬度調整量來調整該輸入指令訊號之一脈波寬 度以產生一調整後輸入指令訊號’接收一輸入位址訊號與該調整 後輸入指令訊號以產生一控制訊號來控制該開關模組之導通時間 以便經由該開關模組進行記憶體資料存取,接收該控制訊號並選 擇性地依據一第二脈波寬度調整量來調整該控制訊號之一脈波寬 度以產生一調整後控制訊號以控制該開關模組,以及偵測該記憶 體中一輸入訊號之電力特性以設定該第一脈波寬度調整量。 【實施方式】 請參照第2圖,第2圖是本發明一實施例之控制開關模組21〇 之裝置200的示意圖。在本實施例中,裝置2〇〇與開關模組21〇 • 均設置於一記憶體(未顯示)中,如第2圖所示,裝置200内部 包含有一第一脈波寬度調整單元202、一解碼器2〇4、一第二脈波 寬度調整單元206以及一偵測器208,其中第一脈波寬度調整單元 202用來依據一第一脈波寬度調整量來調整輸入指令訊號c〇M之 脈波寬度以產生一調整後輪入指令訊號c〇M,,解碼器2〇4用來 接收輸入位址訊號ADDR與調整後輸入指令訊號com,以產生控 制訊號CTRL’來控制開關模組21〇,而第二脈波寬度調整單元2〇6 則用來接收解碼器204所輸出的控制訊號CTRL,,並依據一第二 1305653 脈波寬度調整量來調整控制訊號CTRL’的脈波寬度以產生一調整 後控制訊號CTRL”以便控制開關模組210的導通狀態,如第2圖 * 所示,開關模組210包含有一控制端C以及複數個資料端a、b, ’ 其中當控制端C接收到調整後控制訊號CTRL”而使開關模組21〇 建立資料端A、B之間的電性連接時,資料端A所接收的寫入資 料將可經由資料端B與資料線(data line) DL寫入至記憶體中一 特定記憶庫内一記憶體單元,或者資料端A將可經由資料端B與 φ 資料線1^來讀出記憶體中一特定記憶庫内之一記憶體單元所儲 存的資料,此外,偵測器208用來依據記憶體中工作電壓的準位 來控制第一脈波寬度調整單元202設定該第一脈波寬度調整量以 及控制第二脈波寬度調整單元2〇6設定該第二脈波寬度調整量; 在此請注意到,在本實施例中,第一脈波寬度調整單元2〇2與第 二脈波寬度調整單元2〇6係以可控制延遲單元來加以實作,以便 經由施加㈣的延遲量來達到延長或驗脈波寬度的目的,而第 -脈波寬度調整量與第二脈波寬度調整量便是第—脈波寬度調整 早τ〇2〇2與第二脈波寬度調整單元—所分別施加的延遲量,然 而’此並非本發明的限制,亦即,任何可調整脈波寬度的機制亦 可被第-脈波寬度調整單元2〇2與第二脈波寬度調整單元施採 用;另外,在本實施例中,侧器係用來制記憶體中工作 電壓的準位,然而,在其他實施例中,姻器期亦可以使用一 電阻單元騎職轨單元的電流縣得到社作電壓的準 位’因此,凡此__該記憶财—特定訊號之電力特性(例如 用來提供記憶體工作賴之一輸入訊號心的電力特性(電壓或是
11 1305653 電流))以控制第一脈波寬度調整單元202與第二脈波寬度調整單 兀206的機制,皆屬於本發明的範疇。 如上所述’在本實施例中,對於第一脈波寬度調整單元202的 操作而言’當輸入訊號Si„對應於第一電壓準位%使得輸入指令 訊號COM的脈波寬度對應於一第一寬度Wi時,偵測器2〇8會控 制第一脈波寬度調整單元2〇2設定第一延遲量D!來作為第一脈波 寬度調整量以縮短第一寬度Wi ’以及當輸入訊號Sh對應高於第 一電壓準位%的一第二電壓準位乂2使得輸入指令訊號c〇M之脈 波寬度對應小於第一寬度的一第二寬度W2時,偵測器2〇8會控制 第一脈波寬度調整單元202設定小於第一延遲量Di的一第二延遲 量來作為第一脈波寬度調整量以縮短第二寬度%,換句話說, 當輸入訊號Sjn對應到較低的電壓準位(亦即第一電壓準位V!)時, 由於該較低的電壓準位對應於的脈波寬度會變得較寬,因此,為 了避免影響到解碼器204的解碼運作,偵測器208會控制第一脈 波寬度調整單元202設定較大的延遲量(亦即第一延遲量來縮 短脈波寬度’反之,當輸入訊號Sin對應到較高的電壓準位(亦即第 二電壓準位V2)時’第一脈波寬度調整單元2〇2則設定較小的延遲 量(亦即第二延遲量〇2)來縮短脈波寬度,在此請注意到,第_、 第二電壓準位V!、%皆低於臨界電壓準位VthI(低臨界電壓準位), 亦即,第一、第二電壓準位V!、V2皆比正常電壓準位更低而使得 其對應的第一、第二寬度、W2皆比正常脈波寬度更寬,因此& 需要縮短其所對應的第一、第二寬度Wl、W2來避免影響到解石馬 12 1305653 '器204的解碼運作;另外,倘若第二電壓準位%高於上述的臨界 電鮮位仍未贿-臨界賴準位Vth2(其係為高臨界電壓 準位,且臨界電壓準位Vth2咼於臨界電壓準位vthl)時,此時對於 第二電壓準位V2而言,偵測器208會控制第一脈波寬度調整單元 。 202維持輸入指令訊號C0M的脈波寬度,反之,對於小於臨界電 壓準位Vthi的第一電壓準位%而言,偵測器2〇8仍會控制第一脈 波寬度調整單元202設定延遲量來縮短第一電壓準位%所對應的 φ 脈波寬度’亦即,當輸入訊號Sin所對應到的電壓準位超過臨界電 壓準位Vthl而未達到臨界電壓準位Vth2時,因為不會影響到解碼 運作’此時只需要維持原本的脈波寬度即可。 此外’倘若另有第-、第二電壓準位Vl,、v2,皆高於上述的臨 界電壓準位乂尬(尚臨界電壓準位)並且第二電墨準位v2,小於第一 電壓準位V〗,’财-、第二電壓準位Vi,、v2,皆可能對應至極短 的脈波寬度而影響到解碼運作的結果,因此,偵測器208將會控 _ 制第-脈波寬度調整單元202設定不同的延遲量來分別延長第 第一電麗準位Vy、V/所對應的脈波寬度,以避免過小的脈 波寬度影響到電路操作,此時設定延遲量來延長脈波寬度的機制 如下所述:當輸入訊號Sin對應於第一電壓準位%,使得輸入指令 訊號COM的脈波寬度對應於第一寬度%,時,侧器观會控制 第-脈波寬度調整單元2〇2狀第一延遲量Di,來作為第一脈波寬 度,整量以延長第一寬度%,,以及當輸入訊號^對應低於第一 電壓準位%’_二賴雜V2,使職人齡瓣b CQM的脈波 13 1305653 寬度對應大於第一寬度%,的-第二寬度%,時,偵測器會控 制第一脈波寬度調整單元202設定小於第一延遲量&,的一第二延 ♦遲量D2,來作為第-脈波寬度調整量以延長第二寬度%,。另外, 倘若第二賴摊%,魏減界賴準^Vt^仍未小於臨界電 •壓準位^時’此時對於第二電壓準位%,而言,_器观會控 制第-脈波寬度調整單元202維持輸入指令訊號c〇M的脈波寬 度,反之,對於高於臨界電壓準位Vth2的第一電壓準位%,而言, φ 偵測器208仍會控制第一脈波寬度調整單元202設定一延遲量來 延長第一電壓準位V!’所對應的脈波寬度,亦即,當輸入訊號^ 所對應到的電壓準位小於臨界電壓準位v^2而未小於臨界電壓準n 位\^時,因為不會影響解碼運作,此時只需要維持原本的脈波 寬度即可。最後,倘若第一、第二電壓準位皆位於臨界電壓準位 Vthi與Vth2之間時,因為不會影響解碼運作的結果,摘測器208將 控制第一脈波寬度調整單元202維持第一、第二電壓準位所分別 對應之輸入指令訊號COM的脈波寬度。在此請注意到,臨界電壓 ® 準位Vthl、Vth2的數值可依據設計者的需求而加以設定,此非本發 明的限制。 對於第二脈波寬度調整單元206的操作而言,當輸入訊號sin 對應於一第三電壓準位Vs使得控制訊號CTRL,的脈波寬度對應於 一第三寬度W3時,偵測器208會控制第二脈波寬度調整單元206 設定一第三延遲量D3來作為第二脈波寬度調整量以延長第三寬度 W3,以及當輸入訊號心對應低於第三電壓準位V3的一第四電壓 14 1305653 " 準位V4使得控制訊號CTRL,的脈波寬度對應大於第三寬度%的 一第四寬度W4時,偵測器208會控制第二脈波寬度調整單元2〇6 δ又疋小於弟三延遲量的一第四延遲量〇4來作為第二脈波寬度 " 調整量以延長第四寬度W4,其中第三、第四電壓準位ν3、ν4皆 尚於臨界電壓準位Vth2,雖然對於高於臨界電壓準位vth2的電壓準 位而5 ’其所對應的脈波寬度會先經由第一脈波寬度調整單元202 的調整而延長,然而,亦需要第二脈波寬度調整單元2〇6將第一 φ 脈波寬度調整單元202調整後之控制訊號CTRL’的脈波寬度加以 延長來控制開關模組210的導通時間;同樣地,當第四電壓準位 V4低於臨界電壓準位vth2而仍未小於臨界電壓準位v如時,對於 第四電壓準位Vi而言,偵測器2〇8將會控制第二脈波寬度調整單 兀206維持控制訊號CTRL’的脈波寬度,而對於仍高於臨界電壓 準位Vth2的第二電壓準位V3而言,债測器208則仍會控制第二脈 波寬度調整單元206設定-延遲量來延長第三電壓準位%所對應 的脈波寬度。此外,倘若另有第三、第四電壓準位%,、%,,其 籲射低於臨界賴雜(伽界電縣位)並且第四電壓準位 V4小於第二電壓準位乂3’,則第三、第四電壓準位%,、%,所分 別對應的脈波寬度會因為第-脈波寬度調整單元搬的操作而縮 短,而控制訊號CTRL’的脈波寬度亦將隨之縮短,因此,第二脈 波寬度調整單元206需要將控制訊號CTRL,的脈波寬度延長來控 制開關模組2㈣導通時間,此時延長控制訊紅皿,之脈波寬 度_制如下所述:當輸人訊號Sin對應第三電壓準位%’使得控 制訊號CTRL,的脈波寬度對應於第三寬度%,時,細器施會工 15 1305653 " 控制第二脈波寬度調整單元206設定第三延遲量D3,來作為第二脈 ‘ 波寬度調整量以延長第三寬度w3,,以及當輸入訊號Sin對應小於 . 第三電壓準位%,的第四電壓準位v4,而使得控制訊號CTRL,的脈 波寬度對應大於第三寬度W3,的一第四寬度w4,時,偵測器208會 控制第二脈波寬度調整單元206設定小於第三延遲量d3,的一第四 延遲量D4’來作為第二脈波寬度調整量以延長第四寬度w4,。同樣 地,倘若第四電壓準位V4,高於臨界電壓準位Vthi而仍未達到臨界 φ 電壓準位vth2,此時對於第四電壓準位v4,而言,偵測器2〇8將會 控制第二脈波寬度調整單元206維持控制訊號CTRL,的脈波寬 度,而對於仍小於臨界電壓準位Vthi的第三電壓準位%,而言,偵 測器208會控制第二脈波寬度調整單元2〇6設定一延遲量來延長 第三電壓準位V3’所對應之控制訊號CTRL,的脈波寬度。最後,倘 若上述的第二、第四電壓準位皆位於臨界電壓準位V如與V脱之 間’因為不影響到解碼運作,你則器208將會控制第一脈波寬度 調整單元202維持第三、第四電壓準位所分別對應之控制訊號 CTRL’的脈波寬度。在崎注意到,本實酬巾,第__、第二脈波 寬度调整單το 2G2、2G6所制的高/健界電鮮位(Vthi/Vth2)的數 f係為相同,然而,在其他實施财,第―、第三脈波寬度調整 單疋泌施巾可以分別使用不同的高/低臨界電壓準位而仍能狗 正確操作,此亦符合本發明的精神。 在此明庄忍到,在本實施例中,同時使用第一脈波寬度調整單 疋202與第二脈波寬度調整單元206係屬於本發明的較佳實施 1305653 例,然而,在其他實施例中,亦可以分別單獨使用第一脈波寬度 調整單元202或第二脈波寬度調整單元2〇6,而此雖然無法同時解 決影響解碼器204之解碼運作與記憶體進行資料存取之時間過短 的問題,然而,亦有助於部分解決上述習知技術所面臨的問題, 亦屬於本發明的範疇。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範 圍所做之解魏絲飾1觸本㈣之涵蓋範圍。 【圖式簡單說明】 第1圖為習知記憶體内部控制開關模組以存取資料的 第2圖為本㈣-實_之__之錢的轉、。序圖 【主要元件符號說明】
開關模組 200 ¥ϊ~~ 204 解碼器 208 偵測i"
17
Claims (1)
- I3〇5653 — _ -- 、 , 年月α修(更}正替換頁 十、申請專利範圍: -----一^^ L 一種控制一記憶體内部一開關模組之裝置,其包含有: 一第-脈波寬度調整單元,用來接收-輸入指令訊號並選擇性 地依據一第一脈波寬度調整量來調整該輸入指令訊號之 一脈波寬度以產生一調整後輸入指令訊號; 解碼器,輕接至該第一脈波寬度調整單元,用來接收一輸入 位址訊號與該調整後輸入指令訊號以產生一控制訊號來 • 控制該開關模組之導通時間以便經由該開關模組進行記 憶體資料存取; 一第二脈波寬度調整單元,耦接至該解碼器,用來接收該解碼 器所輸出之該控制訊號,並選擇性地依據一第二脈波寬度 調整量來調整該控制訊號之一脈波寬度以產生一調整後控 制訊號以控制該開關模組;以及 —偵測器’耦接至該第一脈波寬度調整單元與該第二脈波寬度 謂| 調整單元,用來偵測該記憶體中一輸入訊號之電力特性以 分別控制該第一、第二脈波寬度調整單元設定該第一、第 二脈波寬度調整量。 2·申請專利範圍第1項所述之裝置,其中該輸入訊號係用來提供 該記憶體之一工作電壓,以及該偵測器係偵測該工作電壓之準 位來控制該第一脈波寬度調整單元。 3.如申睛專利範圍第2項所述之裝置,其中該第一脈波寬度調整 18 1305653 早7L係為—可控制延遲單元;當該輸入訊號對應一第一電壓準 位使得該輸入指令訊號之該脈波寬度對應於一第一寬度時,該 偵測器會控制該第一脈波寬度調整單元設定一第一延遲量來 作為該第—脈波寬度調整量以縮短該第一寬度;以及當該輸入 5孔號對應高於該第一電壓準位之一第二電壓準位使得該輸入 指令訊號之該脈波寬度對應小於該第一寬度之一第二寬度 時,該偵測器會控制該第一脈波寬度調整單元設定小於該一第 延遲量之一第二延遲量來作為該第一脈波寬度調整量以縮 短該第二寬度。 如申明專利範圍第3項所述之裝置,其中若該第二電壓準位達 至J臨界電壓準位,該偵測器則會控制該第一脈波寬度調整單 元維持該輸入指令訊號之該脈波寬度。 5’ 申料利_第3項所述之|置,其中該第二脈波寬度調整 單70係為-可控制延遲單元;當該輸入訊號對應一第三電壓準 位使得該控制訊號之該脈波寬度對應於一第三寬度時,該偵測 器會控制該第二脈波寬度調整單元設定—第三延遲量來作為 該第-脈波寬度驢量以延魏第三寬度;以及當該輸入訊號 對應小於该第二電壓準位之—第四電壓準位使得該控制訊號 之"亥脈波見度對應大於該第三寬度之一第四寬度時,該债測器 胃控制邊第—脈波寬度調整單元設定小於該第三延遲量之一 第四延遲Ϊ來作為該第二脈波寬度調整量以延長該第四寬度。 19 305653 6.如申請專利範圍第5項所述之裝置,其中若該第四電壓準位達 到一臨界電壓準位,該偵測器則會控制該第二脈波寬度調整單 元維持該控制訊號之該脈波寬度。 7.如申請專利範圍第2項所述之裝置,其中該第一脈波寬度調整 單元係為一可控制延遲單元;當該輸入訊號對應一第一電壓準 仇使得該輸入指令訊號之該脈波寬度對應於一第一寬度時,該 偵測器會控制該第一脈波寬度調整單元設定一第一延遲量來 作為該第-脈波寬度調整量以延長該寬度;以及當該輸入 訊號對應低於該第-電壓準位之一第二電壓準位使得該輸入 指令訊號之該脈波寬度對應大於該第一寬度之一第二寬度 時,該偵測器會控制該第一脈波寬度調整單元設定小於該一第 延遲1之-第二延遲量來作為該第—脈波寬度調整量以延 長該第二寬度。 8.如申請專利範圍第7項所述之裳置,其中若該第二電壓準位達 到-臨界電壓準位’該_關會控制該第—脈波寬度調整單 元維持該輸入指令訊號之該脈波寬度。 ^申請專利範圍第7項所述之裝置,其中該第二脈波寬度調整 早域為-可控制延遲單元;當該輸入訊號對應一第三電壓準 位使得該控制訊號之該脈波寬度對應於—第三寬度時,該偵測 20 •1305653 • 11會控繼第二脈波寬度機單元設定1三延遲量來作為 言亥第二脈波寬度調整量以延長該第三寬度;以及當該輸入訊號 對應小於該第三電壓準位之一第四電壓準位使得該控制訊號 之該脈波寬度對應大於該第三寬度之—細寬度時,該侧器 會控制该第二脈波寬度調整單元設定小於該第三延遲量之一 第四延遲量來作為該第二脈波寬度調整量以延長該第四寬度。 # 1〇·如申請專利範圍第9項所述之裝置,其中若該第四電壓準位達 f另一臨界賴準位,該__會控繼第二脈波寬度調整 單元維持該控制訊號之該脈波寬度。 Ή請補範圍第2 _述之裝置,其找第二脈波寬度調整 單元係為可控制延遲單元;當該輸人訊號對應—帛—電壓準 ,使得該控觀狀該脈波寬賴餘―第_寬麟,該偵測 H會控舰第二脈波寬度難單元設定—第—延遲量來作為 攀該第二脈波寬度輕量以延長郷—寬度;以及#該輸入訊號 對應小於該第-電壓準位之—第二電壓準位使得該控制訊號 之該脈波寬度對應大於該第—寬度之—第二寬麟,該偵測器 會控制該第二脈波寬度峨單元設定小於延遲量之一 第二延遲量來作為該第二脈波寬度調整量以延長該第二寬度。 12.如申請專利範圍第u項所述之裝置,其中若該第二電壓準位 達到-臨界電壓準位,該_器則會控制該第二脈波寬度調整 J305653 • 單元維持該控制訊號之該脈波寬度。 13. —種控制一記憶體内部一開關模組之方法,其包含有: 接收一輸入指令訊號並選擇性地依據一第一脈波寬度調整量 來調整該輸入指令訊號之一脈波寬度以產生一調整後輸 入指令訊號; 接收一輸入位址訊號與該調整後輸入指令訊號以產生一控制 φ 訊號來控制該開關模組之導通時間以便經由該開關模組 進行記憶體資料存取; 接收該控制訊號,並選擇性地依據一第二脈波寬度調整量來調 整該控制訊號之一脈波寬度以產生一調整後控制訊號以控 制該開關模組;以及 ^貞測該記憶體中一輸入訊號之電力特性以分別設定該第一、第 二脈波寬度調整量。 • 14·如申請專利範圍第I3項所述之方法,其中該輪入訊號係用來 提供該記憶體之一工作電壓,以及偵測該記憶體中該輸入訊號 之電力特性以設定該第一脈波寬度調整量係偵測該工作電壓 之準位來設定該第一脈波寬度調整量。 κ如申請專利範圍第μ項所述之方法,其中偵測該工作電壓之 準位來設定該第-脈波寬度調整量之步驟包含有:當該輸入訊 號對應n鮮減得職人齡訊叙該脈波寬度對 22 1305653 應於一第一寬度時,設定一第一延遲量來作為該第一脈波寬度 調整量以縮短該第一寬度;以及當該輸入訊號對應高於該第一 電壓準位之一第二電壓準位使得該輪入指令訊號之該脈波寬 度對應小於該第一寬度之一第二寬度時,設定小於該一第一延 遲里之一第二延遲量來作為該第一脈波寬度調整量以縮短該 第二寬度。 φ 16·如申請專利範圍第15項所述之方法,其中若該第二電壓準位 達到-臨界電壓準位,維持該輸入指令訊號之該脈波寬度。 17. 如申咕專利範圍第15項所述之方法,其中依據該輸入訊號來 »又疋該第二脈波寬度調整量之步驟包含有:當該輸入訊號對應 一第二電壓準位使得該控制訊號之該脈波寬度對應於一第三 見度時’設定一第三延遲量來作為該第二脈波寬度調整量以延 長該第二寬度;以及當該輸入訊號對應小於該第三電壓準位之 籲-第四電壓準位使得該控制訊號之該脈波寬度對應大於該第 二見度之一第四寬度時,設定小於該第三延遲量之一 第四延遲 篁來作為該第二脈波寬度調整量以延長該第四寬度。 18. 如申睛專利範圍帛17項所述之方法,其中若該第四電壓準位 達到—臨界糕雜’維_控制城之舰波寬度。 士申明專利範圍第14項所述之方法,其中债測該工作電壓之 23 1305653 準位來設定該第一脈波寬度調整量之步驟包含有:當該輸入訊 號對應一苐一電壓準位使得該輸入指令訊號之該脈波寬度對 應於一第一寬度時,設定一第一延遲量來作為該第一脈波寬度 調整量以延長該第一寬度;以及當該輸入訊號對應低於該第一 電壓準位之一第二電壓準位使得該輸入指令訊號之該脈波寬 度對應大於該第一寬度之一第二寬度時,設定小於該一第一延 遲量之一第二延遲量來作為該第一脈波寬度調整量以延長該 第二寬度。 20.如申請專利範圍第19項所述之方法,其中若該第二電壓準位 達到一臨界電壓準位,維持該輸入指令訊號之該脈波寬度。 21,如申請專利範圍第19項所述之方法,其中依據該輸入訊號來 設定該第二脈波寬度調整量之步驟包含有:當該輸入訊號對應 一第三電壓準位使得該控制訊號之該脈波寬度對應於一第三 寬度時’設定一第三延遲量來作為該第二脈波寬度調整量以延 長3亥第二寬度;以及當該輸入訊號對應小於該第三電壓準位之 一第四電壓準位使得該控制訊號之該脈波寬度對應大於該第 二寬度之一第四寬度時,設定小於該第三延遲量之一第四延遲 量來作為該第二脈波寬度調整量以延長該第四寬度。 22.如申請專利範圍第21項所述之方法,其中若該第四電壓準位 達到一臨界電壓準位,維持該控制訊號之該脈波寬度。 24 to 1305653 23. 如申凊專利範圍第14項所述之方法,其中依據該輸入訊號來 "又疋該第二脈波寬度調整量之步驟包含有:當該輸入訊號對應 一第一電壓準位使得該控制訊號之該脈波寬度對應於一第一 寬度時,設定一第一延遲量來作為該第二脈波寬度調整量以延 長该第一寬度;以及當該輸入訊號對應小於該第一電壓準位之 第一電壓準位使得該控制訊號之該脈波寬度對應大於該第 -見度之-第二寬鱗,設定小於該第—延遲量之_第二延遲 量來作為該第二脈波寬度調整量以延長該第二寬度。 24. 如申明專利㈣第23項所述之方法,其中若該第二電壓準位 達到臨界賴準位’轉馳制峨之該脈波寬度。 十一、圖式: 25
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW095136193A TWI305653B (en) | 2006-09-29 | 2006-09-29 | Apparatus and related method for controlling switch module in memory by detecting operation voltage of memory |
US11/563,214 US7417906B2 (en) | 2006-09-29 | 2006-11-27 | Apparatus and related method for controlling switch module in memory by detecting operation voltage of memory |
KR1020060126280A KR100820897B1 (ko) | 2006-09-29 | 2006-12-12 | 메모리의 동작 전압을 검출하여 메모리 내의 스위칭 모듈을제어하는 장치 및 방법 |
JP2007000519A JP4653122B2 (ja) | 2006-09-29 | 2007-01-05 | メモリーの動作電圧に基づいてスイッチモジュールを制御する装置及び関連方法 |
DE102007007858A DE102007007858B4 (de) | 2006-09-29 | 2007-02-16 | Vorrichtung und zugehöriges Verfahren zur Steuerung eines Schaltmoduls in einer Speichereinheit durch Erfassen einer Betriebsspannung der Speichereinheit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW095136193A TWI305653B (en) | 2006-09-29 | 2006-09-29 | Apparatus and related method for controlling switch module in memory by detecting operation voltage of memory |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200816225A TW200816225A (en) | 2008-04-01 |
TWI305653B true TWI305653B (en) | 2009-01-21 |
Family
ID=39185088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095136193A TWI305653B (en) | 2006-09-29 | 2006-09-29 | Apparatus and related method for controlling switch module in memory by detecting operation voltage of memory |
Country Status (5)
Country | Link |
---|---|
US (1) | US7417906B2 (zh) |
JP (1) | JP4653122B2 (zh) |
KR (1) | KR100820897B1 (zh) |
DE (1) | DE102007007858B4 (zh) |
TW (1) | TWI305653B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6646954B2 (en) * | 2001-02-02 | 2003-11-11 | Broadcom Corporation | Synchronous controlled, self-timed local SRAM block |
US8064513B2 (en) * | 2007-03-01 | 2011-11-22 | Seiko Epson Corporation | Pulse generator, communication device, and pulse generation method |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3701972A (en) * | 1969-12-16 | 1972-10-31 | Computer Retrieval Systems Inc | Data processing system |
JPS6461510A (en) * | 1987-08-27 | 1989-03-08 | Teijin Ltd | Polyester fiber having improved heat resistance |
JP2854305B2 (ja) | 1988-10-07 | 1999-02-03 | 株式会社日立製作所 | 半導体記憶装置と半導体記憶装置の動作方法 |
JPH05303893A (ja) * | 1992-04-23 | 1993-11-16 | Toshiba Corp | 半導体集積回路 |
KR0167299B1 (ko) | 1995-12-21 | 1999-02-01 | 문정환 | 메모리의 컬럼스위치 인에이블신호 발생회로 |
JP3488224B2 (ja) * | 2001-11-16 | 2004-01-19 | 沖電気工業株式会社 | 遷移信号制御装置とそれを用いたdmaコントローラ及び遷移信号制御プロセッサ |
KR100608365B1 (ko) * | 2004-05-17 | 2006-08-08 | 주식회사 하이닉스반도체 | 메모리 장치의 내부 제어 신호를 측정하는 방법 및 장치 |
KR100646941B1 (ko) * | 2005-07-25 | 2006-11-23 | 주식회사 하이닉스반도체 | 고주파수에서 안정적으로 파워 모드를 제어하기 위한반도체 메모리 장치 및 그것의 파워 모드 제어방법 |
JP4765521B2 (ja) * | 2005-09-30 | 2011-09-07 | 株式会社日立製作所 | 可変利得増幅器 |
-
2006
- 2006-09-29 TW TW095136193A patent/TWI305653B/zh active
- 2006-11-27 US US11/563,214 patent/US7417906B2/en active Active
- 2006-12-12 KR KR1020060126280A patent/KR100820897B1/ko active IP Right Grant
-
2007
- 2007-01-05 JP JP2007000519A patent/JP4653122B2/ja active Active
- 2007-02-16 DE DE102007007858A patent/DE102007007858B4/de active Active
Also Published As
Publication number | Publication date |
---|---|
US7417906B2 (en) | 2008-08-26 |
DE102007007858A1 (de) | 2008-04-17 |
TW200816225A (en) | 2008-04-01 |
DE102007007858B4 (de) | 2009-11-19 |
KR20080029718A (ko) | 2008-04-03 |
KR100820897B1 (ko) | 2008-04-11 |
JP4653122B2 (ja) | 2011-03-16 |
US20080080270A1 (en) | 2008-04-03 |
JP2008090992A (ja) | 2008-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6965529B2 (en) | Memory bus termination | |
US7696778B1 (en) | Systems and methods for detecting terminal state and setting output driver impedance | |
JP2007179725A (ja) | 半導体メモリのオンダイターミネーション装置及び方法 | |
CN104916307A (zh) | 半导体器件和用于进行训练操作的半导体系统 | |
EP1513070B1 (en) | System having insertable and removable storage and a control method thereof | |
US20150162909A1 (en) | Load impedance adjustment for an interface of a data storage device | |
CN104778974B (zh) | 串行存储器装置、存储器系统和执行主动轮询操作的方法 | |
WO2023116366A1 (zh) | 一种闪存控制器、延迟调整方法及存储设备 | |
TWI305653B (en) | Apparatus and related method for controlling switch module in memory by detecting operation voltage of memory | |
CN110488965A (zh) | 存储器装置以及包括该存储器装置的存储器系统 | |
CN108320765B (zh) | 存储器、存储器控制器及相关训练方法 | |
JP4711941B2 (ja) | メモリーのスイッチモジュール制御装置及び関連方法 | |
US7126345B2 (en) | Integrated circuit capable of reduced error calibration | |
US6996727B1 (en) | Power supply for universal serial bus interface with programmable bus pullup resistor | |
JPH11161350A (ja) | 電圧制御回路、電圧制御方法およびフローティング・ゲート・アナログ記憶装置 | |
US7864183B1 (en) | Dynamic switching of memory termination characteristics in a graphics system | |
CN112863562B (zh) | 存储器决策反馈均衡器 | |
WO2020105596A1 (ja) | 駆動回路及び電子デバイス | |
CN113496748A (zh) | 具有每引脚输入/输出终端及驱动器阻抗校准的存储器 | |
US9940274B2 (en) | Memory system and control method of memory system | |
US11990900B2 (en) | ZQ resistor calibration circuit in memory device and calibration method thereof | |
CN106856101B (zh) | 电阻式内存及其记忆胞 | |
US11855625B2 (en) | Semiconductor apparatus, semiconductor system, and operating method of semiconductor apparatus | |
JP2010157919A (ja) | 半導体集積回路,データ転送システムおよびデータ転送方法 | |
CN100573706C (zh) | 检测存储器的工作电压来控制内部开关模块的装置及方法 |