TWI305374B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TWI305374B
TWI305374B TW095114177A TW95114177A TWI305374B TW I305374 B TWI305374 B TW I305374B TW 095114177 A TW095114177 A TW 095114177A TW 95114177 A TW95114177 A TW 95114177A TW I305374 B TWI305374 B TW I305374B
Authority
TW
Taiwan
Prior art keywords
conductor
film
interlayer dielectric
wiring
dielectric film
Prior art date
Application number
TW095114177A
Other languages
English (en)
Other versions
TW200705539A (en
Inventor
Masahiko Hasunuma
Sachiyo Ito
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW200705539A publication Critical patent/TW200705539A/zh
Application granted granted Critical
Publication of TWI305374B publication Critical patent/TWI305374B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

1305374 九、發明說明： 【發明所屬之技術領域】 ^明係關於-種半導體裂置，且更特定言之，係關於 童導體裝置可靠性的技術’該半導體裝置包括由低介 電吊數介電薄膜製成之層間介電薄膜。 【先前技術】 近2年來’開始應用具有低於常用介電薄膜之介電常數 數人^半導體裝置之層間介電薄膜材料的所謂低介電常 f薄膜（低k薄膜）’以加速半導體裝置之運作速度。舉 例而言，低k薄膜藉由 联㈣以下方式獲取：降低材料密度來使 ::、、、介電薄膜；或移除材料之極性來使其成為介電薄 '。在降低材料密度（薄膜密度）來使其成為介電薄膜之情 二^’通常使用多孔材料。因此，在低k薄膜中，與常用 1電薄臈相比’在形成介電薄膜之後在該薄膜中形成通孔 或布線槽時所使用之儀刻氣體或當留下介電薄膜承受大氣 壓時之濕氣更易於穿透薄膜。此外，在低k薄膜中，與常 用介電薄臈相比’由於工作過程之影響所導致之薄膜材料 之退化(分層及/或破裂)更易於產生於該薄膜内部。 ° 材料自身之機械強度在低k薄膜中比在常用介電 薄膜中退化（降低）得程度更大。此外，在藉由堆疊複數個 似薄膜而獲取之所謂低w間介電薄膜中，經堆疊之低k 薄膜之間之界面處或μ薄膜與其他介電薄膜之間的界面 處之黎、、口強度之退化（降低）程度大於常用介電薄膜之間之 界面處之黏結強度的退化(降低)程度。低k薄膜機械強度之 110465.doc 1305374 化以及低k薄膜之間之界面處或低k薄膜與其他介電薄膜 之間之界面處之黏結強度的退化對在如下半導體裝置中實 施多層布線結構造成了嚴重問題。 為了解決上述由於使用低k薄膜導致之機械強度之退化 (例如，分層及7或破裂），在（例如）低k薄膜形成過程中應 用預定界面處理技術。或者，當執行咖以在低_膜中形 成一通孔或布線槽時，最佳化其過程。儘管上述措施可改 良低k薄膜之機械強度以及低k薄膜之間或低k薄膜與豆他 介電薄膜之間之界面的黏結強度，但是現在需要用於進一 步增加機械強度及黏結強度之技術。 【發明内容】 根據本發明之一態樣’其提供包含以下各物之半導體裝 置、:複數個層間介電薄膜，其被堆疊並提供於一基板之: 之複數個層中；至少一個第一邋 β 弟導體，其被提供於該等經堆 豐之層間介電薄膜中之至少一個 個笛道-* 個層間介電溥膜中；及複數 個第一導體，其被提供於該提 壤暄* 风货有°亥第—導體之層間介電 中’且其連接至該第—導體之下部表面，且1以使彼 此間隔開之方式自該第一導體 一 4卜万向延伸且進一步沿 第一方向及一垂直於該第—方向 一晶格形狀。 第—方向延伸以形成 根據本發明之另一態樣，其提供包含 … 裝置：複數個層間介電薄膜，复 之半導體 ”被:堆疊且提供於一 上之複數個層中；至少-個下 /、' 土板之 .¾.,, 體’其係作為一傳導通 道的-部分而提供於該等經堆 3傳導通 <層間介電薄膜中之至少 110465.doc 1305374 ~個㈣介電薄膜中；及至少—個第—導體，其被提供於 該下層導體及提供有該下層㈣之㈣間介電薄膜之上的 且大體上重疊該下層導體及該層間介電薄膜的位置處並電 性連接至該下層導體以充當該傳導通道之一部分，其中該 下層導體以穿過該提供有該下層導體之層間介電薄膜之上 之一層間介電薄膜之方式提供於該層間介電薄膜中，且其 中°亥下層導體係沿其薄膜厚度方向提供於該層間介電薄膜
根據本發明之又—態樣’其提供包含以下各物之半導體 裝置.複數個層間介電薄膜，其被堆疊且提供於基板之上 數個層中H個下層導體，其被提供於該等經堆 邊之層間介雷、雙Μ 溥臈之至少一個層間介電薄膜中；及至— 個第一導體，其未 禾们生連接至该下層導體’且其在該下層 有卞下；2h4疊該下層導*之位置處被提供於該提供 之層間介電薄膜之上之-層間介電薄膜中， 位置處具有在遠離該下層導體之上之區域的 有兮下厚道小之線寬’且在此位置處，其穿過該提供 中該下層導體伟、、=:二 上的該層間介電薄膜’其 中。 …1膜厚度方向提供於該層間介電薄膜 根據本發明之一 襞置 篆’其提供包含以下各物之半驾 :之複數二:間:電薄膜’其被堆疊且提供於 堆疊之〉—個下層導體，其被提供於該筹 θ ”電薄臈之至少-個層間介電薄臈中；及至 110465.doc 1305374 -個第-導體，其未電性連接至該τ層導體，且其 -及第二電流施加部分，該第一及該第二電流施力:部分係 以穿過該提供有該下層導體之層間 u π呀〈上之—層門 介電薄膜並將該下層導體之上的重疊該下層導體之位置： 於其中之方式提供，其中該下層導體沿其薄膜厚度 供於該層間介電薄膜中，且其中該第一及該第 ^ 部分彼此電性連接以充當一傳導通道之 ；加 個上層導體，其以穿過提供有該第—導體::第 -電流施加部分的該層間介電薄膜之上的一層間 之方式被提供並電連接至該第—導體之該第—及^雷 流施加部分以充當該傳導通道之—部分，纟中該第―:體 之該第-及該第二電流施加部分係沿其薄膜厚度 於該下層導體之上的且重疊該下層導體之位置處。’、 【實施方式】 下文’將參看隨附圖示描述本發明之實施例。 (第一實施例） 二，本發明之一第一實施例將參看圖⑴惊描述。 圖14為展示根據該第—實施例之—半導體裝置之平面圖， =圖1至13展$根據此實施例之半導體裝置之一製造過 之實施例中’將描述一組態，其中電流未供應至其 通孔插塞實際上沿以下兩方向連續提供於包括所 體之下側通孔插塞的一層上：沿寬布線之縱向及沿大 “直於其縱向之方向，以藉此增加寬布線之該區域之 110465.doc 1305374 機械強度。下文，將進行詳細描述。 首先’如圖！所示，第㈣(„為2或大於2之自然數）層中 之-層間介電薄膜（ILD)2形成於一包括一未顯示之活性區 域的矽基板(半導體基板)上。作為層間介電薄膜2,使用— 具有不大於約3.4之相對介電常數之所謂低介電常數之介 電薄膜（低k薄膜）。此低k薄膜2之實例包括基於㈣c组人 物之MSQ(甲基_聚石夕氧院）之低k薄膜及基於pAE(聚伸芳基 醚)之低k薄膜。在第一實施例中’將具有約5 Gpa之揚氏 模數及約40 ppm之線性膨脹係數之基於pAE的低k薄膜㈣ 作層間介電薄膜2。該層間介電薄膜2亦稱作低^間介電 薄膜2。使用（例如）CVD方法形成薄膜厚度約3〇〇⑽之低^ 層間介電薄膜2。 隨後，第㈤）層巾之覆蓋層（覆蓋薄膜）3形成於該第㈨ 1)層中之低k層間介電薄膜2之表面上。在第一實施例中， 將CMTEOS薄膜用作覆蓋層3。使用（例如卜⑽方法將扣 TEOS薄膜3沉積於低1€層間介電薄膜2上以使其薄膜厚度約 為50 nm。d-TE0S(d_四乙氧基石夕炫）薄膜3具有約％ Gpa或 更高之機械強度（揚氏模數）。隨後，使用嵌入方法，在該 低k層間介電薄膜2及d_TE〇s薄膜3内部形成充當下層導體 之下層布線4及障壁金屬薄膜5。該下層布線4接收電流供 應並充當構成-預定導電通道之有效布線。下層布線4由 (例如）Cu製成。障壁金屬薄膜5由（例如）τ&製成。其後，在 EOS薄膜3之表面上形成第（n])層中之頂端障壁層（頂端 障壁薄膜）6’以此方式來覆蓋下層Cu布線4及薄膜5。在 110465.doc •10- 1305374 第一實施例中，SiCN薄膜用作頂端障壁層6。使用（例如） 方法，將SiCN薄膜6沉積於d-TEOS薄膜3上以使其 薄膜厚度為約50nm。SiCN薄膜6具有約3〇咖或更大之機 械強度（楊氏模數SiCN薄膜6連同d_TE〇s薄膜3一起充當 稍候將描述之第二導體15之加勁構件。 隨後’將第η層中之層間介電薄膜7及第η層中之d_ TE〇S薄臈（覆蓋薄膜）8相繼堆疊於第（叫層巾的^⑶薄膜 6之表面上。使用與在第…）層中形成低k層間介電薄膜2 之情況相同之方法，將第n層中之Μ層間介電薄膜7沉積 於㈣薄膜6上以使其薄膜厚度約為3〇〇⑽。此外，使用 與在第㈤)層中形成d_TE〇s薄膜3之情況相同之方法，將 第η層中之d_TEOS薄膜8沉積於低k層間介電薄膜7上以使 其薄膜厚度約為50 nm。 接著，如圏2至4所示，使用微影製程及其類似製程以一 預定圖案在第η層中之d_職薄膜8及低k層間介電薄膜7 内部以及第㈤）層中之SiCN薄膜6的内部形成—凹座9， 其用於在第η層中形成一充當第—導體之布線μ及在該第^ 層中形成充當待連接至該布線14之下部部份（下部表面）的 通：插塞15。圖3為展示自上方觀察之圖2中所示之凹座9 的千面圖，且圖4為圖3中所示凹座9之透視圖。_ 3之虛線Α-Α’所截取之橫截面圖。 σ 在第一實施例中，第η層中之布線ί4形成為 布線。亦即，第η層中之布線14與通孔插塞15—體 成。因此，如圖2至4中所示，包括 / π琛之凹座1〇及用 110465.doc -11 - 1305374 於通孔插塞15之凹座11(該等凹座一體式形成）之凹座9形成 於-亥d TEOS薄膜8及低k層間介電薄膜7與SiCN薄膜6之内 部。請注意，在第-實施例中，第n層中之布線Μ非電性 連接至下層CU布線4。亦即，通孔插塞未提供於下層Cu 布線4之上。因此，用於通孔插塞之凹座11形成於除了下 層Cu布線4之上方區域以外的用於布線之凹座1〇的下部區 域中。 在第一實施例中’第n層中之布線形成為-寬布線，其 中沿與縱向交叉之寬度方向(線寬)之長度為約i _或更 大。更具體言之，第n層中之布線14形成為一具有約ι〇 _ 寬度之寬布線。同時，複數個通孔插塞加使其彼此間隔 開的方式藉由自第n層中之布線14沿向下方向延伸且藉由 分別沿第η層中之布線14之縱向及沿垂直於第η層中之布線 14縱向的方向延伸而形成。更具體言之，複數個通孔插塞 15(母-者具有〇1㈣寬度之線形形狀）分別沿第讀中之布 線14的縱向（第一方向）及沿垂直於第η層中之布線14縱向的 方向（弟二方向）而縱向及橫向地形成。此時，沿第η層中之 布線14之縱向形成的通孔插塞15與沿垂直於第打層中之布 =之縱向的方向形成之通孔插塞15彼此交叉以形成所謂 曰曰格形狀。所提供之鄰近通孔插塞15之間之間距設定為約 2 _ ’其為每—通孔插塞15寬度之兩倍。以此方式，具 :圖2至4中所不之圖案之凹座9形成於⑽薄膜8、低让 層間介電薄膜7及SiCN薄膜6内部。 接著，如圖5及6中所示，一用於第n層之布、_及個別 110465.doc •12- 1305374 通孔插塞15之障壁金屬薄膜12以覆蓋第11層中之d_TE〇s薄 膜8之表面以及覆蓋用於布線及通孔插塞之凹座“及“的 内部的方式而形成。如同上述用於下層Cu布線4之障壁金 屬薄膜5—樣，Ta薄膜用作障壁金屬薄膜12。藉由使用濺 鍍薄膜成形方法同時施加偏壓來沉積障壁金屬薄膜12以使 其薄膜厚度為約10 nm。此後，儘管未顯示，但是障壁金 屬薄膜12已形成於其上之Si基板丨被送入高真空環境中以 便使其不曝露於用於形成（^薄膜之濺鍍設備中的處理室之 空氣中。圖6為一展示自上方觀察之圖5中所示之凹座9的 平面圖。圊5為沿圖6中之虛線Β_Β·所截取之橫截面圖。 接著’如圖7中所示，以覆蓋障壁金屬薄膜12之表面的 方式形成用於電鍍晶種以成為第η層之布線〗4及個別通孔 插塞15之-部分的Cu層（薄膜）Ua。使用sis(自行離子化滅 鑛)濺鍍方法將cu電鍍晶種層13a自障壁金屬薄膜12連續沉 積於真空環境中，以 為約70 nm。 以使其薄膜厚度在處於固體薄膜狀態時 一 cu電鍍薄膜13b形成於Cu電鍍
隨後’如圖8中所示， 晶種層13a表面上。使用 110465.doc 1305374 li的外部處的不必要的障壁金屬薄膜12&Cu薄膜i3被自心 TEOS薄膜8移除；然而障壁金屬薄膜咖〜薄膜13僅存留 於布線及通孔插塞之凹座⑺及^的内部。即，待成為第。 層中之布線14及個別通孔插塞15之障壁金屬薄膜似㈣ 膜！3僅埋於布線及通孔插塞之凹座職！】的内部。結果， 第η層中之由Cu製成且具有雙鑲嵌結構之布線14(其中布線 14與通孔插塞15 一體式形成）形成於第n層之& 丁 薄膜8
及低k層間介電薄膜7以及第（η」）層的siCN薄膜6的内部。 圖ίο為一展示自上方觀察之圖9中所示之寬布線14的平面 圖。圖11為一展示自下方觀察的圖9中所示之寬布線14的 平面圖。圖9為沿圖10之虛線c_c，所截取之橫截面圖。 接者，如圖12中所示，使用與在第⑹)層中形成頂端障 壁薄膜6之情況下所时法相同的方法並且以覆蓋第n層中 之布線（Cu寬布線）14gTE〇s薄膜8之表面的方式來形成 第η層中之頂端障壁薄膜（鈍化薄膜）16。SiCN薄膜亦用於 第7鈍化薄膜16。隨後，使用與在第n層中形成低k層間介 電薄膜7及d-TEOS薄膜8之情況下所用方法相同的方法將 第（η+Ι)層中之低k層間介電薄膜7及覆蓋薄膜（d_TE〇s薄 膜H8順序地堆疊在第n層之純化薄膜16的表面i。此外， 以與形成下層布線4及障壁金屬薄膜5的情況相同的方式使 用埋入方法在第（n+l)層中的低k層間介電薄膜丨7及覆蓋薄 膜（d-TEOS薄膜）18的内部形成充當上層導體的上層布㈣ 及障壁金屬薄膜20。如同下層布線4—樣，上層布線^由 (例如）Cu製成。障壁金屬薄膜2〇，如同障壁金屬薄膜5一 n0465.doc • 14 - 1305374 • 般，亦由（例如）Ta製成。隨後，使用與在第（η_ι)層及第n 層中形成頂端障壁薄膜6及16之情況相同之方法，以覆蓋 第（n+1)層中之上層Cu布線19及d_TE〇s薄膜18的方式形成 第（η+l)層中之頂端障壁層21。SiCN薄膜亦用於第（n+I)層 之頂端障壁薄膜2 1。 曰 其後，藉由一預定製程來獲取一根據圖12中所示之第一 實施例之所要半導體裝置22。即，該半導體裝置22具有Cu 春 寬布線14，其具有雙鑲嵌結構，其中該布線14與構成晶格 形狀之複數個Cu通孔插塞1 5 —體式形成。 圖13為一展示自下層Cu布線14側觀察之根據第一實施例 之Cu寬布線14及個別Cu通孔插塞15之透視圖，其中該第 一貫施例已由上述過程形成。為了簡化說明起見，圖丨3中 省略了第（η-1)層及第η層及類似層中之障壁金屬薄膜5及 12、低k層間介電薄膜2及7。 如圖13所示，Cu寬布線14具有一沿布線14之寬度方向延 φ 伸之矩形固體形狀。個別Cu通孔插塞15電性連接至Cu寬 布線14之下部表面，並朝向Cu寬布線14之下側延伸。此 外’該等個別Cu通孔插塞15以使其彼此間隔開的方式沿以 下方向延伸：沿Cu寬布線14之下部表面；沿cu寬布線14 之縱向（圖13中之寬度方向）；及沿垂直於Cu寬布線14縱向 之方向（圖13中之深度方向）。更具體言之，沿Cu寬布線14 之縱向所形成之Cu通孔插塞15以及沿垂直於cu寬布線14 縱向的方向所形成之Cu通孔插塞15彼此交叉以形成所謂晶 格形狀。如上所述，第一實施例之個別Cu通孔插塞15並未 n0465.doc -15- 1305374 、 心成通常的孤島形狀而是形成了線形形狀，以使亦可將其 稱作Cu通孔布線"。或者，成類似於構成如本實施例之晶 格形狀的壁形狀的Cu通孔布線亦可稱作"Cu通孔柵"。如上 所述，每一Cu通孔布線15具有約〇1 μηι之寬度。同時，將 在相鄰提供之沿相同方向延伸之Cu通孔布線15之間的間距 口又疋為約0,2 μιπ 〇 • 此外’由於個別Cu通孔布線15並未電性連接至如上所述 ⑩ 曰Cu布線4上，因此布線15形成於除了下層Cu布線4 之上方區域以外的Cu寬布線Μ之下部區域中。即，提供每 Cu布線15作為一所謂犧牲布線（虛設布線、連續犧牲通 孔層）。此一 Cu通孔布線15亦可稱作” Cu虛設通孔布線（Cu 犧牲通孔布線）”或，，c u虛設通孔柵，，。 主要參看圖14及表1，接著將在下文描述本發明者所做 之測試。 首先，儘管未顯示，但是製備兩樣品。一者為根據本實 • 施例的由兩層布線結構之Cu寬布線！4所構成之樣品（以下 無作”第一樣品"），其中該Cu寬布線14具有包括上述下層 Cu布線4及晶格形狀的Cu虛設通孔布線丨5之雙鑲嵌結構。 另一者為根據先前技術由兩層布線結構所構成之樣品（以 下稱作”第二樣品，，)’其中不具有晶格形狀的〜虛設通孔 布線15之Cu寬布線14僅提供於下層Cu布線4之上。即，該 第二樣品之布線結構在通孔層中不具有金屬部分，其中在 第一樣品中Cu虛設通孔布線15將形成於該通孔層上。在第 一及第二樣品中，充當上層布線之Cu寬布線14之寬度設定 110465.doc •16- 1305374 為約ΙΟμπι’且以約u轉間距將Cu寬布線u提供於整個美 板!之上方。此外，在第一樣品中，具有圖"中所示之： 位晶胞形狀之每-C讀設通孔布線15(其尺寸如表i所示地 不斷改變）形成於具有約10 μηι寬度之Cu寬布線14上。 隨後，出於評估樣品可靠性之目的來測試每一者皆具有 上述配置之第-及第二樣品。首先，冑十次熱循環（自室 溫至約40CTC ’其產生於一正常多層布線過程中）應用至第 -及第二樣品。此後，將在普通封裝過程中執行之切割過 程應用至第一及第二樣品。隨後，在將所切割之第—及第 二樣品由密封樹脂密封於一封裝中之後，對所包裝之第一 及第二樣品執行1000次的約_65。〇至125C>C2Tct測試。表1 展示有關第一樣品之TCT測試結果。 自表1可見，在Cu虛設通孔布線15形成於Cu寬布線丨斗之 下部表面上之情形下，形成Cu虛設通孔布線15為較佳的， 以使得Cu虛設通孔布線15對Cu寬布線14之下部表面的覆 蓋率為10%或更大，較佳地為2〇%或更大。即，藉由上述 設定，可能會減輕沿低k層間介電薄膜2及7之主要表面及 Cu寬布線14產生之所謂水平負載應力以及沿低k層間介電 薄膜2及7的厚度方向及Cu寬布線14所產生之所謂垂直負載 應力。即，增加了低k層間介電薄膜2及7之抵禦水平負載 應力及垂直負載應力之機械強度，其中Cu寬布線14及下層 Cu布線4形成於低k層間介電薄膜2及7中而介電薄膜3、6、 8及16以鄰近之方式形成於低k層間介電薄膜2及7之上方及 下方。結果，根據上述設定，可能會防止在低k層間介電 110465.doc 17 1305374 薄膜2及7之界面處引起分層及類似情況，其中Cu寬布線14 及下層Cu布線4形成於低k層間介電薄膜2及7中，且介電薄 膜3、6、8及I6以鄰近之方式形成於低k層間介電薄膜2及7 之上方及下方。另—古 力 万面’在Cu虛設布線15未形成於Cu 寬布線14之下#本& L , 杰， °面上的第二樣品中，缺陷以約10%之比 110465.doc 18· 1305374 /1-N zL 竣 怜 I 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 丨9.04 | 〇 [LA1__ 〇 <N I 1 1 1 1 1 1 1 1 1 18.87 _I 〇 |6.83 1 〇 ^44_! 〇 14.42 _I 〇 3.62 〇 2.92 〇 i—Η 1 1 1 1 1 1 9.47 X 16.12 I 〇 14.44 I 〇 13^1_I 〇 2.72 〇 12.21 1 〇 1.81 〇 1.46 〇 ο 1 1 1 1 9.74 X 4.74 <1 13.06 | 〇 12.22 I 〇 r—^ 二 〇 U-36 〇 11.11 1 〇 ON 〇 〇 0.73 〇 m ο 1 1 1 1 5.85 <] 2.84 〇 丨 1.84 I 〇 11.33 I 〇 11-02_1 〇 10.82 〇 10.66 〇 0.54 〇 0.44 〇 CN Ο 1 1 〇\· X 3.89 < 1.89 | 〇 11.22 I 〇 10.89 I 〇 10.68 | 〇 10.54 〇 10.44 〇 0.36 〇 0.29 〇 r—Η Ο 1 1 3.95 X 1.94 <1 0.94 〇 10.61 I 〇 10.44 | 〇 10,34 〇 0.27 〇 0.22 〇 0.18 〇 0.14 〇 ιιφί 与 Ι^τ 測試結果 Ul^ 測試結果 0斗 測試結果 ιιψί 蛛 測試結果 ㈣ i測試結果 ♦ 測試結果 測試結果 測試結果 ΐιψί 測試結果 單位長度 測試結果 單位長度 測試結果 〇 〇 〇 率 β_^_φ·#ι¥<:〇 β 翱鲮侉nu-iH_ f 七01 趣 ^^|¥铡噢。/。06^甸^000 1婵
_令釗喇4 - < _令糾,：X 110465.doc •19· 1305374 如上所迷 則試已顯不：當Cu虛設 通孔布線15形成於Cu寬布線14之 心卜冲表面上以使得CU虛 设通孔布線15對C u寬布線14之下邦矣品认活# 卜邻表面的覆蓋率變為約 10%或更大時，可能會增加半導體裝置22之可靠性。 如上所述’根據第-實施例，藉由在〜寬布線14之下部 表面上形成具有晶格形狀的通孔栅結構之複數個Cu虛設通 孔布線15 ,不論形成於低k層間介電薄膜2及7中布線4及14
之尺寸、形狀或覆蓋率如何，皆可能增加布線4及Μ、靠 近其中形成布線4及14之區域的包括層間介電薄膜：及7 以及介電薄膜3、6、8及16的個別介電薄膜之強度，並實 際上接收電流。即，可能提供具有Cu#層布線層間介 電薄膜結構之高可靠半導體裝置22而不會增加布線層數。 (第二實施例） 下文將參看圖15至17接著描述本發明之第二實施例。圖 1 5為展示一充當第二實施例之對比實例之半導體裝置的橫 截面圖。圖16為展示一根據第二實施例之半導體裝置之橫 截面圖。圖17為展示一根據第二實施例之半導體裝置及一 充當該第二實施例之對比實例的半導體裝置之平面圖。請 注意’在第二實施例中，相同之參考數字表示與第一實施 例中相同部分或對應部分，且將省略其詳細描述。 在第二實施例中，靠近布線之區域的的機械強度藉由將 布線延伸至位於實際所用布線之下側上的層上而增加，其 中通孔插塞形成於該層上。下文中將進行詳細描述。第二 實施例之製造過程與第一實施例之製造過程相同，且將省 I I0465.doc -20- 1305374 ’ 略其描述。 在描述第二實施例之前，將參看圖丨5簡要描述作為對比 實例之半導體裝置1 0 1之布線結構。 如圖中15所不，在作為對比實例之半導體裝置中， 下層布線102藉由成孤島形狀之通孔插塞1〇3電性連接至 -上層寬布線ΠΜ。然而’為了如下所述，由熱應力所導 . 致之水平應力負載及垂直應力負载易於施加至寬布線1〇4 • i。結果，較高水平應力負載或垂直應力負载很可能會施 加至通孔插塞103而破壞在寬布線1〇4與通孔插塞1〇3之間 之連接部分。 就是說，連接半導體|置中之導線之通孔部分為產生於 半導體褒置十之熱應力易於集中之位置中之—者。此外， 已經發現熱應力對通孔部分之影響在將具有一低於常用介 電薄膜之揚氏模數的似薄膜或具有一高於辦線之線性 膨脹係數之Cu布線用於製造半導體裳置的情形下變得更明 • 顯。 此外，當將似薄膜用於形成層間介電薄膜日夺，由於似 薄膜之間或低k薄膜與其他介電薄膜之間的界面處之低黏 結強度或者由於低㈣膜本身之低斷裂強度所導致的層間 ’I電4膜之刀層不僅在層間介電薄膜或其類似物之加熱及 冷卻過程（溫度上升及下降之過程）期間在該層間介電薄膜 中產生熱應力之情沉下总# 3又Α τ ;發生而且在其他情況下亦容易 教生舉例而5，在以下情況下易於發生層間介電薄膜分 層：在諸如探查之產品檢驗過程期間或在諸如封裝之後處 110465.doc -21 - 1305374
理期間，在CMP過程中將剪應力施加至層間介電薄膜以用 於將通孔插塞及布線埋入層間介電薄膜中。為了防止由於 低k層間介電薄膜之機械強度等之退化所導致的在層間介 電薄膜中之分層’本發明之發明者已在（例如）美國專利申 請案號1〇/653，186中提出使用一種技術，其在層間介電薄 膜中形成所謂一虛設布線或虛設通孔插塞以大體上增加包 括通孔部分及布線部分之層間介電薄膜之強度。美國專利 申請案號10/653，186之全勒容則丨用方式併人本文中。 ^而’由本發明者所做之進一步研究已顯示：在使用低 k薄膜形成-層間介電薄膜且具有—較高表面覆蓋率之一 半導體裝置令，存在在虛設通孔插塞或實際施加電流之實 際布線之區域的形狀方面增強外部負載的空間。更具體言 之’在形成有具有大於正常布線寬度之寬度之布線的所； 見布線部分中，由實際布線所佔有之區域不可避免地變得 比在正常布線部分的情況下的更大。因此，用於提供可承 受以上各種外部負載之足夠數量及足夠尺寸之虛設布線或 虛設插塞的區域在層間介電薄膜令不可避免地變小。詳言 在4近可最有效地锻煉虛設布線或虛設通孔插塞抵擎 外部負載之電阻特性的布線部分，形成虛設布線或虛設通 孔插塞之區域不可避备从綠 避免地瓞仔很小。此外，寬布線比正常 t線更可能接收外部負荷。結果，施加至形成於寬布線部 分中之虛设布線或虛設通孔插塞之外部負载(外力)同樣變 得大於施加至形成於正常布線部分中之虛設布線或虛設通 孔插塞之外部負载。 II0465.doc •22· 1305374 - 結果’在將w常布線部分之虛設布線或虛設通孔插 塞用於寬布線部分而不對低k層間介電薄膜進行修正之情 形下’難以確保可抵紫施加至虛設布線或虛設通孔插塞^ 外力的足夠強度。即’存在不能增加實際布線部分強度之 可能性。當,然’易於發生由於低_膜之間或低k薄膜^其 他介電薄膜之間的界面處之低黏結強度或者由於低k薄膜 本身之低斷裂強度所導致的層間介電薄膜之分層。此可使 包括低k層間介電薄膜之整個半導體裝置之 ·,〖生及性能退化。 罪 第二實施例用於解決上述問題。下文中將參看圖16來描 述根據第二實施例之一半導體裝置3 1。 圖1 5中之雙虛線左侧為一有效布線部分丨〇5，下層布線 及寬布線1〇4形成於其中，其每_者實際上接收^流以 充當一有效布線。圖15中之雙虛線右側為一機械增強部分 108，一用於使其更堅固以將水平應力負載或垂直應力負 • 載施加至下層布線102及寬布線104上的虛設布線（犧牲布 線）1〇6或虚設通孔插塞（犧牲通孔插塞）1〇7形成於其中，其 中下層布線102及寬布線1〇4中之每—者實際上接收電流以 充當有效布線。 如圖16中所示，在第二實施例之半導體裝置31中，提供 第η層中充當第一導體之Cu布線32來重疊第（n_1}層中之下 層Cu布線4及低k層間介電薄膜2，Cu布線4a構成一下層Cu 布線4並具有與Cu布線32相同之傳導通道，其中該下層Cu 布線4形成於第（n-1)層中並充當下層導體。同時，Cu布線 110465.doc -23- 1305374 . 32沿薄膜厚度方向穿過第n層中之覆蓋薄膜8及低k層間介 電薄膜7以及第（n-1)層中之頂端障壁薄膜6。Cu布線32經由 一障壁金屬4膜（Ta薄臈）12電性連接至下層cu布線4以充 當與下層Cu布線4a相同之傳導通道之一部份。 如上所述，第二實施例可獲取與上述第一實施例相同之 優勢。此外，藉由將Cu布線32延伸至低k層間介電薄膜7下 側上之層處（在習知情況下通孔插塞形成於該層上），獲得 φ Cu布線32之實質布線橫截面為可能的。結果，如圖丨7中所 不，可減小Cu布線32之寬度。同時，僅由形成於由圖16中 之雙虛線左側上之區域所表示的有效布線部分33中的充當 有效布線的Cu布線32來增加機械強度為可能的。圖16中之 雙虛線右側為一機械增強部分36，一用於使其更堅固以將 水平應力負載或垂直應力負載施加至下層布線4及〇11布線 32的一虛设布線（犧牲布線）34或虛設通孔插塞（犧牲通孔插 塞）3 5形成於其中，其中下層配線4及（：11配線％中之每一者 _ 實際上接收電流以充當有效布線。如上所述，根據第二實 施例，藉由將充當一有效布線之Cu布線32延伸至在正常情 況下將在其上形成通孔之部分（層）上，與金屬層不存在於 通孔層中之習知結構相比，改良機械強度為可能的。 (第三實施例） 下文接著將參看圖18及19描述本發明之第三實施例。圖 18為展示根據第三實施例之一半導體裝置之橫截面圖。圖 19為展不根擄第三實施例之一半導體裝置之平面圖。在第 三實施例甲，相同參考數字表示與上述第一及第二實施例 】J0465.doc -24- 1305374 '中相同或對應部分，且將省略其詳細描述。 在第二實施例中’複數個下層導體形成於一層中，且至 少一第—導體自複數個下層導體向上延伸且形成於形成有 下層導體之層的上一層的層間介電薄膜中。下文中將參看 圖18及19描述根據第三實施例之一半導體裝置41。 如圖18中所示，在根據第三實施例之半導體裝置41中， 一在第n層中充當第一導體之Cu布線42自充當兩個下層導 鲁 體且形成於第（η·1)層中之下層Cu布線4向上延伸。Cu布線 42在至少一部分Cu布線42重疊一下層Cu布線4a之位置處沿 溥膜方向穿過第n層中之覆蓋層8及低k層間介電薄膜7以及 第（η-υ層中之頂端障壁薄膜6’其中該下層Cu布線4a構成 下層Cu布線4且具有與以布線42相同之傳導通道。在 線42中，沿薄膜厚度方向穿過第n層中之覆蓋層8及低让層 間介電薄膜7以及第（η·〗）層中之頂端障壁薄膜6的部分稱作 通透部分42a。Cu布線42經由該通透部分42a及障壁金屬薄 • 膜（Ta薄膜）12電性連接至下層Cu布線4以充當與下層cu布 線4a相同之傳導通道之一部分。 另一方面，在構成下層Cu布線4且未電性連接至Cu布線 42之至J下層Cu布線仆的上方部分中，布線ο未沿薄 臈厚度方向穿過第n層中之低k層間介電薄膜7及第（η」）層 中之頂端障壁薄膜6。在“布線42中，未沿薄膜厚度方向 穿過第η層中之低k層間介電薄膜7及第（11_丨）層中之頂端障 壁薄膜6的部分稱作非通透部分42b。如圖19中所示，布線 才頁截面已在其中沿薄膜厚度方向延伸之通透部分42a中之 110465.doc •25- 1305374
Cu布線42的至少一部份之寬度（線寬度）相對於非通透部分
42b中的Cu布線42而言減小了，且寬度（線寬）減小至較I 值。 如上所述，第三實施例可獲取與上述第一及第二實圹歹I 相同之優勢。此外’藉由視傳導通道之設定而將〜布線:; 分為通透部分42a及非通透部分42b，充分地並適當防止 布線42及下層Cu布線4彼此短路為可能的。
(第四實施例） 下文接著將參看圖20描述本發明之第四實施例。圖⑼為 展示根據第四實施例之一半導體裝置之橫截面圖。在第四 實施例中’相同參考數字表示與第_至第三實施例中相同 或對應部分，且將省略其詳細描述。 第四實施例與上述第三實施例之不同之處在於：在構成 個別下層布線且未電性連接至第一導體之至少下層布線之 上方的部分中，該第一導體未形成於形成有下層布線之層 的上一層的層間介電薄膜中。在第四實施例中，至少一個 待電性連接至該第-導體的額外上層導體形成於形成有個 別下層布線之層之上兩層的層間介電薄膜令，以防止第一 導體與下層布線彼此短路。下文中將參看圖2〇描述根據第 四實施例之一半導體裝置5 1。 如圖20中所示，在根據第四實施例之半導體裝置η中 在構成個別下層Cu布線4且未電性連接至Cu布線52之至少 下層Cu布線4b之上方的部分中，該Cu布線52未形成於= 成有個別Cu布線4之層的上一層的低k層間介電薄膜7中^ 110465.doc -26- 1305374 同時’至少兩個具有相同傳導通道之Cu布線52個別形成於 如下位置處，即將重疊了未連接至低k層間介電薄膜7中之 Cu布線52的下層Cu布線4b的位置夾在中間的位置，其中 該低k層間介電薄膜7為形成有下層Cu布線52a之層的上一 層。Cu布線52中之第一電流施加部分52a及第二電流施加 部分52b沿薄膜厚度方向穿過第n層中之覆蓋薄膜8及低]^層 間介電薄膜7以及第（n_ 1)層中之頂端障壁薄膜6。 此外如圖2 〇中所示，在根據第四實施例之半導體裝置 51中，用於旁路之充當導體的上層以布線53在至少部分 Cu布線53重疊Cu布線52的位置處穿過形成有下層Cu布線* 之層的上兩層的低k層間介電薄膜17。即，在形成有下層 Cu布線4之層的上兩層的低k層間介電薄膜口中，用於旁路 的形成於重疊未連接至以布線52之下層Cu布線化的位置 處的上層Cu布線53構成與形成於低k層間介電薄膜7中之 Cu布線52的傳導通道相同的傳導通道並電性連接至下層 Cu布線4a，其中該低]^層間介電薄膜7為形成有下層a布線 4之層的上一層，且該下層Cu布線乜構成下層（^布線*並電 性連接至Cu布線52之第一電流施加部分52&。 如上所述1四實施例可獲取與上述第—至第三實施例 相同之優勢。 (第五實施例） 下文接著將參看圖21及22描述本發明之第五實施例。圖 21為展示根據第五實施例之一半導體裝置之橫截面圖。圖 22為沿圖21中之虛線D_D，所截取之橫截面圖。在第五實施 110465.doc -27- 1305374 例中’相同參考數字表示與第一至第四實施例中相同或對 應之部分’且將省略其詳細描述。 第五實施例為上述第三及第四實施例之組合。下文中將 參看圖21及22描述根據第五實施例之一半導體裝置。 如圖21中所示，在根據第五實施例之一半導體裝置61 中，在由圖21中之雙虛線左側上之區域表示的有效布線部 分62中，用於旁路之下層Cu布線4a、Cu布線42及上層a 布線53至少部分地沿層間介電薄膜2、7及丨了之堆疊方 向彼此重疊。Cu布線42沿薄膜厚度方向穿過低]^層間介電 薄膜7。此外，用於旁路之上層Cu布線幻沿薄膜厚度方向 穿過低k層間介電薄膜7。使用上述配置，用於旁路之下層 Cu布線4a、Cu布線42(Cu布線42之通透部分“a)及上層α 布線53彼此電性連接。結果，在有效布線部分“中，形成 了一由用於旁路之下層Cu布線乜、Cu布線42及上層Cu布 線5 3構成之傳導通道。 此外’如圖22中所示’在根據第五實施例之一半導體裝 置61中，用於旁路之上層Cu布線53主要形成於Cu布線 之非通透部分42b之上。用於旁路之上層Cu布線53之左端 部分延伸於下層Cu布線4a與Cu布線42之通透部分42a彼此 重疊的部分之上。同時，用於旁路之上層Cu布線53之右端 部分延伸於Cu布線42之通透部分42a之上。用於旁路之上 層Cu布線53之左端及右端部分重疊的Cu布線之通透部分 42a對應於上述第四實施例中之第一及第二電流施加部分 52a及 52b。 110465.doc -28- 1305374 如上所述’第五實施例可獲取與上述第一至第四實施例 相同之優勢。此外，藉由在Cu布線42之非通透部分42b之 上形成用於旁路的上層Cu布線53並將其延伸於Cu布線42 之通透部分42a之上方，獲得Cu布線42之布線橫截面為可 能的。結果’可增加半導體裝置6丨之電特性及可靠性。 根據本發明之半導體裝置不限於上述第一至第五實施 例。在不偏離本發明之精神及範疇之情況下，可部分地修 正其配置或製造過程或者可將各種設定適當地進行組合。 舉例而言’作為第一導體之Cu寬布線14之寬度長度不限 於上述的約10 μιη或更大之值。Cu寬布線14具有約1 μΓη或 更大之寬度長度為足夠的。作為第二導體之Cu虛設通孔布 線15之寬度長度不限於上述的約〇·ι 之值。cu虛設通孔 布線15具有約〇.5 μιη或更小之寬度長度為足夠的。或者， Cu虛設通孔布線15具有不超過以寬布線14之寬度長度一 半之寬度長度為足夠的❶鄰近地提供之Cu虚設通孔布線15 之間之間距不限於上述約〇·2 μιη的值。將Cu虛設通孔布線 1 5之間之間距設定為不大於Cu虛設通孔布線丨5之寬度長度 的兩倍為足夠的。 當用於第一實施例中2Cu虛設布線15之每一者的一部份 實質上連接至具有較高機械強度（揚氏模數）之增強材料（增 強薄膜）時，增加抵禦外力之強度尤為可能。在此種情況 下’連接部分不限於下端部分或中間部分（不完全部分）。 或者，每一Cu虚設通孔布線15可連接至形成於該等布線15 所連接之寬Cu布線14之下的所有其他增強材料。此外，寬 Π 0465.doc -29- 1305374 冲Ί 5可形成為該等布線個別形
Cu布線14及Cu虛設通孔 成於其中之所謂單-鑲嵌結構。寬Cu布線14或其他增強材 料與Cu虛設通孔布線15之間之連接部分的強度大於施加至 該等連接部分之水平負載應力及垂直負載應力為足夠的。 具有30 GPa或更大之揚氏模數之增強元件（增強薄膜）不 限於SiCN薄膑或SiC薄膜，而可使用任何材料，只要其具 有30 GPa或更大之楊氏模數且其不具有電功能（傳導率）。 舉例而言，增強元件可由陶莞製成。更具體言之，可使用 d-TEOS、p_SiH4、Si〇2、Si〇、si〇p、si〇F、猶、
Si〇N、SiCH、SiOC、Sic〇H及其類似物。此外，在覆蓋 薄膜（覆蓋層）具有約30 GPa或更大之揚氏模數且可將此覆 盍薄膜用作增強材料（增強薄膜）之情形下，視布線材料來 痛略頂端障壁薄臈(頂端障壁層)為可能的。相反，省略覆 蓋薄膜(覆蓋層)為可能的。即，形成至少一種(一層削 材料為足夠的。當然，可形成複數個種類(複數個層、多 層）增強材料。增強材料之種類（層）之數目應根據所要之半 導體裝置之配置或功能來適當設定。 或更小；I電常數之低k介電薄膜之實例包括··一 具有諸如聚秒氧拉 ... 二氧化矽烷 '聚甲基矽氧烷、甲基矽 二半氧院之石夕氧烧構架之薄膜；主要包含諸如聚伸芳基 驗、聚苯幷噁唑、聚 本并辰丁烯之有機樹脂的薄膜；及諸 如多孔二氧化矽薄 形成之層間介電薄膜、不Γ 此低k介電薄膜所 一 、限於具有單層結構之薄膜，而可為 -具有堆疊結構之薄膜，諸如藉由堆疊有機似介電薄膜 I10465.doc -30- 1305374 • 及無機低k介電薄膜而獲取之混合薄膜，或者藉由在提供 於包括布線之層中的低k介電薄膜與提供於包括通孔插塞 之層中之低k介電薄膜之間插入一蝕刻播止介電薄膜而獲 取之多層薄膜。 下層導體4、第一導體14、32、42及52、第二導體丨5及 上層導體19及53之材料不限於銅（Cu)。其可由以下各物製 • 成：含有選自由Cu、A卜W、Ta、Nb、Ti、v、Ru、編組 φ 成之群之至少一種金屬元素作為主要成分的金屬薄膜；或 藉由組合該等元素而獲取之金屬堆疊薄膜。此外，下層導 體4、第一導體14、32、42及52、第二導體15及上層^體 19及53之材料可彼此不同。障壁金屬薄膜不限於丁&薄膜。 舉例而言，障壁金屬薄膜可為_由丁&及TaN、卩及TiN、 Nb及NbN、W&WN、或心及2]^之組合物組成之堆疊薄 膜。此外，障壁金屬薄膜可為選自此等金屬或其化合物之 單層薄膜，例如TaSiN薄膜或TiSiN薄臈。化合物層可由主 • I包含選自以上金屬中之-者之氮化物及碳化物或硼化物 製成。即，障壁金屬層應由可視第一導體14、32、42及52 及第二導體1 5之材料來增加抵禦有效布線部分之水平負載 應力及垂直負載應力的耐久性幷增強該增強布線部分之能 力的材料製成。障壁金屬薄膜之此材料之實例包括^_八族 金屬、V-A族金屬' vi-A族金屬或其化合物。 i 4，使增強材料、低k介電薄膜、布線及障壁金屬薄 膜之材料以相互增強之方式來組合以便增加其能力為較佳 的。 H0465.doc 31 1305374 在第至第五貫施例中之有效布線部分之形狀及增強布 線部分之布相案m於在® 12、〗3、16、17及U至22中 所示之If ’兄|例而言，圖工2中所示之每一 Cu虛設通孔布 線15可以進入第（ΙΜ)層中之低k層間介電薄膜2之内的形狀 而形成。此外，僅可將d_TE〇s薄膜3作為—介電薄膜靠近 低k層間，|電薄膜2提供。即使使用上述配置，足以獲取本 發明之效果亦為可能的。此外’如圖16中所示之機械增強 部分36可形成於根㈣—及第三至第五實施例之該等半導 體裝置22、41、51及61中。在此種情況下，該等半導體褒 置之機械強度可如根據第二實施例之半導體裝置31之情形 而增加。 低k層間介電薄膜2、7及17、下層導體4、第一導體μ、 32 42及52及上層導體19及53之層的數目不限於二或二， 而可為四或更多。 、此，，使用除了 d-TEQS薄膜之外之薄臈作為覆蓋薄膜3 為可能的。類似地’ SiN薄膜可取代Sic_膜用作頂端障
，薄膜6。具有約3〇 GPa或更大之揚氏模數之薄膜用作覆 蓋薄膜3及頂端障壁薄膜6為足夠的。 I 熟習此項技術者將易於想到額外優點及變更。因此，在 本發明較寬廣之態樣中其不限於特定細節及本 、、 人尸汀不及所 描述之個別實施例。因此，在不偏離如由附加申請專利矿 圍及其均等物所界定之一般發明概念的精神或範疇之靶 下可作出各種變更。 @况 【圖式簡單說明】 H0465.doc 1305374 圖1為展示製造根據一第一實施例之一半導體裝置之過 程的橫截面圖； 圖2為展示製造根據該第一實施例之一半導體裝置之過 程的橫截面圖； 圖3為展示製造根據該第一實施例之一半導體裝置之過 程的平面圖； 圖4為展示製造根據該第一實施例之一半導體裝置之過 程的透視圖； 圖5為展示製造根據該第一實施例之一半導體裝置之過 程的橫截面圖； 圖6為展示製造根據該第一實施例之一半導體裝置之過 程的平面圖； 圖7為展示製造根據該第一實施例之一半導體裝置之過 程的橫截面圖； 圖8為展示製造根據該第一實施例之一半導體裝置之過 程的橫截面圖； 圖9為展示製造根據該第一實施例之一半導體裝置之過 程的橫截面圖； 圖10為展示製造根據該第一實施例之一半導體裝置之過 程的平面圖； 圖11為展示製造根據該第一實施例之一半導體裝置之過 程的平面圖； 圖12為展示製造根據該第一實施例之一半導體裝置之過 程的橫截面圖； 110465.doc -33- 1305374 圖13為展示製造根據該第一實施例之一半導體裝置之過 程的透視圖， 圖14為展示根據該第一實施例之一半導體裝置之一實例 的平面圖； 圖15為展示充當一第二實施例之對比實例之一半導體裝 置的橫截面圖； 圖16為展示根據該第二實施例之一半導體裝置之橫截面 圖； 圖17為展示根據該第二實施例之一半導體裝置及充當該 第二實施例之一對比實例的一半導體裝置之平面圖； 圖18為展示根據一第三實施例之一半導體裝置之橫截面 圖； 圖19為展示根據該第三實施例之一半導體裝置之平面 圖， 圖20為展示根據一第四實施例之一半導體裝置之橫截面 圖， 圖21為展示根據一第五實施例之一半導體裝置之橫截面 圖；且 圖22為沿圖21中虛線D-D1所截取之橫截面圖。 【主要元件符號說明】 1 半導體基板 2 層間介電薄膜 3 覆蓋層/d-TEOS薄膜 4 下層布線/下層導體 110465.doc -34- 下層Cu布線 下層Cu布線 障壁金屬薄膜 SiCN薄膜 低k層間介電薄膜 d-TEOS薄膜 凹座 凹座 凹座 障壁金屬薄膜 Cu薄膜
Cu電鍍晶種層（薄膜）
Cu電鍍薄膜 寬布線/布線/第一導體 通孔插塞 頂端障壁薄膜/鈍化薄膜 低k層間介電薄膜 覆蓋薄膜/d-TEOS薄膜 上層布線 障壁金屬薄膜 頂端障壁薄膜 半導體裝置 半導體裝置 Cu布線/第一導體 Μ: -35 - 有效布線部分 虛設布線/犧牲布線 虛設通孔插塞/犧牲通孔插塞 機械增強部分 半導體裝置
Cu布線/第一導體 通透部分 非通透部分 半導體裝置
Cu布線 第一電流施加部分 第二電流施加部分
Cu布線 半導體裝置 有效布線部分 半導體裝置 下層布線 通孔插塞 上層寬布線 有效布線部分 虛設布線/犧牲布線 虚設通孔插塞/犧牲通孔插塞 機械增強部分 •36-

Claims (1)

1305374 、申請專利範圍·· 一種半導體裝置，其包含·· 基板之上 淨复數個層間介電；?產脂 』"€溥膜，其被堆疊且提供於 之複數個層中； 至少-個第-導體，其被提供 電薄膜中之至少一個_ A 夺’丄堆叠之層間介 卜 ^個層間介電薄膜中；及 複數個第二導體’其被提供於該提供有該 S間介電薄膜中，且其連接至該第-導體之下部表面 =使:此間隔開之方式自該第一導體沿' 第方向及一垂直於該第一方向 方向延伸以形成—晶格形狀。 2·如請求項丨之半導體裝置，其進一步包含： 至少一個下層導體，其未電性連接至該第— 第-導體’且其被提供於與該層間介電薄膜之了 一〜 間介電薄膜巾之㈣—導體至少部分重疊的位置 中5亥第一導體及該第二導體被提供於該層間介電薄膜 中’ 、 «亥等第一導體係穿過該層間介電薄膜而形成，其中， 第一導體係在遠離該下層導體之上之位置的位 * 與沿薄 膜厚度方向提供於該層間介電薄膜中。 3 ·如請求項1之半導體裝置，其中： 該第二導體以使彼此間隔開之方式沿該第— 體之 向且沿垂直於該縱向之寬度方向延伸以形 晶格形 狀。 110465.doc !3〇5374 4·如請求項1之半導體裝置，其中： 一在該等經鄰近提供之第二導體之間之間距不大於該 等第二導體中之每一者的寬度的兩倍。 5.如請求項1之半導體裝置，其中： 該第一導體之寬度為1 μπι或更大。 6 ·如請求項1之半導體裝置，其中： 該等第二導體中之每一者之該寬度不大於該第一導體 之寬度的一半。 7.如請求項1之半導體裝置，其中： 該等第二導體中之每一者之該寬度為0.5 4爪或更小。 8·如請求項1之半導體裝置，其中 該等第二導體經提供以使得該等第二導體對該第一導 體之該下部表面之覆蓋率變為丨〇%或更大。 9·如請求項1之半導體裝置，其中： 該等層間介電薄膜中之每一者為一具有3.4或更小的— 相對介電常數之低k層間介電薄膜。 1〇.如請求項2之半導體裝置，其進一步包含： 至少一個另一介電薄膜，其具有一30 GPa或更大之揚 氏模數，且其被提供於提供有該第一導體及該第二導體 之該層間介電薄膜與提供有該下層導體之該層間介電薄 膜之間， 該等第二導體係以至少部分地達到該另一介電薄膜之 方式提供。 11.如請求項2之半導體裝置，其中： il〇465.do, 1305374 “下層導體為—傳導通道之―部分，且 1亥等第二導體為未實際施加一電流之虛設布線。 12.-種半導體裝置，其包含： Ί個層間介電薄膜’其被堆疊且提供於—基板之上 之複數個層中； β夕個下層導體，其係作為一傳導通道的一部分而 β ^ ;該等經堆疊之層間介電薄膜中之至少一個層間介 電薄臈中；及 至y個第一導體，其被提供於該下層導體及提供有 該下層導體之該㈣介電薄膜之上的且大體上重疊該下 層導體及該層間介電薄膜的位置處並電性連接至該下層 導體以充當該傳導通道之—部分，其中該下層導體以穿 過該提供有該下層導體之層間介電薄膜之上之—層間介 電薄膜之方式提供於該層間介電薄膜中，且其中該下層 導體係沿其薄膜厚度方向提供於該層間介電薄膜中。 13.如請求項12之半導體裝置，其中： 該等層間介電薄膜中之每-者為—具有3 4或更小之_ 相對介電常數之低k層間介電薄膜。 i4·如請求項12之半導體裝置，其進一步包含： 至少一個另—介電薄膜，其具有—30 GPa或更大之右 氏模數，且其被提供於提供有該下層導體之該層間介霉 薄膜與提供有該第一導體之該層間介電薄膜之間， 該第-導體係以至少部分達到該另—介電薄： 提供。 Μ 110465.doc 1305374 15·—種半導體裝置，其包含： 複數個層間介電薄膜，其被堆疊且提供於一基板之上 之複數個層中； 至少一個下層導體，其被提供於該等經堆疊之層間介 電薄膜之至少一個層間介電薄膜中；及 至少一個第一導體，其未電性連接至該下層導體，且 其在該下層導體之上且部分重疊該下層導體之位置 提供於該提供有該下層導體之層間介電薄膜之上之一層 間介電薄膜中’該第一導體之至少一部分在遠離該下層 導體之上之區域的位置處具有—較小之線寬，且在此位 置處’其穿過該提供有該下層導體之層間介電薄膜之上 的該層間介電薄膜’其中該下層導體係沿其薄膜厚度方 向提供於該層間介電薄膜中。 I6·如請求項15之半導體裝置，其中： 該等層間介電薄臈中之每一者為一具有Η或更小之— 相對介電常數之低k層間介電薄膜。 17.如請求項15之何體U，其進-步包含： 至少"一個另一介·"键 氏掇齡B 溥膜，其具有一 30 Gpa或更大之揚 =提:::::::供有該下層導體之該層間介電 該第-導體係以至！層間介電薄膜之間’ 提供。 v部分達到該另一介電薄膜之方式 18· 一種半導體裝置，其包含： 複數個層間介曾、站 溥骐，其被堆疊且提供於一基板之上 110465.doc 1305374 之複數個層中； 至少一個下層導體’其被提供於該等經堆疊之層間介 電薄膜之至少一個層間介電薄膜中；及 至少一個第一導體，其未電性連接至該下層導體，且 其具有第一及第二電流施加部分，該第一及該第二電流 施加部分係以穿過該提供有該下層導體之層間介電薄膜 之上之一層間介電薄膜並將該下層導體之上的重最哼下
層導體之位置炎於其中之方式提供，其中該下層導體沿 其薄膜厚度方向提供於該層間介電薄臈中，且其中今第 一及該第二電流施加部分彼此電性連接以充當一傳導通 道之一部分；及 至少一個上層導體，其以穿過提供有該第—導體之該 第一及該第二電流施加部分的該層間介電薄膜之上的一 層間介電薄膜之方式被提供並電連接至該第一導體之該 第一及該第二電流施加部分以充當該傳導通道之一部 分’其中該第一導體之該第一及該第二電流施加部分： 沿其薄膜厚度方向提供於該下層導體之上的且重疊該下 層導體之位置處。 19 ·如請求項1 8之半導體裝置，其中： 該等層間介電薄膜中之每—者為—具有3 4或更小的一 相對介電常數之低k層間介電薄膜。 20.如請求項18之半導體裝置，其進'一步包含： β至少兩個另外之介電薄膜’其具有—30 GPa或更大之 β氏模數1其被提供於提供有該下層導體之該層間介 110465.doc 1305374 電薄膜與提供有該第一導體之該層間介電薄臈之間，以 及提供有該第一導體的該層間介電薄膜與提供有該上層 導體之該層間介電薄臈之間， 、該第-導體及該上層導體中之 / 刀別達到提供有每一 者係h部分地 一介電薄膜的方式提供。 U電薄膜之下的該另
110465.doc
TW095114177A 2005-07-07 2006-04-20 Semiconductor device TWI305374B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005198967A JP4550678B2 (ja) 2005-07-07 2005-07-07 半導体装置

Publications (2)

Publication Number Publication Date
TW200705539A TW200705539A (en) 2007-02-01
TWI305374B true TWI305374B (en) 2009-01-11

Family

ID=37597726

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095114177A TWI305374B (en) 2005-07-07 2006-04-20 Semiconductor device

Country Status (4)

Country Link
US (1) US7285859B2 (zh)
JP (1) JP4550678B2 (zh)
CN (1) CN100463163C (zh)
TW (1) TWI305374B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456479B2 (en) * 2005-12-15 2008-11-25 United Microelectronics Corp. Method for fabricating a probing pad of an integrated circuit chip
JP2007213269A (ja) * 2006-02-08 2007-08-23 Toshiba Corp 応力解析方法、配線構造設計方法、プログラム及び半導体装置の製造方法
US7767570B2 (en) * 2006-03-22 2010-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy vias for damascene process
JP2008166422A (ja) * 2006-12-27 2008-07-17 Toshiba Corp 半導体装置
JP2009021528A (ja) * 2007-07-13 2009-01-29 Toshiba Corp 半導体装置
JP2010153677A (ja) * 2008-12-26 2010-07-08 Consortium For Advanced Semiconductor Materials & Related Technologies 半導体装置、及び半導体装置の製造方法
US11328992B2 (en) * 2017-09-27 2022-05-10 Intel Corporation Integrated circuit components with dummy structures
KR102029099B1 (ko) * 2018-02-05 2019-10-07 삼성전자주식회사 반도체 패키지
EP3671821A1 (en) * 2018-12-19 2020-06-24 IMEC vzw Interconnection system of an integrated circuit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10199925A (ja) * 1997-01-06 1998-07-31 Sony Corp 半導体装置及びその製造方法
TW444252B (en) * 1999-03-19 2001-07-01 Toshiba Corp Semiconductor apparatus and its fabricating method
JP2001267323A (ja) * 2000-03-21 2001-09-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP3439189B2 (ja) * 2000-11-30 2003-08-25 三洋電機株式会社 半導体装置及びその製造方法
US6605540B2 (en) * 2001-07-09 2003-08-12 Texas Instruments Incorporated Process for forming a dual damascene structure
US6559543B1 (en) * 2001-11-16 2003-05-06 International Business Machines Corporation Stacked fill structures for support of dielectric layers
JP3615205B2 (ja) * 2002-07-01 2005-02-02 株式会社東芝 半導体装置及び半導体装置の製造方法
JP2004095916A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置及びその製造方法
CN1261998C (zh) 2002-09-03 2006-06-28 株式会社东芝 半导体器件
JP4005958B2 (ja) 2002-09-03 2007-11-14 株式会社東芝 半導体装置
JP4619705B2 (ja) 2004-01-15 2011-01-26 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
CN100463163C (zh) 2009-02-18
TW200705539A (en) 2007-02-01
JP4550678B2 (ja) 2010-09-22
US20070007618A1 (en) 2007-01-11
JP2007019258A (ja) 2007-01-25
CN1893059A (zh) 2007-01-10
US7285859B2 (en) 2007-10-23

Similar Documents

Publication Publication Date Title
TWI305374B (en) Semiconductor device
TW444252B (en) Semiconductor apparatus and its fabricating method
TWI360845B (en) Semiconductor device
CN101740544B (zh) 半导体测试垫结构
US9293412B2 (en) Graphene and metal interconnects with reduced contact resistance
JP4861060B2 (ja) 半導体装置および電気ヒューズの切断方法
JP5248170B2 (ja) 半導体装置
TW201118997A (en) Pad structure for semiconductor devices
US8455985B2 (en) Integrated circuit devices having selectively strengthened composite interlayer insulation layers and methods of fabricating the same
US8310056B2 (en) Semiconductor device
WO2006001356A1 (ja) 半導体装置及びその製造方法
JP2006203197A (ja) １ないし５ｎｍの厚さの金属キャップを用いる改良されたオンチップＣｕ相互接続
US9431346B2 (en) Graphene-metal E-fuse
JP2004235416A (ja) 半導体装置、および半導体装置の製造方法
TW200828504A (en) Semiconductor device having a multilayer interconnection structure
JP2004119969A (ja) 半導体装置
US7855438B2 (en) Deep via construction for a semiconductor device
US8643139B2 (en) Semiconductor device
JP2007019128A (ja) 半導体装置
CN105531812B (zh) 通过选择性沉积形成的超薄金属线
US20100123249A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2010010656A (ja) 半導体装置およびその製造方法
JP2004221498A (ja) 半導体装置の製造方法および半導体装置
JP2005142351A (ja) 半導体装置およびその製造方法
JP2007165505A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees