TWI303458B - Method for forming a gate and etching a conductive layer - Google Patents

Method for forming a gate and etching a conductive layer Download PDF

Info

Publication number
TWI303458B
TWI303458B TW95116055A TW95116055A TWI303458B TW I303458 B TWI303458 B TW I303458B TW 95116055 A TW95116055 A TW 95116055A TW 95116055 A TW95116055 A TW 95116055A TW I303458 B TWI303458 B TW I303458B
Authority
TW
Taiwan
Prior art keywords
layer
patterned
etching
conductive layer
nitrogen
Prior art date
Application number
TW95116055A
Other languages
English (en)
Other versions
TW200743158A (en
Inventor
Neng Kuo Chen
Teng Chun Tsai
Hsiu Lien Liao
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW95116055A priority Critical patent/TWI303458B/zh
Publication of TW200743158A publication Critical patent/TW200743158A/zh
Application granted granted Critical
Publication of TWI303458B publication Critical patent/TWI303458B/zh

Links

Landscapes

  • Weting (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Description

1303458 九、發明說明: 【發明所屬之技術領域】 本發明係提供製作閘極的方法與蚀刻導電層的方法, 尤指-種先利用南氫含量之圖案化氮石夕層當作圖案化硬遮 罩來姓刻多晶石夕與石夕氧化合物,再以低溫碡酸溶液去除圖 案化氮石夕層之方法,藉此有效去除圖案化氣石夕層而不會損 傷多晶石夕與石夕氧化合物之結構。 【先前技術】 在半fn積體電路的製程中,金氧 MOS)電晶體是—種極重要的電子猶。隨著半導體製程進 入深次微米時代,金氧半電晶體的製程步驟也有許多的改 進與要求’不但所使用之閉極介電層愈來愈薄,而且對於 閘極介電層之性能表現的要求也日漸提高,以期製造出體 ,小而高品質的金氧半電晶體。因此,現今對於形成閉極 介電層之後的各式製程是否會損傷閘極介電層也愈加重視。 請參閱第1圖至第4圖,第1圖至第4圖為常見以圖 案化硬遮罩製作閘極之方法示意圖。如第1圖所示,一般 金氧半電晶體之閘極製程是先在半導體基底12上依序形 成"電層丨4、一導電層16、一遮罩層18,與一光阻層 八中"電層14通常包含有梦氧化合物,而導電層μ 則包含有摻雜多晶矽。接著如第2圖所示,利用曝光暨顯 l3〇3458 影製程,來圖案化光阻層24。然後如第3圖所示,先利用 圖案化之光阻層24作為蝕刻遮罩以蝕刻遮罩層18,成為 一圖案化硬遮罩18a後’接著再利用灰化(ashing)製程來去 除光阻層24。如第4圖所示,隨後利用圖案化硬遮罩18& 當作蝕刻遮罩來蝕刻導電層16與介電層14,形成閘極26, 再行去除圖案化硬遮罩18a,藉以形成金氧半電晶體之閑 極結構。 如習知該項技藝者與通常知識者所熟知,在形成閘極 結構之後,會再於閘極結構相對兩侧的基底中形成輕摻雜 汲極結構(lightly doped drain,LDD)。接著於閘極結構側邊 形成側壁子(spacer),並以此閘極結構及侧壁子做為遮罩, 進行離子植入步驟,以於半導體基底中形成源極/汲極區。 最後再於閘極結構、源極/沒極區的表面形成一自對準金屬 矽化物(self_aligned silicide,salicide),以提升閘極結構、源 極/汲極區與金屬插塞之間的歐米接觸(Ohmi contact)。 然而在去除圖案化硬遮罩18a的過程中,卻衍生出嚴 重的問題。請參閱第5圖,第5圖為傳統以氧化物(oxide) 或氮氧化合物(oxynitride)當作圖案化硬遮罩所製作的閘極 之示意圖。由於傳統之半導體製程大多是以氧化物或是氮 氧化合物當作閘極結構之圖案化硬遮罩,之後再用稀釋的 氫氟酸(DHF)來去除此種圖案化硬遮罩。但如第5圖所示, 1303458 由於氮氣酸此迅速叙Μ & χ彳氧化物’因此在去除圖案化硬遮嚴 寸很合易就έ飿刻到同樣是由石夕氧化合物構成之介電層 14 ’導致;1電層14產生底切(undercut)等損傷及缺陷,進 而影響到元件可靠度(device reliability)。 有鑑於此,之後習知技術便改用氮矽化合物當作圖案 化硬遮罩18a之材料。請參閱第6圖,第6圖為習知以氮 矽化合物當作圖案化硬遮罩所製作的閘極之示意圖。在習 知去除氮矽硬遮罩之方法中,是將半導體基底浸入具有155 至170°C磷酸溶液之蝕刻槽中,藉以蝕刻去除具有氮矽化 合物之圖案化硬遮罩。然而如第6圖所示,在去除圖案化 硬遮罩的同時,熱磷酸也會蝕刻並損害多晶矽導電層16的 表面,導致閘極26的形狀或表面狀態出現缺陷,進而影響 後續所形成之自對準金屬石夕化物的品質,造成閘極26的高 阻值問題而影響到其電性表現。 如上所述,為了避免高溫的磷酸溶液破壞多晶矽導電 層,目前又有使用低溫的磷酸溶液來去除氮矽硬遮罩的技 術在發展中。然而,由於習知氮矽硬遮罩的化性穩定,因 此低溫磷酸蝕刻氮矽硬遮罩的速度非常緩慢,導致蝕刻製 程耗時冗長,增加製作成本,而且也無法完全去除乾淨。 【發明内容】 1303458 據此,本發明之主要目的在於提供一種製作閘極的方 法與-種餘刻導電層的方法,以解決習知技術技術無法克 服之難題,進而有效去除氮石夕層而不損傷多晶石夕。 、根據本發明之申請專利範圍,係提供-種製作閘極的 方 首先&供一基底,基底表面依序包含有一介電層 …導電層。之後,於導電層上形成一圖案化硬遮罩,且 •目案化硬遮罩包含有氫含量高於每立方公分1E22原子之 氮石夕化合物。接著,利用圖案化硬遮罩當作遮罩來制導 電層與介電層。最後,利用一钱刻溶液去除圖案化硬遮罩。 ㈣本發明之_料觀®,另提供-種關導電層的 方法。首先,提供一基底,基底表面依序包含有一介電層 與-導電層。接著於導電層上形成一圖案化氮石夕層,且圖 籲案化氮石夕層之氫含量高於每立方公分1E22原子。隨後利 用圖案化氮矽層當作遮罩來蝕刻導電層與介電層。最後, 利用一蝕刻溶液去除圖案化氮矽層。 由於本發明係利用高氫含量之氮石夕層當作圖案化硬遮 罩來關多晶石夕導電層,再以低溫構酸溶液去除氮石夕層, 因此可以有效去除氮石夕層,而不會損傷多晶石夕導電層或氧 化物介電層。 1303458 為了使貴審查委員能更近一步了解本發明之特徵及技 術内谷,响參閱以下有關本發明之詳細說明與附圖。然而 所附圖式僅供參考與辅助說明用,並非用來對本發明加以 限制者。 【實施方式】 本發明係關於-種製作一般金氧半電晶體之問極、應 • 變矽電晶體之閘極、各式記憶體之閘極或是電容等半導體 元件之方法。請參閱第7圖至第12圖,第7圖至第12圖 為本發明之一較佳實施例餘刻導電層的方法示意圖。需注 , 意的是圖式僅以說明為目的,並未依照原尺寸作圖。 如第7圖所示,首先,提供一基底32,基底32表面 依序包含有一介電層34與一導電層36。其中,基底32可
以為半導體晶圓或石夕覆絕緣(silicon-on-insulator,SOI)等之 η型半導體基底或者p型半導體基底。介電層34通常包含 有矽氧化合物等高介電常數(high-k)材料,例如利用快速熱 氧化(rapid thermal oxidation,RTO)製程與遠程電聚氮化 (remote plasma nitridati〇n,RpN)處理而形成二氧化石夕之介 電層34。另外,導電層36可以由石夕、多晶石夕或 石夕等材質所構成。 夕日日 接著如第8圖所示,於導電層36上依序形成一 & Λ 氣石夕層 1303458 38、一石夕氧層42與一圖案化光阻層44。亦即,可先利用 化學氣相沉積(chemical vapor deposition,CVD)製程沉矜氮 石夕層38 ’其厚度約介於50至1〇〇〇埃(angstr〇m),例如為 300埃,再於其上沉積一厚度介於50至1000埃之秒氧層 42,例如為1〇〇埃,之後再於矽氧層42表面旋轉塗佈光阻 層,接著進行一曝光暨顯影製程,以使光阻層成為一圖案 化光阻層44。 於此較佳實施例中,氮矽層38之應力約介於q.o Gpa 至2·0 Gpa(即介於1.0 Gpa之壓縮應力與2.0 Gpa之伸張應 力間),且氮矽層38包含有30至80原子百分比的石夕、2〇 至70原子百分比的氮及〇至10原子百分比的氧。特別注 意的是,氮矽層38之氫含量係高於每立方公分1E 22原子。 如第9圖所示,接著利用圖案化光阻層44當作遮罩蝕 刻石夕氧層42與氮石夕層38,以使圖案化光阻層44之圖案轉 移至矽氧層42與氮矽層38,分別成為一圖案化矽氧層42a 與一圖案化氮矽層38a。接著如第1〇圖所示,利用灰化製 程來去除圖案化光阻層44,留下圖案化矽氧層42a與圖案 化氮矽層38a形成一圖案化硬遮罩46,以使圖案化硬遮罩 46具有較高之相對蝕刻比。隨後如第U圖所示,利用圖 案化硬遮罩46當作遮罩來蝕刻導電層36與介電層34。在 餘刻導電層36與介電層34的同時,圖案化矽氧層42a亦 1303458 ’甚至是被蝕刻殆盡,於基底32上 案化導電層36a與圖案化氮矽層38a。 ^ . .....、^衣狂,彳,j /η 一挪則 浴液來去除圖案化硬遮罩4 早46邊下圖案化導電層36a與圖 案化介電層34a。其中,圖荦化導雷 口茶化V電層36a可用來作為金氧
可能會遭受蝕刻而消耗 留下圖案介電層34a、圖 最後如第12圖所示,;隹a —、货h 進仃一濕蝕刻製程,利用 半電晶體之問極、應變石夕電晶體之閑極、或是電容、電阻、 保險絲等之半導體元件。而於去除圖案化硬遮罩46之後, :依需要進行下—製程’例如,輕摻㈣極結構之製作或 ,、他半導體製城蚊進行,此為f知該項技藝者與通常 知識者所熟知,在此不多加贅述。 依據本發明之較佳實施例,上述濕姓刻製程係使用溫 度約介於6叱至155。〇;之㈣歸來移除圖案化硬遮罩 46。此蝕刻溶液包含有磷酸,例如為磷酸水溶液,且磷酸 濃度依照蝕刻溫度、蝕刻時間與被钱刻物之成分等因素而異,使 氮矽層之蝕刻速率約介於每分鐘4〇至4〇〇埃(angstrom/min)。此 外,姓刻溶液可視需要而含有其他添加劑,例如緩衝劑及/ 或其他酸類。 特別/主思的疋’由於本發明之圖案化硬遮罩可利用6〇 C至15 5 C之較低溫構酸溶液移除,因此能有效地避免習 知高溫磷酸溶液之強效蝕刻傷害圖案化多晶矽導電層,進 12 1303458 而避免圖案化多晶_電層的缺陷破壞元件性能。 ,、另外,本發明形成圖案化硬遮罩46之步驟中亦可不需 心成上述k佳實施敎錢層42。請參閱第13圖至第18 圖其顯不的疋本發明另_較佳實施例触刻導電層的方法 示意圖’其中相同的元件仍沿用前—實施例之相同符號來 表不。如第13圖所示,首先,提供—基底&,基底以 面依序包含有-介電層34與—導電層36,其中基底32可 以為半導體晶圓或錢絕緣基底,介電層34通常包含有石夕 乳化合物等高介電常數材料,而導電層36包含有破、多晶 矽或摻雜多晶矽等材質。 接著如第14圖所示,於導電層36上依序形成一氣石夕 層38與-圖案化光阻層44,例如先進行沉積製程來沉積 ⑩IU夕層38再旋轉塗佈光阻層,之後進行一曝光暨顯影製 程,以使光阻層成為一圖案化光阻層44。於此較佳實施例 中,氮石夕層38包含有3〇至80原子百分比的矽、2〇至7〇 原子百分比的氮及〇至10原子百分比的氧,特別注意的 疋’氮矽層38之氫含量同樣係高於每立方公分ιέ 22原子。 如第15圖所示,接著利用圖案化光阻層44當作遮罩 钱刻氮矽層38,以使圖案化光阻層44之圖案轉移至氮石夕 - 層38,成為一圖案化氮矽層38a。之後如第16圖所示,去 13 1303458 除圖案化光阻層44,以形成一圖案化硬遮罩56。接著如第 17圖所不’利用圖案化氮矽層38a當作遮罩來蝕刻導電層 36與介電層34,於基底32上留下圖案化介電層34a、圖 案化導電層36a與圖案化氮矽層38a。最後如第18圖所示, 進行一濕姓刻製程’利用溫度約介於6〇。〇至155。匸且包含 有麟酸之银刻溶液來去除圖案化氮矽層38a,留下圖案化 導電層36a與圖案化介電層34a。 由於低溫磷酸溶液對於高氫含量之氮矽化合物具有良 好的蝕刻速率與蝕刻效果。請參閱第19圖與第2()圖,第 19圖為氮石夕層之成分與氮石夕層之姓刻速率的表格示意圖, 而第20圖氮矽層之總氫含量與氮矽層之蝕刻速率的關係 示意圖。其中,氤矽層成分之數據係利用紅外線光譜儀 (Fourier transform infrared,FTIR)分析傳統氮矽層、氮矽層 1、氮矽層2、氮矽層3與氮矽層4五組樣品而得,再利用 12(TC之磷酸水溶液來分別進行這五組氮矽層之濕蝕刻,以 得到各氮矽層之蝕刻速率。由第19圖與第2〇圖中可得知, 氮石夕層之触刻速率與氮石夕層之總氫含量呈正相關之趨勢。 氮碎層之總氫含量愈南’氮石夕層之姓刻速率亦隨之增加。 以120°C之礙酸水溶液餘刻傳統氮石夕層時,其敍刻速 率僅約每分鐘10埃(angstrom/min),因此需花費冗長的時 間去進行蚀刻製程方能去除氮石夕層。相較之下,當氮石夕層 14 1303458 之總氫含量達每立方公分2·50Ε 22原子時,氮珍層之姓刻 速率可高達每分鐘100埃,使得氮石夕層之餘刻製程所需時 間大為減少。因為本發明係利用氫含量高於每立方公分1Ε 22原子之圖案化氮矽層38a當作圖案化硬遮罩46,所以僅 需用120°C之磷酸溶液即可迅速地去除圖案化氮石夕層38a。 另一方面,由於低溫磷酸溶液不但能迅速蝕刻高氮含 量之乳石夕層’且對多晶碎與氧化物之餘刻速率較緩慢,因 此本發明既可有效去.除氮矽層,且可以避免習知高溫鱗酸 蝕刻溶液侵蝕多晶矽導電層或氧化物介電層,進而降低成 本、控制元件品質、提升產品可靠度。 以上所述僅為本發明之較佳實施例,凡依本發明申請專利範 園所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1圖至第4圖為常見以圖案化硬遮罩製作間極之方法示意圖。 第5圖為傳統以氧化物紐氧化合物#作_化硬遮罩所 製作的閘極之示意圖。 第6圖為習知以氮耗合物#作圓案化硬鮮所製作的間 極之示意圖。 第7圖至第12圖為本發明之—較佳實施_刻導電層的方 法示意圖。 1303458 第13圖至第18圖顯示的是本發明另一較佳實施例蝕刻導 電層的方法示意圖。 第19圖為氮石夕層之成分與氮石夕層之姓刻速率的表格示意圖。 第20圖為氮矽層之總氫含量與氮矽層之蝕刻速率的關係示意圖。 【主要元件符號說明】 1 氮矽層 2 氮矽層 3 氮矽層 4 氮矽層 12 半導體基底 14 介電層 16 導電層 18 遮罩層 18a 圖案化硬遮罩 24 光阻層 26 閘極 32 基底 34 介電層 34a 圖案介電層 36 導電層 36a 圖案化導電層 38 氮矽層 38a 圖案化氮矽層 42 矽氧層 42a 圖案化矽氧層 44 圖案化光阻層 46 圖案化硬遮罩 56 圖案化硬遮罩 16

Claims (1)

1303458 十、申請專利範圍: 1. 一種製作閘極的方法,其包含有下列步驟: 提供一基底,該基底表面依序包含有一介電層與一導 電層; 於該導電層上形成一圖案化硬遮罩,且該圖案化硬遮 罩包含有氫含量高於每立方公分1E22原子(atoms/cm3)之 氮矽化合物; 利用該圖案化硬遮罩當作遮罩來蝕刻該導電層與該介 電層;以及 利用一蝕刻溶液去除該圖案化硬遮罩。 2. 如申請專利範圍第1項之製作閘極的方法,其中該基底 包含有半導體晶圓或矽覆絕緣基底。 3. 如申請專利範圍第1項之製作閘極的方法,其中該圖案 化硬遮罩之氮矽化合物另包含有30至80原子百分比的 矽、20至70原子百分比的氮及0至10原子百分比的氧。 4. 如申請專利範圍第1項之製作閘極的方法,其中該介電 層包含有碎氧化合物。 5. 如申請專利範圍第1項之製作閘極的方法,其中該導電 層包含有多晶石夕。 17 1303458 6. 如申請專利範圍第1項之製作閘極的方法,其中形成該 圖案化硬遮罩之步驟包含有: 於該導電層上依序形成一氮矽層與一光阻層; 對該光阻層進行一曝光暨顯影製程,以使該光阻層成 為一圖案化光阻層; 利用該圖案化光阻層當作遮罩蝕刻該氮矽層,以使該 圖案化光阻層之圖案轉移至該氮矽層,成為一圖案化氮矽 層;以及 去除該圖案化光阻層。 7. 如申請專利範圍第1項之製作閘極的方法,其中該圖案 化硬遮罩另包含有石夕氧化合物。 8. 如申請專利範圍第7項之製作閘極的方法,其中形成該 圖案化硬遮罩之步驟包含有: 於該導電層上依序形成一氮矽層、一矽氧層與一圖案 化光阻層; 利用該圖案化光阻層當作遮罩蝕刻該矽氧層與該氮矽 層,以使該圖案化光阻層之圖案轉移至該矽氧層與該氮矽 層,分別成為一圖案化矽氧層與一圖案化氮矽層;以及 去除該圖案化光阻層。 9. 如申請專利範圍第1項之製作閘極的方法,其中該蝕刻 18 1303458 溶液至少包含有填酸。 10. 如申請專利範圍第1項之製作閘極的方法,其中該蝕 刻溶液之溫度大於60°c,小於155°c。 11. 一種蝕刻導電層的方法,其包含有下列步驟: 提供一基底,該基底表面依序包含有一介電層與一導 電層; .於該導電層上形成一圖案化氮矽層,且該圖案化氮矽 層之氫含量高於每立方公分1E22原子(atoms/cm3); 利用該圖案化氮矽層當作遮罩來蝕刻該導電層與該介 電層;以及 利用一蝕刻溶液去除該圖案化氮矽層。 12. 如申請專利範圍第11項之蝕刻導電層的方法,其中該 基底包含有半導體晶圓或矽覆絕緣基底。 13. 如申請專利範圍第11項之蝕刻導電層的方法,其中該 圖案化氮矽層另包含有30至80原子百分比的矽、20至70 原子百分比的氮及0至10原子百分比的氧。 14. 如申請專利範圍第11項之蝕刻導電層的方法,其中該 介電層包含有砍氧化合物。 19 1303458 15. 如申請專利範圍第11項之蝕刻導電層的方法,其中該 導電層包含有多晶矽。 16. 如申請專利範圍第11項之蝕刻導電層的方法,其中形 成該圖案化氮矽層之步驟包含有: 於該導電層上依序形成一氮矽層與一光阻層; 對該光阻層進行一曝光暨顯影製程,以使該光阻層成 為一圖案化光阻層; 利用該圖案化光阻層當作遮罩蝕刻該氮矽層,以使該 圖案化光阻層之圖案轉移至該氮矽層,成為該圖案化氮矽 層;以及 去除該圖案化光阻層。 17. 如申請專利範圍第11項之蝕刻導電層的方法,其中形 成該圖案化氮矽層之步驟另包含有於該圖案化氮矽層表面 上形成一圖案化矽氧層,該圖案化氮矽層與該圖案化矽氧 層構成一圖案化硬遮罩。 18. 如申請專利範圍第17項之蝕刻導電層的方法,其中形 成該圖案化硬遮罩之步驟包含有: 於該導電層上依序形成一氮矽層、一矽氧層與一圖案 化光阻層; 利用該圖案化光阻層當作遮罩蚀刻該矽氧層與該氮矽 20 1303458 層,以使該圖案化光阻層之圖案轉移至該矽氧層與該氮矽 層,分別成為該圖案化矽氧層與該圖案化氮矽層;以及 去除該圖案化光阻層。 19. 如申請專利範圍第11項之蝕刻導電層的方法,其中該 蝕刻溶液至少包含有磷酸。 20. 如申請專利範圍第11項之蝕刻導電層的方法,其中該 蝕刻溶液之溫度大於60°C,小於155°C。 21. 如申請專利範圍第11項之蝕刻導電層的方法,其中該 導電層係作為金氧半電晶體之閘極、應變矽電晶體之閘 極、或是電容、電阻、保險絲等之半導體元件。 十一、圖式: 21
TW95116055A 2006-05-05 2006-05-05 Method for forming a gate and etching a conductive layer TWI303458B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW95116055A TWI303458B (en) 2006-05-05 2006-05-05 Method for forming a gate and etching a conductive layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW95116055A TWI303458B (en) 2006-05-05 2006-05-05 Method for forming a gate and etching a conductive layer

Publications (2)

Publication Number Publication Date
TW200743158A TW200743158A (en) 2007-11-16
TWI303458B true TWI303458B (en) 2008-11-21

Family

ID=45070719

Family Applications (1)

Application Number Title Priority Date Filing Date
TW95116055A TWI303458B (en) 2006-05-05 2006-05-05 Method for forming a gate and etching a conductive layer

Country Status (1)

Country Link
TW (1) TWI303458B (zh)

Also Published As

Publication number Publication date
TW200743158A (en) 2007-11-16

Similar Documents

Publication Publication Date Title
KR100827446B1 (ko) 반도체 소자 및 그 제조방법
JP5038326B2 (ja) 半導体素子の製造方法
TWI223846B (en) Manufacture method of semiconductor device with gate insulating films of different thickness
US5554566A (en) Method to eliminate polycide peeling
JP2007251066A (ja) 半導体装置の製造方法
KR100342306B1 (ko) 트랜지스터 및 이의 형성 방법
WO2011124003A1 (zh) 一种金属栅极/高k栅介质叠层结构的制造方法
US7588883B2 (en) Method for forming a gate and etching a conductive layer
US6649308B1 (en) Ultra-short channel NMOSFETS with self-aligned silicide contact
US6969646B2 (en) Method of activating polysilicon gate structure dopants after offset spacer deposition
JP4358556B2 (ja) 半導体装置の製造方法
US20060138570A1 (en) Semiconductor device and fabricating method thereof
CN100442445C (zh) 制作栅极与蚀刻导电层的方法
TWI303458B (en) Method for forming a gate and etching a conductive layer
JP2000196016A (ja) 半導体装置及びその製造方法
US8129101B2 (en) Method for increasing the removal rate of photoresist layer
JP2000349287A (ja) 半導体装置及びその製造方法
US7470605B2 (en) Method for fabrication of a MOS transistor
JP2004356576A (ja) 半導体装置およびその製造方法
KR20040007949A (ko) 반도체 소자의 제조 방법
KR100565450B1 (ko) 반도체 소자의 제조 방법
KR100474744B1 (ko) 반도체 소자의 게이트 스페이서 형성 방법
TW399243B (en) The process of forming the n type metal oxide semi field effect transistor (nMOSFET) short channel having self-aligned silicide contact
KR20050069057A (ko) 반도체 소자의 제조 방법
KR20030044145A (ko) 반도체 소자의 제조 방법