TWI301739B - Structure and method for embedded passive component assembly - Google Patents

Structure and method for embedded passive component assembly Download PDF

Info

Publication number
TWI301739B
TWI301739B TW093137323A TW93137323A TWI301739B TW I301739 B TWI301739 B TW I301739B TW 093137323 A TW093137323 A TW 093137323A TW 93137323 A TW93137323 A TW 93137323A TW I301739 B TWI301739 B TW I301739B
Authority
TW
Taiwan
Prior art keywords
layer
passive component
conductive
buried
hole
Prior art date
Application number
TW093137323A
Other languages
English (en)
Other versions
TW200621114A (en
Inventor
Kwun Yao Ho
Moriss Kung
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Tech Inc filed Critical Via Tech Inc
Priority to TW093137323A priority Critical patent/TWI301739B/zh
Priority to US11/133,646 priority patent/US20060118931A1/en
Publication of TW200621114A publication Critical patent/TW200621114A/zh
Application granted granted Critical
Publication of TWI301739B publication Critical patent/TWI301739B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種埋入式被動元件之組裝 (embedded passive component assembly )，且特別是有關 於一種將埋入式被動元件以垂直方式埋設於一線路基板之 組裝結構及製程。 【先前技術】 一般而言，線路基板主要係由多層圖案化線路層 (patterned circuit layer)以及多層介電層（dielectric layer)交 替®合所構成。其中，圖案化線路層例如由銅箱層 foil)經過微影蝕刻定義形成，而介電層係配置於圖案化線 路層之間’用以隔離圖案化線路層。此外，相疊之圖幸化 線路層之間係透過導電貫孔(Plating Through Hole，PTH)戍 導電孔道(conductive via)而彼此電性連接。其中，以機械 鑽孔的方式所形成之多個貫孔，係以電鍍銅的方式形成一 電鍍層於貫孔之内側壁上，接著再填入一介電材料於貫孔 中，以作為電性連接線路層、電源平面以及接地平面之導 電貫孔（PTH)。最後，線路基板之表面上還可配置各種電 子元件（主動元件、被動元件），並藉由内部線路之電路設 。十而達到電子訊號傳遞(electncai signal巩叩吨也如)之目 的。 上述之被動元件例如是電容、電阻與電感其中之一， 其以表面接合技術（SMT)配置於線路基板之表面上。除 此之外，被動it件亦可以埋設於線路基板之内部，以增加 1301础— 基板表面之佈局面積。 請參考圖1，其繪示習知一種具有埋入式被動元件之 線路基板的局部示意圖。線路基板100具有一電源平面110 以及一接地平面12〇，且電源平面11〇與接地平面12〇分 別藉由一導電孔道112、122與一圖案化線路層13()電性連 接。其中’電源平面U0與接地平面丨20位於同一平面上， 且一埋入式被動元件102之二電極104、106分別藉由一銲 料108連接於電源平面110與接地平面120之間。值得注 意的是，一旦被動元件102之數量過多的情況下，以水平 方向埋設被動元件102之線路基板1〇〇，其内部佈局面積 因被動元件102之增加而相對縮小，且導電孔道丨丨2、122 之位置必須遠離被動元件102之上、下兩侧，使得訊號傳 遞的路徑增加，進而導致訊號傳輸之延遲。 【發明内容】 ，因此，本發明提供一種埋入式被動元件之組裝結構及 製私，其藉由改善埋入式被動元件之配置方式，以增加線 路基板内部的佈局面積與縮短訊號傳遞的路徑。 本發明提出一種埋入式被動元件之組裝結構，主要包 括一線路基板以及至少一被動元件。線路基板具有一疊合 層，且豐合層具有一核心層、一第一導電層以及一第二導 電層，而第一與第二導電層分別配置於核心層之上、;兩 侧，且核心層具有至少一貫孔，介於第一與第二導電層之 間二此外，被動元件埋設於貫孔之中，並垂直導通於^一 與第一導電層之間，被動元件係以一填充物包覆其周圍， 1301739 14101twf.doc/m 二: 個電極顯露於填充物之外，其中這此電 對 應連接第二導電層。¥電層’而这些電極之至少 線路ίί明Γ種埋設被動元件之組裝製程，適用於― 弈二叱瘡被動凡件之組裝製程包括下列步驟··首 先’預先形絲少—貫孔於線路基板之-如層中。接著 酉己^被動^於貫孔中，域動元件之電極對應位於貫 下兩端。接著，填入一介電材料於貫孔中，使立 =後被動元件，並移除部分介電㈣，以分卿露被動^ 件之電極於介電㈣之多數個凹穴巾。之後，形成-第一 導電層以及-第二導電層，使其分職蓋於核^層之上、 下表面以及這些凹穴之中’且第—與第二導電層分別I被 動兀件之電極電性連接。 本叙明因採用垂直埋入被動元件之設計，使被動元件 埋设於可利用空間之核心層中，並以一填充物包覆被動元 件之周圍，使其固定埋設於核心層之一貫孔中。因此，在 基板空間的利用上，埋入式被動元件不會佔用基板内部線 路層的佈局面積，且能在現有的基板製程中 ’加入此垂直 埋入被動元件之組裝製程，既方便且快速。且不需使用錫 錯銲料，減少對環境衝擊之影響。 為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說 明如下。 1301739 14101twf.doc/m 【實施方式】 、、圖2〜圖8依序繪示本發明一較佳實施例之一種埋入 式被動το件之組裝製程的流程示意圖。此埋入式被動元件 之、、且衣衣私適用於一線路基板，其主要包括下列步驟：步 驟一 S110 ’預先形成至少一貫孔於線路基板之一核 中。步驟二S120 ’配置—被航件於貫孔中，且被動元^ 之電極對應位於貫孔之上、下兩端。步驟三S13G，填入一 介電材料於貫孔中’使其包覆被動元件，並移除部分介電 ^料’以分卿露被動元件之電極於介電㈣之多數個凹 八中。步驟四S14G ’形成—第—導電層以及—第二導電 詹，使其分別覆蓋純心層之上、下表面以及這些凹穴之 中=與第—導電層分別與被動元件之電極電性連接。 =先參考圖2，在步驟—S11Q中，例如以機械鑽孔或 替射牙孔的方式，預先形成多數個貫孔搬、綱於一核心 =〇中，而核心層21〇例如為一絕緣纪層，例如是玻璃 t乳基樹脂（FR-4、FR_5)、雙順丁婦二酸醯亞胺 (rrrleim秦施私BT)或者環氧樹脂(叩_ resin)等 220 ίΓί參考圖3及圖4，在步驟二㈣中，被動元件 二電容、電阻及電感其中之-，其對應配置於核 ^ ^ 0之一貫孔202中’且被動元件22〇之二電極222、 224分^位於貫孔搬之上、下兩端。接著在步驟三⑽ 中’一，充物或-介電材料23G可填入於配置有被動元件 貝孔202巾，使其包覆於被動元件22〇之周圍。其 doc/m 中，介電材料230例如是感光型環氧樹酯或其他熱固型高 分子聚合物，且部分介電材料23〇例如經由曝光、顯影等 微影成孔技術或雷射穿孔而被移除，以使被動元件220之 二電極222、224分別顯露於介電材料23〇之二凹穴232、 234中。值得注意的是，在本實施例中，貫孔2〇2之尺寸 以能容納單一個被動元件或多個垂直連接之被動元件為 宜，而未配置被動元件220之貫孔204尺寸可小於或等於 配置有被動元件220之貫孔202尺寸，其可作為後續連接 二圖案化線路層之導通貫孔，並可形成一電鍍層2〇6於貫 孔204之内側壁上。 接著請參考圖5，在步驟三S130中，第一導電層24〇 以及第二導電層250例如為電源平面或接地平面，其預先 覆蓋於核心層210之上、下表面。此外，在上述形成電鍍 層206於貫孔204之内侧壁的過程中，亦可同時形成電鑛 導電金屬於介電材料230之二凹穴232、234中，以構成: 導電孔道242、252分別凹陷於該貫孔202中，以使被動: 件220之二電極222、224可分別藉由二導電孔道2似、乃2 電性連接至第一與第二導電層240、250。 接者睛參考圖6 ’在元成上述埋入式被動元件220之 組裝製程之後，更可包括填入一介電材料2〇8於導電貫孔 204之中以及導電孔道242、252之中，且導電孔道μ〕、 2^2亦可是以電鍍金屬如銅部分填滿或完全填滿所形成。 最後，請參考圖7以及圖8，依序完成線路基板2〇〇之圖 案化線路層260、270的製程，而最外層之圖案化線路層 doc/m 260、270與二參考平面240、250 (即第一、第二導電層） 之間分別以一介電層相區隔，並還可藉由多個導電孔道 262、272與二參考平面240、250各自電性連接。此外， 在圖8中，更可形成一銲罩層280，使其覆蓋於最外層之 圖案化線路層260、270的表面，且銲罩層280具有多數個 開口 282、284,其分別定義出最外層之圖案化線路層26〇、 270的接點位置，以作為線路基板2〇〇電性連接外部電子 裝置或元件（例如晶片或印刷電路板）之上、下接點。 請參考圖9,其繪示本發明一較佳實施之一種晶片封 裝結構的剖面示意圖。利用上述之埋入式被動元件之組裝 衣私所形成之線路基板200，其上表面例如可配置^覆晶 接合型態之晶片290 (或一打線接合型態之晶片），其藉 由凸塊292與線路基板200電性連接，並以一底膠294包 覆凸塊292之周圍。其中，被動元件22〇例如埋設於晶片 290正下方之基板内部，且垂直排列於核心層21〇之間， 因此b曰片290所傳遞之訊號可垂直導通於被動元件do之 二電極222、224，以縮短訊號傳遞之路徑。此外，被動元 件220埋没於可利用空間之核心層21〇中，因此不會佔用 線路基板200内部線路層的佈局面積。況且，被動元件22〇 以一填充物230包覆著，故不需使用習知之銲料連接其電 極222、224,以節省銲料之迴銲作業。因此，本發明之垂 直埋入式被動元件相對於習知水平埋入式被動元件，可克 服習知製程上之困難度，且能精確地控制，即使被動元件 的數量增加的情況下，仍可以現有的基板製程一併完成， 1301¾¾ twf.doc/m 既方便且快速。 請參考圖10,其繪示本發明另一較佳實施例之一種線 路基板的剖面示意圖。線路基板300主要包括一疊合層310 以及一被動元件320。疊合層310例如具有一核心層312、 一第一參考平面314、一第二參考平面316以及一第三參 考平面318 ’而第一與第二參考平面314、316分別配置於 核心層312之上、下表面，且核心層312具有至少一貫孔 312a，介於第一與第二參考平面314、316之間，其中第三 參考平面318例如鄰近於第一參考平面314，而上述這些 參考平面314、316、318具有至少二導通孔道317、319， 其为別凹陷於貫孔312a之中。此外，被動元件320埋設於 貫孔312a之中，並以一填充物330包覆其周圍，且被動元 件320之一電極322、324對應連接上述這些參考平面 314、316、318之二導電孔道317、319。在本實施例中， 苐一、弟二及第三參考平面314、316、318例如為電源平 面或接地平面，而第一參考平面314對應於貫孔312a之位 置具有一切割孔314a ’以使第三參考平面318之導電孔道 319可穿過切割孔314a而電性連接至被動元件320之一電 極322。當然’本發明不限定上述實施例所纟會示之圖示， 在其他情況下，亦可適當改變導電孔道之配置方式或不需 使用導電孔道。 由以上的說明可知，本發明之線路基板及晶片封裝結 構，因採用垂直埋入之設計，使其被動元件埋設於可利用 空間之核心層中，並以一填充物包覆被動元件之周圍，使 loc/m 其固定埋設於核心層之-貫孔中。因此，在基板空間的利 用上，垂直埋入式被動元件不會佔用基板内部線路層的佈 局面積，且能在現有的基板製程中，加入此垂直埋入被動 元件之組裝製程，既方便且快速。 綜上所述，本發明之線路基板及晶片封裝結構與埋入 式被動元件之組裝製程，具有下列優點： (1)垂直埋入式被動元件不會佔用基板内部線路層的 佈局面積，故可有效地增加線路基板内部的佈局面積。 ^ (2)垂直埋入式被動元件可利用現有的基板製程一併 完成，困難度低，既方便且快速。 (3) 相對於習知基板表面配置被動元件之線路基板， 本發明之線路基板具有更多的可利用面積以供外部圖案化 線路層之佈局。 (4) 利用垂直埋入式被動元件之線路基板及晶片封裝 、…構具有較短的訊號傳遞路徑，進而明顯提高訊號傳輸之 效能。 a雖然本發明已以較佳實施例揭露如上，然其並非用以 限^本發明，任何熟習此技藝者，在不脫離本發明之精神 圍内’當可作些許之更動與潤飾，因此本發明之保護 圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1纷示習知一種具有埋入式被動元件之線路基板的 局部示意圖。 圖2〜圖8依序繪示本發明一較佳實施例之一種埋入 12 1301¾¾ ltwf.doc/m 式被動元件之組裝製程的流程示意圖。 圖9繪示本發明一較佳實施之一種晶片封裝結構的剖 面示意圖。 圖10繪示本發明另一較佳實施例之一種線路基板的 剖面示意圖。 【主要元件符號說明】 100 :線路基板 102 :被動元件 104、106 :電極 108 :銲料 110 :電源平面 112、122 :導電孔道 120 :接地平面 130 :圖案化線路層 200 :線路基板 202、204 :貫孔 206 :電鍍層 208 :介電材料 210 :核心層 220 :被動元件 222、224 :電極 230 :介電材料 232、234 :凹六 240:第一導電層（第一參考平面） 13 twf.doc/m 250:第二導電層（第二參考平面） 242、252 :導電孔道 260、270 :圖案化線路層 262、272 :導電孔道 280 :銲罩層 282、284 ··開口 290 :晶片 292 :凸塊 294 :底膠 300 :線路基板 310 :疊合層 312 :核心層 312a ··貫孔 314 :第一參考平面 314a :切割孔 316 :第二參考平面 318 ··第三參考平面 317、319 :導電孔道 320 :被動元件 322、324 :電極 330 ··填充物

Claims (1)

1301739 14101twfl.doc/006 一17 R修(更)正本: 94.9.7 十、申請專利範圍： L一種埋入式被動元件之組裝結構，包括: ，路基板，包括一疊合層，該疊合層具有一核心 層、一第一導電層以及一第二導電層，該第一與第二導電 少一貫孔，介於該第一與第二導電層之間；以及 ^ Μ至少Γ被動元件，埋設於該貫孔之中，並垂直導通於 该第一與第二導電層之間，該被動元件係以一填充物包覆 其周圍，且該被動元件之多數個電極露出於該填充物之 外，其中該些電極之至少一對應連接該第一導電層，而該 些電極之至少另一對應連接該第二導電層。） 士 2·如申请專利範圍第1項所述之埋入式被動元件之組 I結構’其中該第—與第二導電層分別為—第—參考平面 與一第二參考平面。 料纖圍η項所叙歸藤動元仵之细 装、、、.構，其中該第_導電層具有至少—第—導通孔道，其 =該填充物之中，且該第一導通孔道之底端對應接i a亥被動元件之該些電極之一。 ^4·申Μ專利.請^ 項所述之埋人式被動到 =、、且、m構，其中該第二導電層具有至少一第二導通孔 3被動7G件之該些電極之另一。 -J盖如專:範圍第2項所述之埋入式被動元件之 衣、’。〃销—參考平面係為—電源平面或一接地 15 1301739 14101twfl.doc/006 94.9.7 面 6·如申請專利範園 裝結構，其中該第二參 項所述之埋入式被動元喊之組: 面。 ”面係為一電源平面或一接地平 7·如申請專利範園第 ι结構，其+姆絲項魏之埋人式動元件之組 8.如申請專利範圍電材料。 錢構’其中該被動元件係為電阻之 裝結述之埋入式被動元件之組 > ’二〜宜口層之取外層係為一圖案化線路層，而 ς層二層還具有至少-導電貫孔，其電性連接崎 轉=申=利範圍第9項所述之埋入式被動元件之 接層具有多數個開口，其暴露出該圖案化線路^ 11·一種埋入式被動元件之組裝結構，包括: 一線路基板，包括一疊合層，該疊合層具有—访,、、 第:導電層、—第二導電層以及—第三導電層ϋ 14第—導電層分別配置於該核心層之上、下表面， ，心層具有至少一貫孔，介於該第一與第二鬆心 j ’其中該第三導電層鄰近於該第一導電層且該疊合】至 ν有二導通孔道，其分別凹陷於該貫孔之上下兩端;i及 16 1301739 l4l〇ltwfl.d〇c/〇〇6 94.9.7 勹费至J 一被動兀件，埋設於該貫孔之中，並以一填充物 匕：ί周圍’且該被動元件之至少二電極分別對應連接該 一導電孔道。 組二述之埋入式被_ 面。 ^ 亥弟一寺電層係為一電源平面或一接地平 組裝項賴找域補元件之 面。 /、 μ弟一 v电層係為一電源平面或一接地平 ^結構，其中該第以 版二二:所述之埋入式被動元.之 之1極與該第二導電層&之—係電性連接該被動元件 17·如申請專利範圍笫 級敦結構，其中該二導電項所述之埋入式被動元胖之 之一電極無第三導電層。H係紐連接該被動元件 18·如申請專利範圍第 、、且裝結構，其中該填充物^ 19·如申請專利範圍第 項所述之埋入式被動元件之 一介電材料。 項所述之埋入式被動元件之 17 1301739 94.9.7 14101twfl.doc/006 組裝結構’其巾該被動元件係為電阻、電容以及電感其中 之一。 士 2〇·如帽糊範園第11項所if之埋入猶動元件之 組I結構’其中該4合層之最外層係為一圖案化線路層， 而遠核心層逛具有至少一導電貫孔，其電性連接該圖案化 線路層。 士21·如申請專利範圍第Π項所述之埋入式被動處伴之 組广，’更包括—銲罩層，其覆蓋於該圖麵線路層，: ，捣罩層具有多數個開口，其暴露出該圖案化線路層之 接點位置。 22.—種晶片封襞結構，包括： -線路基板’具有至少—鼓埋設之獅轉，其你 於忒線路基板之一核心層的一貫孔 一从、 數個電極，料通科rV中—件具有多 弟一導電層以及-第二導電層；以及的〜 連接，’配置於該祕基板上，細_基_性 ^如中請專利範圍第22項所述之晶片簡㈣) 以弟-導電層係為—電源平面或—接地平面^、° ’其 >如申請專利範圍第22項所述之晶片封姓 以弟二導電層係為—電源平面或—接地平面。〜冓’其 25.如中請專職圍第22項所述之晶額以嫌 充物’其包覆於該被航件之周圍 -有夕數個凹穴，其職隨出織動元件❹=¾物 Λ二乾趣。 18 1301739 14101twfl.doc/006 94.9.7 26·如申请專利範圍第25項所述之晶片封裝結構，复 中该填充物係為一介電材料。 ' 27·如申請專利範圍第22項所述之晶片封裝結構，其 中該被動元件係為電阻、電容以及電感其中之一。…、 28.如申請專利範圍第22項所述之晶片封裝結構'，足 ^该線路基板之最外層係為一圖案化線路層，而該核心^ 退具有至少-導電貫孔，其電性連接該圖案化線路層。句 29·如申請專利範圍第22項所述之晶片封裝結構，更 匕括杯罩層，其覆盘於該圖案化線路層，且該銲軍層息 有多數個開口，其暴露出該圖案化線路層之接點位晝^〜 30·—種埋入式被動元件之組裝製程，遁用於一線路式 板，該埋入式被動元件之組裝製程包括下列步驟： 預先形成至少一貫孔於該線路基板之一核心層中； 配置-被動元件於該貫孔中，且該被動元件^電輪 應位於該貫孔之上、下兩端； 填入-介電材料於該貫孔中，使其包賴被動元件· 移除部分該介電材料，以分別顯露出該被動元件之丄 極於該介電材料之多數個凹穴中；以及 ：兒 形成一第一導電層以及一第二導電層，使其分別覆蓄 弟—導電層分別與該被動元件之電極電性連揍。〜: 相壯=.如中請專利範圍第3G項所述之埋人式被動元件之 、、、衣=程’其巾該貫孔細機械觀或雷射穿孔所形成。 2.如申請專利範圍第30項所述之埋入式被動元件之 19 1301739 14101twfl.doc/006 94.9.7 組裝製程，其中該些凹穴係以微影成孔或雷射穿孔製程所 形成。 33·如申請專利範圍第30項所述之埋入式被動元件之 組裝製程，其中該第一、第二導電層係為一電源平面或一 接地平面。
20
TW093137323A 2004-12-03 2004-12-03 Structure and method for embedded passive component assembly TWI301739B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW093137323A TWI301739B (en) 2004-12-03 2004-12-03 Structure and method for embedded passive component assembly
US11/133,646 US20060118931A1 (en) 2004-12-03 2005-05-20 Assembly structure and method for embedded passive device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093137323A TWI301739B (en) 2004-12-03 2004-12-03 Structure and method for embedded passive component assembly

Publications (2)

Publication Number Publication Date
TW200621114A TW200621114A (en) 2006-06-16
TWI301739B true TWI301739B (en) 2008-10-01

Family

ID=36573258

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093137323A TWI301739B (en) 2004-12-03 2004-12-03 Structure and method for embedded passive component assembly

Country Status (2)

Country Link
US (1) US20060118931A1 (zh)
TW (1) TWI301739B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219306A (zh) * 2012-01-19 2013-07-24 欣兴电子股份有限公司 嵌埋有电子组件的封装结构及其制法
US8547707B2 (en) 2009-09-22 2013-10-01 Wintec Industries, Inc. Split electrical contacts in an electronic assembly
US8593825B2 (en) 2009-10-14 2013-11-26 Wintec Industries, Inc. Apparatus and method for vertically-structured passive components
TWI420988B (zh) * 2009-10-14 2013-12-21 Wintec Ind Inc 垂直結構被動元件的裝置和方法
TWI510156B (zh) * 2013-05-09 2015-11-21 Denso Corp Multilayer substrate and manufacturing method thereof

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI283553B (en) * 2005-04-21 2007-07-01 Ind Tech Res Inst Thermal enhanced low profile package structure and method for fabricating the same
KR100700922B1 (ko) * 2005-10-17 2007-03-28 삼성전기주식회사 수동 소자를 내장한 기판 및 그 제조 방법
US7338892B2 (en) * 2006-06-09 2008-03-04 Advanced Semiconductor Engineering, Inc. Circuit carrier and manufacturing process thereof
US20080045013A1 (en) * 2006-08-18 2008-02-21 Lavoie Adrien R Iridium encased metal interconnects for integrated circuit applications
KR100818116B1 (ko) * 2007-06-20 2008-03-31 주식회사 하이닉스반도체 반도체 패키지
JP5395360B2 (ja) * 2008-02-25 2014-01-22 新光電気工業株式会社 電子部品内蔵基板の製造方法
US8227706B2 (en) * 2008-12-31 2012-07-24 Intel Corporation Coaxial plated through holes (PTH) for robust electrical performance
KR101030915B1 (ko) * 2009-06-16 2011-04-22 삼성에스디아이 주식회사 배터리팩
KR20110002616A (ko) * 2009-07-02 2011-01-10 삼성에스디아이 주식회사 보호회로 기판 및 이차 전지 및 전지 팩
KR101283821B1 (ko) * 2011-05-03 2013-07-08 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
CN103797575B (zh) * 2011-07-13 2017-05-03 思科技术公司 制造包括封装的支持结构内的嵌入式电路组件的半导体封装
US9129908B2 (en) 2011-11-15 2015-09-08 Cisco Technology, Inc. Manufacturing a semiconductor package including an embedded circuit component within a support structure of the package
US9439289B2 (en) 2012-01-12 2016-09-06 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
CN104051405A (zh) * 2013-03-11 2014-09-17 欣兴电子股份有限公司 嵌埋有电子组件的线路板结构及其制法
KR101514518B1 (ko) * 2013-05-24 2015-04-22 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
US9585242B2 (en) 2014-02-20 2017-02-28 Qualcomm Incorporated Plane connected embedded substrate capacitor
TWI513379B (zh) * 2014-07-02 2015-12-11 Nan Ya Printed Circuit Board 內埋元件的基板結構與其製造方法
US20160055976A1 (en) * 2014-08-25 2016-02-25 Qualcomm Incorporated Package substrates including embedded capacitors
CN104600059B (zh) * 2015-02-03 2017-06-30 华进半导体封装先导技术研发中心有限公司 一种带有ipd的tsv孔结构及其加工方法
US9601423B1 (en) * 2015-12-18 2017-03-21 International Business Machines Corporation Under die surface mounted electrical elements
SG10201604384YA (en) * 2016-05-31 2017-12-28 Delta Electronics Int'l (Singapore) Pte Ltd Embedded package structure
US9986633B2 (en) * 2016-06-16 2018-05-29 International Business Machines Corporation Embedding discrete components having variable dimensions in a substrate
US10129979B2 (en) 2016-09-23 2018-11-13 Apple Inc. PCB assembly with molded matrix core
WO2018182643A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Three-dimensional decoupling integration within hole in motherboard
US20190006356A1 (en) * 2017-06-29 2019-01-03 Intel Corporation Package with embedded capacitors
US10535585B2 (en) 2017-08-23 2020-01-14 Semiconductor Components Industries, Llc Integrated passive device and fabrication method using a last through-substrate via
CN108039324B (zh) * 2017-11-09 2019-12-06 西安华为技术有限公司 一种封装模块及其形成方法
CN112201652A (zh) * 2019-07-07 2021-01-08 深南电路股份有限公司 线路板及其制作方法
CN112312656B (zh) * 2019-07-30 2022-09-20 宏启胜精密电子(秦皇岛)有限公司 内埋电路板及其制作方法
CN111863627B (zh) * 2020-06-29 2022-04-19 珠海越亚半导体股份有限公司 集成无源器件封装结构及其制作方法和基板
EP4156874A4 (en) 2020-07-07 2024-02-14 Shennan Circuits Co Ltd PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING SAME
KR20220067630A (ko) 2020-11-17 2022-05-25 삼성전자주식회사 반도체 패키지
TWI777741B (zh) * 2021-08-23 2022-09-11 欣興電子股份有限公司 內埋元件基板及其製作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388207B1 (en) * 2000-12-29 2002-05-14 Intel Corporation Electronic assembly with trench structures and methods of manufacture
US7185799B2 (en) * 2004-03-29 2007-03-06 Intel Corporation Method of creating solder bar connections on electronic packages

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8547707B2 (en) 2009-09-22 2013-10-01 Wintec Industries, Inc. Split electrical contacts in an electronic assembly
US8593825B2 (en) 2009-10-14 2013-11-26 Wintec Industries, Inc. Apparatus and method for vertically-structured passive components
TWI420988B (zh) * 2009-10-14 2013-12-21 Wintec Ind Inc 垂直結構被動元件的裝置和方法
CN103219306A (zh) * 2012-01-19 2013-07-24 欣兴电子股份有限公司 嵌埋有电子组件的封装结构及其制法
TWI510156B (zh) * 2013-05-09 2015-11-21 Denso Corp Multilayer substrate and manufacturing method thereof

Also Published As

Publication number Publication date
TW200621114A (en) 2006-06-16
US20060118931A1 (en) 2006-06-08

Similar Documents

Publication Publication Date Title
TWI301739B (en) Structure and method for embedded passive component assembly
US8633591B2 (en) Electronic device
JP5090749B2 (ja) 半導体パッケージ及びその製造方法
TWI360204B (en) Semiconductor device
JP3813402B2 (ja) 半導体装置の製造方法
TWI358799B (en) Semiconductor package substrate and method of form
US8064215B2 (en) Semiconductor chip package and printed circuit board
JP2006294692A (ja) 半導体装置およびその製造方法
JP2008226945A (ja) 半導体装置およびその製造方法
US9313894B2 (en) Wiring substrate and manufacturing method of wiring substrate
US20090025210A1 (en) Circuit board structure with concave conductive cylinders and method for fabricating the same
KR101878242B1 (ko) 배선 기판 및 그 제조 방법
TWI356479B (en) Package structure with embedded die and method of
CN105792504A (zh) 一种具有屏蔽措施的pcb空穴埋置装置及制备工艺
CN108811319A (zh) 电子部件及其制造方法
JP2011054805A (ja) 半導体装置、及び半導体装置の製造方法
CN106463468A (zh) 薄膜电容器制造方法、集成电路安装基板及配备有该基板的半导体装置
JP4420908B2 (ja) 電子素子搭載構造
JP5934154B2 (ja) 電子部品が実装された基板構造及びその製造方法
TWI611523B (zh) 半導體封裝件之製法
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
JP2010272563A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
TWI392073B (zh) 嵌埋有半導體元件之封裝基板之製法
JP2006134914A (ja) 電子部品内蔵モジュール
TWI334760B (en) Circuit board and method of fabricating the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees